JPH0530216B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はたとえば周波数発電機（FG）から出
力されるFG信号を波形整形して得られる矩形波
信号の繰り返し周期に相当するエツジ間隔を計測
するエツジ間隔計測装置に関する。

〔背景技術とその問題点〕

従来より、たとえば、ビデオテープレコーダに
おいて、磁気ヘツドが取り付けられた回転ドラム
はビデオ信号の垂直同期信号に応じてNTSC方式
の場合30Hz一定で回転させる必要がある。このた
めには、回転ドラム用のモータの回転速度を周波
数発電機（以下、FGという。）により検出して、
この検出結果に基づいて該モータの回転速度を制
御する方法が一般に知られている。一例として第
１図に示すように、モータ１はFG２と一体に構
成されており、該モータ１の回転軸３に回転方向
に沿つて複数の磁極が着磁形成された磁気リング
４が取り付けられている。そして、この磁気リン
グ４の磁極を強磁性金属磁気抵抗素子等からなる
磁気感応ヘツド５により検出している。すなわ
ち、FG２の磁気感応ヘツド５からは磁気リング
４の磁極の変化に応じて変化する略正弦波状の
FG信号が出力されている。そして、このFG信号
は波形整形回路６により第２図に示すような矩形
波状の信号に整形され、エツジ検出回路の一例と
しての立上り検出回路７に送られる。立上り検出
回路７では上記波形整形されたFG信号のたとえ
ば立上り点P₁，P₂，P₃……が検出され、この各
立上り点P₁，P₂，P₃……間の時間すなわちFG信
号の繰り返し周期に相当する立上り間隔いわゆる
FG周期T_FG1，T_FG2，……がカウンタ８により順
次計測される。カウンタ８で計測されたFG周期
T_FG1，T_FG2，……はＤ／Ａ変換回路（デジタル・
アナログ変換回路）９に順次送られアナログ信号
に変換された後、比較回路１０に送られ基準値と
比較されその誤差がエラー信号としてモータ駆動
回路１１に送られる。そして、このエラー信号に
応じてモータ駆動回路１１によりモータ１の回転
速度が所定値に制御されるようになつている。

このような制御系を用いればある程度のサーボ
はかけられるものの、FG周期の測定精度を高め
ようとしてカウンタ８に供給されるクロツクの周
波数を高めると、ハードウエアの規模が増大する
とともに高速動作の素子が必要となりコストアツ
プの原因となる。また、この制御系はハードウエ
アのみで構成されているため、一度所定値に設定
されると容易に該所定値を変更できず、たとえば
モータ１や該モータ１が使用されている機器に規
格の変更等が生じた場合には、即座に対応できず
自由度が低いという問題点がある。

また、ハードウエア構成のカウンタ８の代りに
CPU（中央処理回路）を用い、プログラムいわゆ
るソフトウエアによりカウンタを構成してFG周
期を計測することもできる。この場合には、上述
したような規格の変更等が生じてもプログラムを
組み替えるだけで対応できるが、計数動作の単位
となる時間すなわち計測単位がプログラムによる
ループのステツプ数で決定されてしまうため、計
測精度は上記カウンタ８を用いる場合より劣つて
しまうという問題点がある。

〔発明の目的〕

本発明は上述した従来の問題点に鑑みてなされ
たものであり、たとえばFG信号を波形整形して
得られる矩形波信号の立上り間隔等のエツジ間隔
を高精度に計測するとともに、種々の変更等が生
じても即座に対応できるように計測の自由度を高
めることを目的とする。

〔発明の概要〕

本発明に係るエツジ間隔計測装置は上述した目
的を達成するために、少なくともプログラムに応
じて決定されるタイミング毎に入力矩形波信号の
レベルを検出することにより該入力矩形波信号の
エツジを検出し、このエツジ検出タイミングで計
数値データ入力及びクリア信号出力を行い、これ
らのエツジ検出タイミング間隔を計測するととも
に、データの演算を行うCPUシステムと、この
CPUシステムによる時計計測単位よりも細かい
計測単位で時計計測を行うカウンタと、上記入力
矩形波信号のエツジを瞬時に検出して上記カウン
タに計数動作を開始させるとともに上記CPUシ
ステムからの上記クリア信号に応じて上記カウン
タの計数動作を停止させる信号を発生するエツジ
検出回路とを備え、上記CPUシステムは、一の
上記エツジ検出タイミングでの上記カウンタから
の計数値データと、次の上記エツジ検出タイミン
グでの上記カウンタからの計数値データと、これ
らの一のエツジから次のエツジまでの上記エツジ
検出タイミング間隔の計測値データとに基づい
て、上記入力矩形波信号のエツジ間隔のデータを
演算することを特徴とするものである。

〔実施例〕

以下、本発明に係るエツジ間隔計測装置の実施
例について図面を用いて詳細に説明する。

第３図は本発明が適用された立上り間隔計測装
置を示すブロツク図である。この立上り間隔計測
装置はエツジ間隔の一例として立上り間隔を計測
するものである。まず、第３図および第４図のタ
イムチヤートを用いて、構成を明らかにしながら
基本的動作について説明する。信号入力端子２１
には、たとえば図示しないFG（周波数発電機）か
ら、第４図Ａに示すような繰り返し周波数720Hz
程度の波形整形された矩形波状のFG信号S_FGが供
給される。このFG信号S_FGは立上り検出回路２２
およびCPU（中央処理回路）２３に供給されるよ
うになつている。上記CPU２３はたとえば、第
４図Ｂに示すような一定周期T_LPのタイミングで
FG信号S_FGがＨレベル（ハイレベル）かＬレベル
（ローレベル）かを検出することによりエツジす
なわち立上りあるいは立下りを検出している。ま
た、CPU２３はこの検出周期T_LPを時間計測単位
として計数動作を行うようになつている。なお、
ここでは説明を簡略化するために、検出の周期を
T_LP一定としたが、プログラムによつて決定され
るＨレベルを検出するためのループのステツプ数
とＬレベルを検出するためのループのステツプ数
が異なり、各々の検出の周期が異なることも考え
られる。しかし、ステツプ数が予め分つていれ
ば、後述するCPU２３による計数値データD_Kに
対応する時間のデータを得ることはできる。

そして、まず、立上り検出回路２２によりFG
信号S_FGの立上り（ＬレベルからＨレベルへの変
化）が時刻t₁に検出される。そうすると、上記立
上り検出回路２２からカウンタ２４にイネーブル
信号S_ENが送られ、第４図Ｃに示すように該カウ
ンタ２４の計数動作が開始される。なお、上記カ
ウンタ２４は、CPU２３による時間計測単位
（この実施例では検出の周期T_LP）よりも細かい
計測単位で計数動作し時間計測を行うものとす
る。従つて、上記カウンタ２４はCPU２３より
も高分解能すなわち高精度の時間計測を行うこと
ができる。

次に、立上り検出回路２２より遅れて時刻t₂に
CPU２３によりFG信号S_FGの立上りが検出され
る。そうすると、CPU２３から立上り検出回路
２２にクリア信号S_Cが送られ、該立上り検出回路
２２がクリアされカウンタ２４の計数動作が終了
される。そして、この時のカウンタ２４の計数値
データd_Kがゲート回路２５を介してCPU２３内
に取り込まれる。ここで、カウンタ２４はクリア
される。

なお、計数値データd_Kは立上り検出回路２２に
よるFG信号S_FGのｋ回目（ｋ＝１，２，３，…
…）の立上り検出に対応したカウンタ２４からの
計数値データであることを示す。

続いて、CPU２３により時刻t₃にFG信号S_FGが
立下つたことが検出され、計測しようとする立上
り間隔すなわちFG周期T_FGKの略半分が経過した
ことが確認される。次に、立上り検出回路２２に
よりFG信号S_FGの立上りが時刻t₄に検出される。
そうすると、上記立上り検出回路２２からカウン
タ２４にイネーブル信号S_ENが送られ、第４図Ｃ
に示すように該カウンタ２４の計数動作が再び開
始される。そして、上記立上り検出回路２２より
遅れて時刻t₅にCPU２３によりFG信号S_FGの立上
りが検出される。そうすると、CPU２３から立
上り検出回路２２にクリア信号S_Cが送られ、該立
上り検出回路２２がクリアされカウンタ２４の計
数動作が終了される。そして、この時のカウンタ
２４の計数値データd_K+1がゲート回路２５を介し
てCPU２３内に取り込まれる。ここで、カウン
タ２５はクリアされる。なお計数値データd_K+1は
立上り検出回路２２によるFG信号S_FGのｋ＋１回
目の立上り検出に対応したカウンタ２４からの計
数値データであることを示す。

また、CPU２３では時刻t₂〜t₅までの計数値デ
ータD_Kが算出される。この計数値データD_KはFG
信号S_FGのｋ回目の立上りとｋ＋１回目の立上り
とをそれぞれCPU２３により検出してこれらの
立上り検出タイミングの間隔としてCPU２３に
より計測されたデータを示す。なお、この実施例
では前述したCPU２３のＨレベル、Ｌレベルの
検出周期をT_LP一定としたため計数値データが得
られたが、検出の周期が異なる場合にも時刻t₂〜
t₅までの時間のデータを得ることはできる。

そして、CPU２３により各計数値データd_K，
d_K+1，D_Kに対して演算d_K−d_K+1＋D_Kが行われ、
FG信号S_FGの立上り間隔すなわちFG周期T_FGKに
対応したデータが得られるようになつている。更
に、このデータはCPU２３からラツチ付のＤ／
Ａ変換回路（デジタル・アナログ変換回路）２６
に送られ、アナログの出力信号S_OUTとして信号出
力端子２７から出力される。なお、この出力信号
S_OUTは図示しない比較回路に送られ基準値と比較
されエラー信号が得られるようになつている。

以上、基本的な動作について説明したが、後述
するように定常状態においては上述したような動
作が連続して行われるようになつている。

第５図は上述した立上り間隔計測装置における
CPU２３の動作を詳しく示すフローチヤートで
ある。このフローチヤートに従つて説明する。

まず、ステツプS1では、FG信号S_FGがＨレベル
かどうかの判別がなされ、YESの場合にはステ
ツプS3へ進むが、NOの場合にはステツプS2へ進
み計数動作および他の動作が行われ再びステツプ
S1へ戻る。すなわち、YESの条件を満足するま
では、ステツプS1とステツプS2によるループを
繰り返して動作することになる。YESの条件が
満足されると、ステツプS3へ進みその時点での
カウンタ２４による計数値データがゲート回路２
５を介してレジスタR_Aに取り込まれる。このレ
ジスタR_Aに取り込まれた計数値データはステツ
プS4でレジスタR_Bに転送される。

ステツプS5では、FG信号S_FGがＬレベルかどう
かの判別がなされ、YESの場合にはステツプS7
へ進むが、NOの場合にはステツプS6へ進み計数
動作および他の動作が行われ再びステツプS5へ
戻る。YESの条件が満足されると、ステツプS7
へ進みFG信号S_FGがＨレベルかどうかの判別がな
される。YESの場合にはステツプS9へ進むが、
NOの場合にはステツプS8へ進み計数動作および
他の動作が行われ再びステツプS7へ戻る。

ここで、プログラムによるFG信号S_FGの立上り
検出は一般的にＬレベルを検出した後Ｈレベルを
検出することによつて行われる。

なお、前述したFG信号S_FGのＬレベルを検出す
る周期はステツプS5とステツプS6で構成される
ループにより決定され、Ｈレベルを検出する周期
はステツプS7とステツプS8で構成されるループ
により決定される。

ステツプS7でYESの条件が満足されると、ス
テツプS9へ進みその時点でのカウンタ２４によ
る計数値データがゲート回路２５を介してレジス
タR_Aに取り込まれる。ここで、現在各レジスタ
R_A，R_Bに記憶されているカウンタ２４による各
計数値データをたとえば下位データとし、また、
CPU２３による計数値データを上位データとす
る。この上位データと下位データの間には、たと
えば、上位データ＝下位データ×ｎ（ｎ＝自然数）
の関係が成立するものとする。

そして、ステツプS10では、レジスタR_Bに記憶
されている計数値データからレジスタR_Bに記憶
されている計数値データを減算するという下位計
算が行われ、下位データΔdが求まる。すなわち、
現在各レジスタR_A，R_Bにそれぞれ第４図Ｃに示
すような計数値データd_K+1，d_Kが記憶されている
とすると、動作開始からｋ番目の下位データΔd_K
＝d_K−d_K+1となる。

ステツプS11では、ステツプS10で得られた下
位データΔdが零以上かどうかが判別され、YES
の場合にはステツプS13へ進むが、NOの場合に
はステツプS12へ進む。このステツプS12では、
上位データからデータを借り受けて下位データを
零以上とするような補正計算が行われ再びステツ
プS11へ戻る。

そして、YESの条件が満足されるとステツプ
S13へ進み傾斜波いわゆるランプ波の始点位置の
データによる下位計算が行われる。すなわち、こ
の傾斜波はたとえば第４図Ｄに示すように、プロ
グラムにより決定される一定の始点位置、傾き、
および傾斜部の幅T_Rを有するものであり、アナ
ログではFG信号S_FGの立上り時刻の変化をレベル
の変化として検出するのに用いられるものであ
る。ここでは、レベルの変化ではなく時間の変化
として検出するためのデータとして用いられる。
また、上記傾斜波の始点位置のデータをＲとしこ
のデータの下位データをR_L、上位データをR_Uと
する。そして、ステツプS11からの下位データか
ら上記傾斜波の始点位置を表す下位データR_Lを
減算するという下位計算が行われ新たに下位デー
タW_Lが求まる。

ステツプS14では、この下位データW_Lが零以上
かどうかが判別され、YESの場合にはステツプ
S16へ進むが、NOの場合にはステツプS15へ進
む。このステツプS15ではステツプS12と同様な
補正計算が行われ再びステツプS14へ戻る。そし
て、YESの条件が満足されるとステツプS16へ進
み上位計算が行われる。すなわち、CPU２３に
よつて現在得られている計数値データたとえば第
４図Ｂに示すD_Kを上位データとし、この計数値
データから上述した傾斜波の始点位置を表す上位
データR_Uが減算され新たに上位データW_Uが求ま
る。

ステツプS17では、この上位データW_Uが零以
上かどうかが判別され、YESの場合にはステツ
プS18へ進むが、NOの場合には所定のレンジ外
処理、たとえば該上位データW_Uを無効とし前回
計算したデータをそのまま用いるような処理が行
われる。ステツプS18では、現在得られている下
位データW_Lと上位データW_UとからFG周期T_FGK
に対応したデータＷが作成される。ステツプS19
では、このデータＷが前述した傾斜波の傾斜部幅
T_R以下かどうかが判別され、YESの場合にはス
テツプS20へ進むが、NOの場合には上述したよ
うなレンジ外処理が行われる。

ステツプS20では、ステツプS19からのデータ
Ｗに対してＤ／Ａ変換回路２６の取り扱いビツト
数に応じたデータの丸め込みがなされ、これが該
Ｄ／Ａ変換回路２６に送られる。上記データの丸
め込みは、たとえば、データＷのビツト数をｎ，
Ｄ／Ａ変換回路２６の取り扱いビツト数をｍ（ｎ
＞ｍ）とすると、データＷのｍ＋１番目のビツト
が０の時にはｍビツト分をそのまま用い、１の時
にはｍビツト分のデータに１を加算して用いるよ
うな処理である。

このようにして、FG信号S_FGの1FG周期T_FGKに
対応した出力信号S_OUTを得ることができる。そし
て、更に連続動作を行うために、ステツプS21へ
進み現在レジスタR_Aに記憶されている計数値デ
ータをレジスタR_Bに転送する処理が行われ、再
びステツプS5へ戻る。すなわち、ステツプS1〜
ステツプS4は動作開始から最初の１回のみ行わ
れ、定常状態においてはステツプS5〜ステツプ
S21が繰り返し行われ連続動作がなされるように
なつている。

上述したように、本実施例の立上り間隔計測装
置によればプログラム（ソフトウエア）により
CPU２３でカウンタを構成し、該CPU２３で粗
い計測を行うとともに、カウンタ２４で細かい計
測を行つて立上り間隔すなわちFG周期T_FGKを高
精度に計測できるようになつている。よつてこの
ような立上り間隔計測装置を用いFGによるモー
タの回転速度の制御系を構成すれば、従来のハー
ドウエアのみの構成と比較してもFG周期T_FGKの
計測精度は落ちるようなことはないし、プログラ
ムを組み替えるだけでたとえば傾斜波の始点位置
のデータを変更でき、種々の変更等に対応できる
ため計測の自由度も高い。

また、本発明は第６図に示すように、カウンタ
にアツプダウンカウンタ３０を用いるとともに、
２つの立上り検出回路３１，３２を用いて構成す
ることもできる。すなわち、たとえば第４図に示
す時刻t₁に立上り検出回路３１によりFG信号S_FG
の立上りが検出されるとイネーブル信号S_EN1が発
生されアツプダウンカウンタ３０にカウントアツ
プ方向の計数動作を開始させる。この立上り検出
回路３１はCPU２３により時刻t₂にFG信号S_FGの
Ｈレベルが検出されると発生されるクリア信号
S_C1によりクリアされ、アツプダウンカウンタ３
０の計数動作が終了されるようになつている。

一方、時刻t₄に立上り検出回路３２によりFG
信号S_FGの立上りが検出されるとイネーブル信号
S_EN2が発生されアツプダウンカウンタ３０にカウ
ントダウン方向の計数動作を開始させる。この立
上り検出回路３２はCPU２３により時刻t₅にFG
信号S_FGのＬレベルが検出されると発生されるク
リア信号S_C2によりクリアされ、アツプダウンカ
ウンタ３０の計数動作が終了されるようになつて
いる。このように構成すれば、前述したd_K−d_K+1
の演算をアツプダウンカウンタ３０で行うことが
できる。但し、この構成は間欠計測を行う場合の
み有効であり、連続計測を行う場合には、カウン
タがもう１つ必要になつてしまう。従つて、連続
計測を行う場合には、第３図に示した構成の装置
を用いる方が好ましい。

なお、本実施例においては、FG信号S_FGの立上
りを検出して計数値データを得ていたが、立下り
を検出して計数値データを得ることも勿論でき
る。また、FG信号S_FGのデユーテイが50％の場合
には立上り、立下りの両者を検出して計数値デー
タを得ることにより計測を行つても良い。更に、
入力される信号はFG信号に限らず矩形波信号で
あれば良く、該矩形波信号のエツジ間隔すなわち
立上り間隔あるいは立下り間隔を計測することが
できる。

〔発明の効果〕

上述した実施例の説明から明らかなように、本
発明によれば、プログラムすなわちソフトウエア
によりCPUでカウンタを構成し、該CPUにて粗
い計測単位で時間計測を行うとともに、CPU外
部のハードウエア構成のカウンタにて細かい計測
単位で時間計測を行うようにしているため、矩形
波信号のエツジ間隔を高精度に計測できるととも
に、種々の変更等に対しても上記CPUを動作さ
せるプログラムを組み替えるだけで即座に対応で
きる計測の自由度を高めることができる。

【図面の簡単な説明】

第１図はFGを用いたモータの回転速度制御系
の一例を示すブロツク図、第２図は波形整形が施
されたFG信号を示す波形図である。第３図は本
発明に係るエツジ間隔計測装置の一実施例を示す
ブロツク図、第４図は上記実施例の動作を示すタ
イムチヤート、第５図は上記実施例における
CPUの動作を詳しく示すフローチヤート、第６
図は本発明に係るエツジ間隔計測装置の他の実施
例を示すブロツク図である。 ２２，３１，３２……立上り検出回路、２３…
…CPU、２４……カウンタ、３０……アツプダ
ウンカウンタ。

Claims (1)

1. 【特許請求の範囲】 １ 少なくともプログラムに応じて決定されるタ
   イミング毎に入力矩形波信号のレベルを検出する
   ことにより該入力矩形波信号のエツジを検出し、
   このエツジ検出タイミングで計数値データ入力及
   びクリア信号出力を行い、これらのエツジ検出タ
   イミング間隔を計測するとともに、データの演算
   を行うCPUシステムと、 このCPUシステムによる時計計測単位よりも
   細かい計測単位で時計計測を行うカウンタと、 上記入力矩形波信号のエツジを瞬時に検出して
   上記カウンタに計数動作を開始させるとともに上
   記CPUシステムからの上記クリア信号に応じて
   上記カウンタの計数動作を停止させる信号を発生
   するエツジ検出回路とを備え、 上記CPUシステムは、一の上記エツジ検出タ
   イミングでの上記カウンタからの計数値データ
   と、次の上記エツジ検出タイミングでの上記カウ
   ンタからの計数値データと、これらの一のエツジ
   から次のエツジまでの上記エツジ検出タイミング
   間隔の計測値データとに基づいて、上記入力矩形
   波信号のエツジ間隔のデータを演算することを特
   徴とするエツジ間隔計測装置。