JPH0530216B2 - - Google Patents
Info
- Publication number
- JPH0530216B2 JPH0530216B2 JP59128943A JP12894384A JPH0530216B2 JP H0530216 B2 JPH0530216 B2 JP H0530216B2 JP 59128943 A JP59128943 A JP 59128943A JP 12894384 A JP12894384 A JP 12894384A JP H0530216 B2 JPH0530216 B2 JP H0530216B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- data
- edge
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003708 edge detection Methods 0.000 claims description 24
- 238000005259 measurement Methods 0.000 claims description 22
- 230000000630 rising effect Effects 0.000 description 31
- 238000000034 method Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000005291 magnetic effect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 101000836337 Homo sapiens Probable helicase senataxin Proteins 0.000 description 1
- 102100027178 Probable helicase senataxin Human genes 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はたとえば周波数発電機(FG)から出
力されるFG信号を波形整形して得られる矩形波
信号の繰り返し周期に相当するエツジ間隔を計測
するエツジ間隔計測装置に関する。
力されるFG信号を波形整形して得られる矩形波
信号の繰り返し周期に相当するエツジ間隔を計測
するエツジ間隔計測装置に関する。
従来より、たとえば、ビデオテープレコーダに
おいて、磁気ヘツドが取り付けられた回転ドラム
はビデオ信号の垂直同期信号に応じてNTSC方式
の場合30Hz一定で回転させる必要がある。このた
めには、回転ドラム用のモータの回転速度を周波
数発電機(以下、FGという。)により検出して、
この検出結果に基づいて該モータの回転速度を制
御する方法が一般に知られている。一例として第
1図に示すように、モータ1はFG2と一体に構
成されており、該モータ1の回転軸3に回転方向
に沿つて複数の磁極が着磁形成された磁気リング
4が取り付けられている。そして、この磁気リン
グ4の磁極を強磁性金属磁気抵抗素子等からなる
磁気感応ヘツド5により検出している。すなわ
ち、FG2の磁気感応ヘツド5からは磁気リング
4の磁極の変化に応じて変化する略正弦波状の
FG信号が出力されている。そして、このFG信号
は波形整形回路6により第2図に示すような矩形
波状の信号に整形され、エツジ検出回路の一例と
しての立上り検出回路7に送られる。立上り検出
回路7では上記波形整形されたFG信号のたとえ
ば立上り点P1,P2,P3……が検出され、この各
立上り点P1,P2,P3……間の時間すなわちFG信
号の繰り返し周期に相当する立上り間隔いわゆる
FG周期TFG1,TFG2,……がカウンタ8により順
次計測される。カウンタ8で計測されたFG周期
TFG1,TFG2,……はD/A変換回路(デジタル・
アナログ変換回路)9に順次送られアナログ信号
に変換された後、比較回路10に送られ基準値と
比較されその誤差がエラー信号としてモータ駆動
回路11に送られる。そして、このエラー信号に
応じてモータ駆動回路11によりモータ1の回転
速度が所定値に制御されるようになつている。
おいて、磁気ヘツドが取り付けられた回転ドラム
はビデオ信号の垂直同期信号に応じてNTSC方式
の場合30Hz一定で回転させる必要がある。このた
めには、回転ドラム用のモータの回転速度を周波
数発電機(以下、FGという。)により検出して、
この検出結果に基づいて該モータの回転速度を制
御する方法が一般に知られている。一例として第
1図に示すように、モータ1はFG2と一体に構
成されており、該モータ1の回転軸3に回転方向
に沿つて複数の磁極が着磁形成された磁気リング
4が取り付けられている。そして、この磁気リン
グ4の磁極を強磁性金属磁気抵抗素子等からなる
磁気感応ヘツド5により検出している。すなわ
ち、FG2の磁気感応ヘツド5からは磁気リング
4の磁極の変化に応じて変化する略正弦波状の
FG信号が出力されている。そして、このFG信号
は波形整形回路6により第2図に示すような矩形
波状の信号に整形され、エツジ検出回路の一例と
しての立上り検出回路7に送られる。立上り検出
回路7では上記波形整形されたFG信号のたとえ
ば立上り点P1,P2,P3……が検出され、この各
立上り点P1,P2,P3……間の時間すなわちFG信
号の繰り返し周期に相当する立上り間隔いわゆる
FG周期TFG1,TFG2,……がカウンタ8により順
次計測される。カウンタ8で計測されたFG周期
TFG1,TFG2,……はD/A変換回路(デジタル・
アナログ変換回路)9に順次送られアナログ信号
に変換された後、比較回路10に送られ基準値と
比較されその誤差がエラー信号としてモータ駆動
回路11に送られる。そして、このエラー信号に
応じてモータ駆動回路11によりモータ1の回転
速度が所定値に制御されるようになつている。
このような制御系を用いればある程度のサーボ
はかけられるものの、FG周期の測定精度を高め
ようとしてカウンタ8に供給されるクロツクの周
波数を高めると、ハードウエアの規模が増大する
とともに高速動作の素子が必要となりコストアツ
プの原因となる。また、この制御系はハードウエ
アのみで構成されているため、一度所定値に設定
されると容易に該所定値を変更できず、たとえば
モータ1や該モータ1が使用されている機器に規
格の変更等が生じた場合には、即座に対応できず
自由度が低いという問題点がある。
はかけられるものの、FG周期の測定精度を高め
ようとしてカウンタ8に供給されるクロツクの周
波数を高めると、ハードウエアの規模が増大する
とともに高速動作の素子が必要となりコストアツ
プの原因となる。また、この制御系はハードウエ
アのみで構成されているため、一度所定値に設定
されると容易に該所定値を変更できず、たとえば
モータ1や該モータ1が使用されている機器に規
格の変更等が生じた場合には、即座に対応できず
自由度が低いという問題点がある。
また、ハードウエア構成のカウンタ8の代りに
CPU(中央処理回路)を用い、プログラムいわゆ
るソフトウエアによりカウンタを構成してFG周
期を計測することもできる。この場合には、上述
したような規格の変更等が生じてもプログラムを
組み替えるだけで対応できるが、計数動作の単位
となる時間すなわち計測単位がプログラムによる
ループのステツプ数で決定されてしまうため、計
測精度は上記カウンタ8を用いる場合より劣つて
しまうという問題点がある。
CPU(中央処理回路)を用い、プログラムいわゆ
るソフトウエアによりカウンタを構成してFG周
期を計測することもできる。この場合には、上述
したような規格の変更等が生じてもプログラムを
組み替えるだけで対応できるが、計数動作の単位
となる時間すなわち計測単位がプログラムによる
ループのステツプ数で決定されてしまうため、計
測精度は上記カウンタ8を用いる場合より劣つて
しまうという問題点がある。
本発明は上述した従来の問題点に鑑みてなされ
たものであり、たとえばFG信号を波形整形して
得られる矩形波信号の立上り間隔等のエツジ間隔
を高精度に計測するとともに、種々の変更等が生
じても即座に対応できるように計測の自由度を高
めることを目的とする。
たものであり、たとえばFG信号を波形整形して
得られる矩形波信号の立上り間隔等のエツジ間隔
を高精度に計測するとともに、種々の変更等が生
じても即座に対応できるように計測の自由度を高
めることを目的とする。
本発明に係るエツジ間隔計測装置は上述した目
的を達成するために、少なくともプログラムに応
じて決定されるタイミング毎に入力矩形波信号の
レベルを検出することにより該入力矩形波信号の
エツジを検出し、このエツジ検出タイミングで計
数値データ入力及びクリア信号出力を行い、これ
らのエツジ検出タイミング間隔を計測するととも
に、データの演算を行うCPUシステムと、この
CPUシステムによる時計計測単位よりも細かい
計測単位で時計計測を行うカウンタと、上記入力
矩形波信号のエツジを瞬時に検出して上記カウン
タに計数動作を開始させるとともに上記CPUシ
ステムからの上記クリア信号に応じて上記カウン
タの計数動作を停止させる信号を発生するエツジ
検出回路とを備え、上記CPUシステムは、一の
上記エツジ検出タイミングでの上記カウンタから
の計数値データと、次の上記エツジ検出タイミン
グでの上記カウンタからの計数値データと、これ
らの一のエツジから次のエツジまでの上記エツジ
検出タイミング間隔の計測値データとに基づい
て、上記入力矩形波信号のエツジ間隔のデータを
演算することを特徴とするものである。
的を達成するために、少なくともプログラムに応
じて決定されるタイミング毎に入力矩形波信号の
レベルを検出することにより該入力矩形波信号の
エツジを検出し、このエツジ検出タイミングで計
数値データ入力及びクリア信号出力を行い、これ
らのエツジ検出タイミング間隔を計測するととも
に、データの演算を行うCPUシステムと、この
CPUシステムによる時計計測単位よりも細かい
計測単位で時計計測を行うカウンタと、上記入力
矩形波信号のエツジを瞬時に検出して上記カウン
タに計数動作を開始させるとともに上記CPUシ
ステムからの上記クリア信号に応じて上記カウン
タの計数動作を停止させる信号を発生するエツジ
検出回路とを備え、上記CPUシステムは、一の
上記エツジ検出タイミングでの上記カウンタから
の計数値データと、次の上記エツジ検出タイミン
グでの上記カウンタからの計数値データと、これ
らの一のエツジから次のエツジまでの上記エツジ
検出タイミング間隔の計測値データとに基づい
て、上記入力矩形波信号のエツジ間隔のデータを
演算することを特徴とするものである。
以下、本発明に係るエツジ間隔計測装置の実施
例について図面を用いて詳細に説明する。
例について図面を用いて詳細に説明する。
第3図は本発明が適用された立上り間隔計測装
置を示すブロツク図である。この立上り間隔計測
装置はエツジ間隔の一例として立上り間隔を計測
するものである。まず、第3図および第4図のタ
イムチヤートを用いて、構成を明らかにしながら
基本的動作について説明する。信号入力端子21
には、たとえば図示しないFG(周波数発電機)か
ら、第4図Aに示すような繰り返し周波数720Hz
程度の波形整形された矩形波状のFG信号SFGが供
給される。このFG信号SFGは立上り検出回路22
およびCPU(中央処理回路)23に供給されるよ
うになつている。上記CPU23はたとえば、第
4図Bに示すような一定周期TLPのタイミングで
FG信号SFGがHレベル(ハイレベル)かLレベル
(ローレベル)かを検出することによりエツジす
なわち立上りあるいは立下りを検出している。ま
た、CPU23はこの検出周期TLPを時間計測単位
として計数動作を行うようになつている。なお、
ここでは説明を簡略化するために、検出の周期を
TLP一定としたが、プログラムによつて決定され
るHレベルを検出するためのループのステツプ数
とLレベルを検出するためのループのステツプ数
が異なり、各々の検出の周期が異なることも考え
られる。しかし、ステツプ数が予め分つていれ
ば、後述するCPU23による計数値データDKに
対応する時間のデータを得ることはできる。
置を示すブロツク図である。この立上り間隔計測
装置はエツジ間隔の一例として立上り間隔を計測
するものである。まず、第3図および第4図のタ
イムチヤートを用いて、構成を明らかにしながら
基本的動作について説明する。信号入力端子21
には、たとえば図示しないFG(周波数発電機)か
ら、第4図Aに示すような繰り返し周波数720Hz
程度の波形整形された矩形波状のFG信号SFGが供
給される。このFG信号SFGは立上り検出回路22
およびCPU(中央処理回路)23に供給されるよ
うになつている。上記CPU23はたとえば、第
4図Bに示すような一定周期TLPのタイミングで
FG信号SFGがHレベル(ハイレベル)かLレベル
(ローレベル)かを検出することによりエツジす
なわち立上りあるいは立下りを検出している。ま
た、CPU23はこの検出周期TLPを時間計測単位
として計数動作を行うようになつている。なお、
ここでは説明を簡略化するために、検出の周期を
TLP一定としたが、プログラムによつて決定され
るHレベルを検出するためのループのステツプ数
とLレベルを検出するためのループのステツプ数
が異なり、各々の検出の周期が異なることも考え
られる。しかし、ステツプ数が予め分つていれ
ば、後述するCPU23による計数値データDKに
対応する時間のデータを得ることはできる。
そして、まず、立上り検出回路22によりFG
信号SFGの立上り(LレベルからHレベルへの変
化)が時刻t1に検出される。そうすると、上記立
上り検出回路22からカウンタ24にイネーブル
信号SENが送られ、第4図Cに示すように該カウ
ンタ24の計数動作が開始される。なお、上記カ
ウンタ24は、CPU23による時間計測単位
(この実施例では検出の周期TLP)よりも細かい
計測単位で計数動作し時間計測を行うものとす
る。従つて、上記カウンタ24はCPU23より
も高分解能すなわち高精度の時間計測を行うこと
ができる。
信号SFGの立上り(LレベルからHレベルへの変
化)が時刻t1に検出される。そうすると、上記立
上り検出回路22からカウンタ24にイネーブル
信号SENが送られ、第4図Cに示すように該カウ
ンタ24の計数動作が開始される。なお、上記カ
ウンタ24は、CPU23による時間計測単位
(この実施例では検出の周期TLP)よりも細かい
計測単位で計数動作し時間計測を行うものとす
る。従つて、上記カウンタ24はCPU23より
も高分解能すなわち高精度の時間計測を行うこと
ができる。
次に、立上り検出回路22より遅れて時刻t2に
CPU23によりFG信号SFGの立上りが検出され
る。そうすると、CPU23から立上り検出回路
22にクリア信号SCが送られ、該立上り検出回路
22がクリアされカウンタ24の計数動作が終了
される。そして、この時のカウンタ24の計数値
データdKがゲート回路25を介してCPU23内
に取り込まれる。ここで、カウンタ24はクリア
される。
CPU23によりFG信号SFGの立上りが検出され
る。そうすると、CPU23から立上り検出回路
22にクリア信号SCが送られ、該立上り検出回路
22がクリアされカウンタ24の計数動作が終了
される。そして、この時のカウンタ24の計数値
データdKがゲート回路25を介してCPU23内
に取り込まれる。ここで、カウンタ24はクリア
される。
なお、計数値データdKは立上り検出回路22に
よるFG信号SFGのk回目(k=1,2,3,…
…)の立上り検出に対応したカウンタ24からの
計数値データであることを示す。
よるFG信号SFGのk回目(k=1,2,3,…
…)の立上り検出に対応したカウンタ24からの
計数値データであることを示す。
続いて、CPU23により時刻t3にFG信号SFGが
立下つたことが検出され、計測しようとする立上
り間隔すなわちFG周期TFGKの略半分が経過した
ことが確認される。次に、立上り検出回路22に
よりFG信号SFGの立上りが時刻t4に検出される。
そうすると、上記立上り検出回路22からカウン
タ24にイネーブル信号SENが送られ、第4図C
に示すように該カウンタ24の計数動作が再び開
始される。そして、上記立上り検出回路22より
遅れて時刻t5にCPU23によりFG信号SFGの立上
りが検出される。そうすると、CPU23から立
上り検出回路22にクリア信号SCが送られ、該立
上り検出回路22がクリアされカウンタ24の計
数動作が終了される。そして、この時のカウンタ
24の計数値データdK+1がゲート回路25を介し
てCPU23内に取り込まれる。ここで、カウン
タ25はクリアされる。なお計数値データdK+1は
立上り検出回路22によるFG信号SFGのk+1回
目の立上り検出に対応したカウンタ24からの計
数値データであることを示す。
立下つたことが検出され、計測しようとする立上
り間隔すなわちFG周期TFGKの略半分が経過した
ことが確認される。次に、立上り検出回路22に
よりFG信号SFGの立上りが時刻t4に検出される。
そうすると、上記立上り検出回路22からカウン
タ24にイネーブル信号SENが送られ、第4図C
に示すように該カウンタ24の計数動作が再び開
始される。そして、上記立上り検出回路22より
遅れて時刻t5にCPU23によりFG信号SFGの立上
りが検出される。そうすると、CPU23から立
上り検出回路22にクリア信号SCが送られ、該立
上り検出回路22がクリアされカウンタ24の計
数動作が終了される。そして、この時のカウンタ
24の計数値データdK+1がゲート回路25を介し
てCPU23内に取り込まれる。ここで、カウン
タ25はクリアされる。なお計数値データdK+1は
立上り検出回路22によるFG信号SFGのk+1回
目の立上り検出に対応したカウンタ24からの計
数値データであることを示す。
また、CPU23では時刻t2〜t5までの計数値デ
ータDKが算出される。この計数値データDKはFG
信号SFGのk回目の立上りとk+1回目の立上り
とをそれぞれCPU23により検出してこれらの
立上り検出タイミングの間隔としてCPU23に
より計測されたデータを示す。なお、この実施例
では前述したCPU23のHレベル、Lレベルの
検出周期をTLP一定としたため計数値データが得
られたが、検出の周期が異なる場合にも時刻t2〜
t5までの時間のデータを得ることはできる。
ータDKが算出される。この計数値データDKはFG
信号SFGのk回目の立上りとk+1回目の立上り
とをそれぞれCPU23により検出してこれらの
立上り検出タイミングの間隔としてCPU23に
より計測されたデータを示す。なお、この実施例
では前述したCPU23のHレベル、Lレベルの
検出周期をTLP一定としたため計数値データが得
られたが、検出の周期が異なる場合にも時刻t2〜
t5までの時間のデータを得ることはできる。
そして、CPU23により各計数値データdK,
dK+1,DKに対して演算dK−dK+1+DKが行われ、
FG信号SFGの立上り間隔すなわちFG周期TFGKに
対応したデータが得られるようになつている。更
に、このデータはCPU23からラツチ付のD/
A変換回路(デジタル・アナログ変換回路)26
に送られ、アナログの出力信号SOUTとして信号出
力端子27から出力される。なお、この出力信号
SOUTは図示しない比較回路に送られ基準値と比較
されエラー信号が得られるようになつている。
dK+1,DKに対して演算dK−dK+1+DKが行われ、
FG信号SFGの立上り間隔すなわちFG周期TFGKに
対応したデータが得られるようになつている。更
に、このデータはCPU23からラツチ付のD/
A変換回路(デジタル・アナログ変換回路)26
に送られ、アナログの出力信号SOUTとして信号出
力端子27から出力される。なお、この出力信号
SOUTは図示しない比較回路に送られ基準値と比較
されエラー信号が得られるようになつている。
以上、基本的な動作について説明したが、後述
するように定常状態においては上述したような動
作が連続して行われるようになつている。
するように定常状態においては上述したような動
作が連続して行われるようになつている。
第5図は上述した立上り間隔計測装置における
CPU23の動作を詳しく示すフローチヤートで
ある。このフローチヤートに従つて説明する。
CPU23の動作を詳しく示すフローチヤートで
ある。このフローチヤートに従つて説明する。
まず、ステツプS1では、FG信号SFGがHレベル
かどうかの判別がなされ、YESの場合にはステ
ツプS3へ進むが、NOの場合にはステツプS2へ進
み計数動作および他の動作が行われ再びステツプ
S1へ戻る。すなわち、YESの条件を満足するま
では、ステツプS1とステツプS2によるループを
繰り返して動作することになる。YESの条件が
満足されると、ステツプS3へ進みその時点での
カウンタ24による計数値データがゲート回路2
5を介してレジスタRAに取り込まれる。このレ
ジスタRAに取り込まれた計数値データはステツ
プS4でレジスタRBに転送される。
かどうかの判別がなされ、YESの場合にはステ
ツプS3へ進むが、NOの場合にはステツプS2へ進
み計数動作および他の動作が行われ再びステツプ
S1へ戻る。すなわち、YESの条件を満足するま
では、ステツプS1とステツプS2によるループを
繰り返して動作することになる。YESの条件が
満足されると、ステツプS3へ進みその時点での
カウンタ24による計数値データがゲート回路2
5を介してレジスタRAに取り込まれる。このレ
ジスタRAに取り込まれた計数値データはステツ
プS4でレジスタRBに転送される。
ステツプS5では、FG信号SFGがLレベルかどう
かの判別がなされ、YESの場合にはステツプS7
へ進むが、NOの場合にはステツプS6へ進み計数
動作および他の動作が行われ再びステツプS5へ
戻る。YESの条件が満足されると、ステツプS7
へ進みFG信号SFGがHレベルかどうかの判別がな
される。YESの場合にはステツプS9へ進むが、
NOの場合にはステツプS8へ進み計数動作および
他の動作が行われ再びステツプS7へ戻る。
かの判別がなされ、YESの場合にはステツプS7
へ進むが、NOの場合にはステツプS6へ進み計数
動作および他の動作が行われ再びステツプS5へ
戻る。YESの条件が満足されると、ステツプS7
へ進みFG信号SFGがHレベルかどうかの判別がな
される。YESの場合にはステツプS9へ進むが、
NOの場合にはステツプS8へ進み計数動作および
他の動作が行われ再びステツプS7へ戻る。
ここで、プログラムによるFG信号SFGの立上り
検出は一般的にLレベルを検出した後Hレベルを
検出することによつて行われる。
検出は一般的にLレベルを検出した後Hレベルを
検出することによつて行われる。
なお、前述したFG信号SFGのLレベルを検出す
る周期はステツプS5とステツプS6で構成される
ループにより決定され、Hレベルを検出する周期
はステツプS7とステツプS8で構成されるループ
により決定される。
る周期はステツプS5とステツプS6で構成される
ループにより決定され、Hレベルを検出する周期
はステツプS7とステツプS8で構成されるループ
により決定される。
ステツプS7でYESの条件が満足されると、ス
テツプS9へ進みその時点でのカウンタ24によ
る計数値データがゲート回路25を介してレジス
タRAに取り込まれる。ここで、現在各レジスタ
RA,RBに記憶されているカウンタ24による各
計数値データをたとえば下位データとし、また、
CPU23による計数値データを上位データとす
る。この上位データと下位データの間には、たと
えば、上位データ=下位データ×n(n=自然数)
の関係が成立するものとする。
テツプS9へ進みその時点でのカウンタ24によ
る計数値データがゲート回路25を介してレジス
タRAに取り込まれる。ここで、現在各レジスタ
RA,RBに記憶されているカウンタ24による各
計数値データをたとえば下位データとし、また、
CPU23による計数値データを上位データとす
る。この上位データと下位データの間には、たと
えば、上位データ=下位データ×n(n=自然数)
の関係が成立するものとする。
そして、ステツプS10では、レジスタRBに記憶
されている計数値データからレジスタRBに記憶
されている計数値データを減算するという下位計
算が行われ、下位データΔdが求まる。すなわち、
現在各レジスタRA,RBにそれぞれ第4図Cに示
すような計数値データdK+1,dKが記憶されている
とすると、動作開始からk番目の下位データΔdK
=dK−dK+1となる。
されている計数値データからレジスタRBに記憶
されている計数値データを減算するという下位計
算が行われ、下位データΔdが求まる。すなわち、
現在各レジスタRA,RBにそれぞれ第4図Cに示
すような計数値データdK+1,dKが記憶されている
とすると、動作開始からk番目の下位データΔdK
=dK−dK+1となる。
ステツプS11では、ステツプS10で得られた下
位データΔdが零以上かどうかが判別され、YES
の場合にはステツプS13へ進むが、NOの場合に
はステツプS12へ進む。このステツプS12では、
上位データからデータを借り受けて下位データを
零以上とするような補正計算が行われ再びステツ
プS11へ戻る。
位データΔdが零以上かどうかが判別され、YES
の場合にはステツプS13へ進むが、NOの場合に
はステツプS12へ進む。このステツプS12では、
上位データからデータを借り受けて下位データを
零以上とするような補正計算が行われ再びステツ
プS11へ戻る。
そして、YESの条件が満足されるとステツプ
S13へ進み傾斜波いわゆるランプ波の始点位置の
データによる下位計算が行われる。すなわち、こ
の傾斜波はたとえば第4図Dに示すように、プロ
グラムにより決定される一定の始点位置、傾き、
および傾斜部の幅TRを有するものであり、アナ
ログではFG信号SFGの立上り時刻の変化をレベル
の変化として検出するのに用いられるものであ
る。ここでは、レベルの変化ではなく時間の変化
として検出するためのデータとして用いられる。
また、上記傾斜波の始点位置のデータをRとしこ
のデータの下位データをRL、上位データをRUと
する。そして、ステツプS11からの下位データか
ら上記傾斜波の始点位置を表す下位データRLを
減算するという下位計算が行われ新たに下位デー
タWLが求まる。
S13へ進み傾斜波いわゆるランプ波の始点位置の
データによる下位計算が行われる。すなわち、こ
の傾斜波はたとえば第4図Dに示すように、プロ
グラムにより決定される一定の始点位置、傾き、
および傾斜部の幅TRを有するものであり、アナ
ログではFG信号SFGの立上り時刻の変化をレベル
の変化として検出するのに用いられるものであ
る。ここでは、レベルの変化ではなく時間の変化
として検出するためのデータとして用いられる。
また、上記傾斜波の始点位置のデータをRとしこ
のデータの下位データをRL、上位データをRUと
する。そして、ステツプS11からの下位データか
ら上記傾斜波の始点位置を表す下位データRLを
減算するという下位計算が行われ新たに下位デー
タWLが求まる。
ステツプS14では、この下位データWLが零以上
かどうかが判別され、YESの場合にはステツプ
S16へ進むが、NOの場合にはステツプS15へ進
む。このステツプS15ではステツプS12と同様な
補正計算が行われ再びステツプS14へ戻る。そし
て、YESの条件が満足されるとステツプS16へ進
み上位計算が行われる。すなわち、CPU23に
よつて現在得られている計数値データたとえば第
4図Bに示すDKを上位データとし、この計数値
データから上述した傾斜波の始点位置を表す上位
データRUが減算され新たに上位データWUが求ま
る。
かどうかが判別され、YESの場合にはステツプ
S16へ進むが、NOの場合にはステツプS15へ進
む。このステツプS15ではステツプS12と同様な
補正計算が行われ再びステツプS14へ戻る。そし
て、YESの条件が満足されるとステツプS16へ進
み上位計算が行われる。すなわち、CPU23に
よつて現在得られている計数値データたとえば第
4図Bに示すDKを上位データとし、この計数値
データから上述した傾斜波の始点位置を表す上位
データRUが減算され新たに上位データWUが求ま
る。
ステツプS17では、この上位データWUが零以
上かどうかが判別され、YESの場合にはステツ
プS18へ進むが、NOの場合には所定のレンジ外
処理、たとえば該上位データWUを無効とし前回
計算したデータをそのまま用いるような処理が行
われる。ステツプS18では、現在得られている下
位データWLと上位データWUとからFG周期TFGK
に対応したデータWが作成される。ステツプS19
では、このデータWが前述した傾斜波の傾斜部幅
TR以下かどうかが判別され、YESの場合にはス
テツプS20へ進むが、NOの場合には上述したよ
うなレンジ外処理が行われる。
上かどうかが判別され、YESの場合にはステツ
プS18へ進むが、NOの場合には所定のレンジ外
処理、たとえば該上位データWUを無効とし前回
計算したデータをそのまま用いるような処理が行
われる。ステツプS18では、現在得られている下
位データWLと上位データWUとからFG周期TFGK
に対応したデータWが作成される。ステツプS19
では、このデータWが前述した傾斜波の傾斜部幅
TR以下かどうかが判別され、YESの場合にはス
テツプS20へ進むが、NOの場合には上述したよ
うなレンジ外処理が行われる。
ステツプS20では、ステツプS19からのデータ
Wに対してD/A変換回路26の取り扱いビツト
数に応じたデータの丸め込みがなされ、これが該
D/A変換回路26に送られる。上記データの丸
め込みは、たとえば、データWのビツト数をn,
D/A変換回路26の取り扱いビツト数をm(n
>m)とすると、データWのm+1番目のビツト
が0の時にはmビツト分をそのまま用い、1の時
にはmビツト分のデータに1を加算して用いるよ
うな処理である。
Wに対してD/A変換回路26の取り扱いビツト
数に応じたデータの丸め込みがなされ、これが該
D/A変換回路26に送られる。上記データの丸
め込みは、たとえば、データWのビツト数をn,
D/A変換回路26の取り扱いビツト数をm(n
>m)とすると、データWのm+1番目のビツト
が0の時にはmビツト分をそのまま用い、1の時
にはmビツト分のデータに1を加算して用いるよ
うな処理である。
このようにして、FG信号SFGの1FG周期TFGKに
対応した出力信号SOUTを得ることができる。そし
て、更に連続動作を行うために、ステツプS21へ
進み現在レジスタRAに記憶されている計数値デ
ータをレジスタRBに転送する処理が行われ、再
びステツプS5へ戻る。すなわち、ステツプS1〜
ステツプS4は動作開始から最初の1回のみ行わ
れ、定常状態においてはステツプS5〜ステツプ
S21が繰り返し行われ連続動作がなされるように
なつている。
対応した出力信号SOUTを得ることができる。そし
て、更に連続動作を行うために、ステツプS21へ
進み現在レジスタRAに記憶されている計数値デ
ータをレジスタRBに転送する処理が行われ、再
びステツプS5へ戻る。すなわち、ステツプS1〜
ステツプS4は動作開始から最初の1回のみ行わ
れ、定常状態においてはステツプS5〜ステツプ
S21が繰り返し行われ連続動作がなされるように
なつている。
上述したように、本実施例の立上り間隔計測装
置によればプログラム(ソフトウエア)により
CPU23でカウンタを構成し、該CPU23で粗
い計測を行うとともに、カウンタ24で細かい計
測を行つて立上り間隔すなわちFG周期TFGKを高
精度に計測できるようになつている。よつてこの
ような立上り間隔計測装置を用いFGによるモー
タの回転速度の制御系を構成すれば、従来のハー
ドウエアのみの構成と比較してもFG周期TFGKの
計測精度は落ちるようなことはないし、プログラ
ムを組み替えるだけでたとえば傾斜波の始点位置
のデータを変更でき、種々の変更等に対応できる
ため計測の自由度も高い。
置によればプログラム(ソフトウエア)により
CPU23でカウンタを構成し、該CPU23で粗
い計測を行うとともに、カウンタ24で細かい計
測を行つて立上り間隔すなわちFG周期TFGKを高
精度に計測できるようになつている。よつてこの
ような立上り間隔計測装置を用いFGによるモー
タの回転速度の制御系を構成すれば、従来のハー
ドウエアのみの構成と比較してもFG周期TFGKの
計測精度は落ちるようなことはないし、プログラ
ムを組み替えるだけでたとえば傾斜波の始点位置
のデータを変更でき、種々の変更等に対応できる
ため計測の自由度も高い。
また、本発明は第6図に示すように、カウンタ
にアツプダウンカウンタ30を用いるとともに、
2つの立上り検出回路31,32を用いて構成す
ることもできる。すなわち、たとえば第4図に示
す時刻t1に立上り検出回路31によりFG信号SFG
の立上りが検出されるとイネーブル信号SEN1が発
生されアツプダウンカウンタ30にカウントアツ
プ方向の計数動作を開始させる。この立上り検出
回路31はCPU23により時刻t2にFG信号SFGの
Hレベルが検出されると発生されるクリア信号
SC1によりクリアされ、アツプダウンカウンタ3
0の計数動作が終了されるようになつている。
にアツプダウンカウンタ30を用いるとともに、
2つの立上り検出回路31,32を用いて構成す
ることもできる。すなわち、たとえば第4図に示
す時刻t1に立上り検出回路31によりFG信号SFG
の立上りが検出されるとイネーブル信号SEN1が発
生されアツプダウンカウンタ30にカウントアツ
プ方向の計数動作を開始させる。この立上り検出
回路31はCPU23により時刻t2にFG信号SFGの
Hレベルが検出されると発生されるクリア信号
SC1によりクリアされ、アツプダウンカウンタ3
0の計数動作が終了されるようになつている。
一方、時刻t4に立上り検出回路32によりFG
信号SFGの立上りが検出されるとイネーブル信号
SEN2が発生されアツプダウンカウンタ30にカウ
ントダウン方向の計数動作を開始させる。この立
上り検出回路32はCPU23により時刻t5にFG
信号SFGのLレベルが検出されると発生されるク
リア信号SC2によりクリアされ、アツプダウンカ
ウンタ30の計数動作が終了されるようになつて
いる。このように構成すれば、前述したdK−dK+1
の演算をアツプダウンカウンタ30で行うことが
できる。但し、この構成は間欠計測を行う場合の
み有効であり、連続計測を行う場合には、カウン
タがもう1つ必要になつてしまう。従つて、連続
計測を行う場合には、第3図に示した構成の装置
を用いる方が好ましい。
信号SFGの立上りが検出されるとイネーブル信号
SEN2が発生されアツプダウンカウンタ30にカウ
ントダウン方向の計数動作を開始させる。この立
上り検出回路32はCPU23により時刻t5にFG
信号SFGのLレベルが検出されると発生されるク
リア信号SC2によりクリアされ、アツプダウンカ
ウンタ30の計数動作が終了されるようになつて
いる。このように構成すれば、前述したdK−dK+1
の演算をアツプダウンカウンタ30で行うことが
できる。但し、この構成は間欠計測を行う場合の
み有効であり、連続計測を行う場合には、カウン
タがもう1つ必要になつてしまう。従つて、連続
計測を行う場合には、第3図に示した構成の装置
を用いる方が好ましい。
なお、本実施例においては、FG信号SFGの立上
りを検出して計数値データを得ていたが、立下り
を検出して計数値データを得ることも勿論でき
る。また、FG信号SFGのデユーテイが50%の場合
には立上り、立下りの両者を検出して計数値デー
タを得ることにより計測を行つても良い。更に、
入力される信号はFG信号に限らず矩形波信号で
あれば良く、該矩形波信号のエツジ間隔すなわち
立上り間隔あるいは立下り間隔を計測することが
できる。
りを検出して計数値データを得ていたが、立下り
を検出して計数値データを得ることも勿論でき
る。また、FG信号SFGのデユーテイが50%の場合
には立上り、立下りの両者を検出して計数値デー
タを得ることにより計測を行つても良い。更に、
入力される信号はFG信号に限らず矩形波信号で
あれば良く、該矩形波信号のエツジ間隔すなわち
立上り間隔あるいは立下り間隔を計測することが
できる。
上述した実施例の説明から明らかなように、本
発明によれば、プログラムすなわちソフトウエア
によりCPUでカウンタを構成し、該CPUにて粗
い計測単位で時間計測を行うとともに、CPU外
部のハードウエア構成のカウンタにて細かい計測
単位で時間計測を行うようにしているため、矩形
波信号のエツジ間隔を高精度に計測できるととも
に、種々の変更等に対しても上記CPUを動作さ
せるプログラムを組み替えるだけで即座に対応で
きる計測の自由度を高めることができる。
発明によれば、プログラムすなわちソフトウエア
によりCPUでカウンタを構成し、該CPUにて粗
い計測単位で時間計測を行うとともに、CPU外
部のハードウエア構成のカウンタにて細かい計測
単位で時間計測を行うようにしているため、矩形
波信号のエツジ間隔を高精度に計測できるととも
に、種々の変更等に対しても上記CPUを動作さ
せるプログラムを組み替えるだけで即座に対応で
きる計測の自由度を高めることができる。
第1図はFGを用いたモータの回転速度制御系
の一例を示すブロツク図、第2図は波形整形が施
されたFG信号を示す波形図である。第3図は本
発明に係るエツジ間隔計測装置の一実施例を示す
ブロツク図、第4図は上記実施例の動作を示すタ
イムチヤート、第5図は上記実施例における
CPUの動作を詳しく示すフローチヤート、第6
図は本発明に係るエツジ間隔計測装置の他の実施
例を示すブロツク図である。 22,31,32……立上り検出回路、23…
…CPU、24……カウンタ、30……アツプダ
ウンカウンタ。
の一例を示すブロツク図、第2図は波形整形が施
されたFG信号を示す波形図である。第3図は本
発明に係るエツジ間隔計測装置の一実施例を示す
ブロツク図、第4図は上記実施例の動作を示すタ
イムチヤート、第5図は上記実施例における
CPUの動作を詳しく示すフローチヤート、第6
図は本発明に係るエツジ間隔計測装置の他の実施
例を示すブロツク図である。 22,31,32……立上り検出回路、23…
…CPU、24……カウンタ、30……アツプダ
ウンカウンタ。
Claims (1)
- 【特許請求の範囲】 1 少なくともプログラムに応じて決定されるタ
イミング毎に入力矩形波信号のレベルを検出する
ことにより該入力矩形波信号のエツジを検出し、
このエツジ検出タイミングで計数値データ入力及
びクリア信号出力を行い、これらのエツジ検出タ
イミング間隔を計測するとともに、データの演算
を行うCPUシステムと、 このCPUシステムによる時計計測単位よりも
細かい計測単位で時計計測を行うカウンタと、 上記入力矩形波信号のエツジを瞬時に検出して
上記カウンタに計数動作を開始させるとともに上
記CPUシステムからの上記クリア信号に応じて
上記カウンタの計数動作を停止させる信号を発生
するエツジ検出回路とを備え、 上記CPUシステムは、一の上記エツジ検出タ
イミングでの上記カウンタからの計数値データ
と、次の上記エツジ検出タイミングでの上記カウ
ンタからの計数値データと、これらの一のエツジ
から次のエツジまでの上記エツジ検出タイミング
間隔の計測値データとに基づいて、上記入力矩形
波信号のエツジ間隔のデータを演算することを特
徴とするエツジ間隔計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59128943A JPS618671A (ja) | 1984-06-22 | 1984-06-22 | エツジ間隔計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59128943A JPS618671A (ja) | 1984-06-22 | 1984-06-22 | エツジ間隔計測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS618671A JPS618671A (ja) | 1986-01-16 |
JPH0530216B2 true JPH0530216B2 (ja) | 1993-05-07 |
Family
ID=14997237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59128943A Granted JPS618671A (ja) | 1984-06-22 | 1984-06-22 | エツジ間隔計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS618671A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652179B2 (ja) * | 1986-08-29 | 1994-07-06 | ソニ−マグネスケ−ル株式会社 | 内挿回路 |
JPH03135769A (ja) * | 1989-10-20 | 1991-06-10 | Hitachi Koki Co Ltd | 回転数検出回路 |
-
1984
- 1984-06-22 JP JP59128943A patent/JPS618671A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS618671A (ja) | 1986-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4262526A (en) | Rotational position detecting apparatus | |
JP2926909B2 (ja) | デイスクドライブ装置 | |
JPH0530216B2 (ja) | ||
EP0374797B1 (en) | Digital servo system for controlling rotational speed of rotary body | |
JPH04346069A (ja) | 速度信号生成回路 | |
US4578625A (en) | Spindle drive control system | |
JP3201238B2 (ja) | 速度検出装置 | |
JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
JPH0817593B2 (ja) | デジタルサーボ装置 | |
SU1597856A1 (ru) | Способ измерени хода часов | |
JPS6223548B2 (ja) | ||
JPS6311662Y2 (ja) | ||
JP2523207Y2 (ja) | 回転数検出装置 | |
JP2000055958A (ja) | デューティ比判定回路及びデューティ比判定方法 | |
JPH03100473A (ja) | パルス列入力処理装置 | |
JPH0714901Y2 (ja) | エンジン回転信号処理装置 | |
JPS62171480A (ja) | 速度制御装置 | |
SU1510000A1 (ru) | Устройство дл измерени колебаний скорости перемещени магнитной ленты | |
SU443334A1 (ru) | Способ цифрового измерени фазных углов между двум электрическими сигналами | |
JPH0336607A (ja) | 位置信号処理方式 | |
SU1062610A1 (ru) | Способ определени скорости движени ферромагнетика | |
JPS58120167A (ja) | 速度検出方法 | |
JP2611099B2 (ja) | 変位測定装置 | |
JPS6389088A (ja) | モ−タ回転数制御装置 | |
JPH0712861A (ja) | パルス周波数測定方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |