JPH053005B2 - - Google Patents
Info
- Publication number
- JPH053005B2 JPH053005B2 JP61161101A JP16110186A JPH053005B2 JP H053005 B2 JPH053005 B2 JP H053005B2 JP 61161101 A JP61161101 A JP 61161101A JP 16110186 A JP16110186 A JP 16110186A JP H053005 B2 JPH053005 B2 JP H053005B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- computer system
- signal
- signal output
- output section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピユータシステムのリセツト装置
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a reset device for a computer system.
従来、この種のリセツト装置は、スイツチ操作
によつて発生する信号が、直接コンピユータのリ
セツト信号入力に入力されハードウエアリセツト
動作を行わせるか、あるいは割込要求信号入力に
接続され、割込処理プログラムによるソフトウエ
アリセツト動作を行わせるようになつていた。
Conventionally, in this type of reset device, a signal generated by a switch operation is input directly to the computer's reset signal input to perform a hardware reset operation, or is connected to an interrupt request signal input to perform interrupt processing. It was designed to perform a software reset operation using a program.
上述した従来のリセツト装置は、前者の場合パ
ワーオンリセツトと同様にシステム内すべてがリ
セツトされ初期設定されてしまうので、残してお
きたいデータ等を消失してしまう等の欠点があ
り、それを防ぐためには、例えばキーボードのキ
ーを押しながらリセツトスイツチを操作し、初期
設定プログラムはキーが押されているかどうか
で、ある初期設定を行うか行わないか判断すると
いうような処理が必要であつた。
In the former case, the conventional reset device described above resets everything in the system and initializes it, just like a power-on reset, so it has the disadvantage that data that you want to keep will be lost, so there is no way to prevent this. In order to do this, for example, it was necessary to operate a reset switch while holding down a key on the keyboard, and the initial setting program would determine whether or not to perform a certain initial setting depending on whether the key was pressed.
後者の場合は、割込を利用するということでコ
ンピユータの動作状態に依存するため、コンピユ
ータが暴走あるいはデツドロツクしたとき、リセ
ツトがかからなくなるという欠点があり、それを
防ぐため、さらにもう１つハードウエアリセツト
をかけるためのスイツチを設ける必要があつた。 In the latter case, since it uses interrupts and depends on the operating state of the computer, it has the disadvantage that it will not be able to be reset if the computer goes out of control or deadlocks.To prevent this, one more hardware is required. It was necessary to provide a switch to perform a wear reset.
本発明のコンピユータシステムのリセツト装置
は、リセツトスイツチと、前記リセツトスイツチ
からのリセツト信号に応答してコンピユータシス
テムに割込要求信号を出力し、該コンピユータシ
ステムにソフトウエアリセツト動作を行わせる割
込要求信号出力部と、前記リセツト信号がある一
定時間、継続するとトリガ信号を出力するトリガ
信号出力部と、前記トリガ信号に応答して前記コ
ンピユータシステムにハードウエアリセツト信号
を出力し、前記コンピユータシステムにハードウ
エアリセツト動作を行わせるリセツト信号出力部
とを有する。
A reset device for a computer system according to the present invention includes a reset switch and an interrupt request signal that outputs an interrupt request signal to a computer system in response to a reset signal from the reset switch, and generates an interrupt request that causes the computer system to perform a software reset operation. a signal output section; a trigger signal output section that outputs a trigger signal when the reset signal continues for a certain period of time; a trigger signal output section that outputs a hardware reset signal to the computer system in response to the trigger signal; and a reset signal output section for performing a wear reset operation.
まず、リセツトスイツチの操作で割込要求信号
出力部によりコンピユータシステムにソフトウエ
アリセツトをかける。コンピユータシステムが暴
走あるいはデツドロツクしてリセツトがかからな
い場合、リセツトスイツチ操作を続け、リセツト
信号出力部によりコンピユータシステムにハード
ウエアリセツトをかける。 First, by operating the reset switch, a software reset is applied to the computer system using the interrupt request signal output section. If the computer system runs out of control or is deadlocked and cannot be reset, continue operating the reset switch and apply a hardware reset to the computer system using the reset signal output section.
次に、本発明の実施例について図面を参照して
説明する。
Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明のコンピユータシステムのリセ
ツト装置の一実施例のブロツク図である。リセツ
トスイツチ１はオンになつている間有効となるリ
セツト信号１１を出力する。割込要求信号出力部
２はリセツト信号１１が有効になると割込要求信
号１２を出力し、コンピユータシステム５にソフ
トウエアリセツトを実行させる。一方、カウンタ
部３は、コンピユータシステム５より供給される
適当な周期のクロツク信号１５をリセツト信号１
１が有効の間カウントし、ある一定の値に達する
とトリガ信号１３を出力する。リセツト信号出力
部４はトリガ信号１３を受けるとハードウエアリ
セツト信号１４を出力し、コンピユータシステム
４にハードウエアリセツトをかける。 FIG. 1 is a block diagram of an embodiment of a reset device for a computer system according to the present invention. The reset switch 1 outputs a reset signal 11 which is valid while it is on. When the reset signal 11 becomes valid, the interrupt request signal output section 2 outputs an interrupt request signal 12, causing the computer system 5 to execute a software reset. On the other hand, the counter section 3 converts the clock signal 15 of an appropriate period supplied from the computer system 5 into the reset signal 1.
1 is counted while it is valid, and when a certain value is reached, a trigger signal 13 is output. When the reset signal output section 4 receives the trigger signal 13, it outputs a hardware reset signal 14 to apply a hardware reset to the computer system 4.
なお、クロツク発生器を設け、そこから出力さ
れるクロツク信号をカウンタ部３でカウントして
もよい。 Note that a clock generator may be provided and the counter section 3 may count the clock signals output from the clock generator.
以上説明したように本発明は、割込によるソフ
トウエアリセツトを実行させる部分と、リセツト
スイツチの操作時間によりハードウエアリセツト
を実行させる部分の２つを有することにより、１
つのリセツトスイツチの操作で先ずソフトウエア
スイツチリセツトをかけることができ、リセツト
がかからない場合あるいは必要に応じてリセツト
スイツチ操作を続けることにより、ハードウエア
リセツトをかけることができる効果がある。
As explained above, the present invention has two parts: a part that executes a software reset using an interrupt, and a part that executes a hardware reset based on the operating time of the reset switch.
The software switch can be reset first by operating two reset switches, and if the reset does not work or if necessary, a hardware reset can be performed by continuing to operate the reset switch.
第１図は本発明のコンピユータシステムのリセ
ツト装置の一実施例のブロツク図である。
１……リセツトスイツチ、２……割込要求信号
出力部、３……カウンタ部、４……リセツト信号
出力部、５……コンピユータシステム、１１……
リセツト信号、１２……割込要求信号、１３……
トリガ信号、１４……ハードウエアリセツト信
号、１５……クロツク信号。
FIG. 1 is a block diagram of an embodiment of a reset device for a computer system according to the present invention. DESCRIPTION OF SYMBOLS 1... Reset switch, 2... Interrupt request signal output section, 3... Counter section, 4... Reset signal output section, 5... Computer system, 11...
Reset signal, 12... Interrupt request signal, 13...
Trigger signal, 14...Hardware reset signal, 15...Clock signal.
Claims (1)
答してコンピユータシステムに割込要求信号を出
力し、該コンピユータシステムにソフトウエアリ
セツト動作を行わせる割込要求信号出力部と、 前記リセツト信号がある一定時間、継続すると
トリガ信号を出力するトリガ信号出力部と、 前記トリガ信号に応答して前記コンピユータシ
ステムにハードウエアリセツト信号を出力し、前
記コンピユータシステムにハードウエアリセツト
動作を行わせるリセツト信号出力部とを有するコ
ンピユータシステムのリセツト装置。[Scope of Claims] 1. A reset switch, and an interrupt request signal output section that outputs an interrupt request signal to a computer system in response to a reset signal from the reset switch, and causes the computer system to perform a software reset operation. a trigger signal output unit that outputs a trigger signal when the reset signal continues for a certain period of time; and a trigger signal output unit that outputs a hardware reset signal to the computer system in response to the trigger signal, and causes the computer system to perform a hardware reset operation. What is claimed is: 1. A reset device for a computer system, comprising a reset signal output section for performing a reset signal output section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161101A JPS6316317A (en) | 1986-07-08 | 1986-07-08 | Resetting device for computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161101A JPS6316317A (en) | 1986-07-08 | 1986-07-08 | Resetting device for computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6316317A JPS6316317A (en) | 1988-01-23 |
| JPH053005B2 true JPH053005B2 (en) | 1993-01-13 |
Family
ID=15728622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161101A Granted JPS6316317A (en) | 1986-07-08 | 1986-07-08 | Resetting device for computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316317A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941829A (en) * | 1987-12-23 | 1990-07-17 | International Business Machines Corporation | Method for providing a dynamic tutorial display |
| JPH0276192A (en) * | 1988-09-12 | 1990-03-15 | Matsushita Electric Ind Co Ltd | Ic card reader |
-
1986
- 1986-07-08 JP JP61161101A patent/JPS6316317A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6316317A (en) | 1988-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HUP0100013A2 (en) | Method and apparatus for selecting thread switch events in a multithreaded processor | |
| JP2655615B2 (en) | Information processing device | |
| JPH053005B2 (en) | ||
| EP0247380A3 (en) | Data display-controlling device for data-processing apparatus | |
| WO1997005542A3 (en) | Computer input device and method of operation | |
| JPH0431625Y2 (en) | ||
| KR920003181B1 (en) | State transition control method of hardware | |
| JPH054032Y2 (en) | ||
| JPH0776867B2 (en) | Cursor movement control device | |
| JPS5819619Y2 (en) | Key press notification circuit | |
| JP3259879B2 (en) | Electronic device having key input unit | |
| JPS6121555A (en) | Input and output managing method | |
| JPH02181815A (en) | Mouse input device forming key code | |
| JPS63129426A (en) | Timer module for data flow type computer | |
| JPH01261098A (en) | Digital read brake circuit | |
| JPS62196718A (en) | Keyboard | |
| JPH0271326A (en) | Arithmetic processing system | |
| JPH0246243U (en) | ||
| JPS57212543A (en) | Store display control system | |
| JPH02234233A (en) | Event driven type multi-task monitor | |
| JPH02138648A (en) | Start system for cycle procedure | |
| JPS6397157U (en) | ||
| JPS63257041A (en) | Diagnosing system for system of real time os | |
| JPS63268024A (en) | Electronic computer | |
| JPH07120234B2 (en) | Keyboard control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |