JPH05299844A - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法

Info

Publication number
JPH05299844A
JPH05299844A JP4129637A JP12963792A JPH05299844A JP H05299844 A JPH05299844 A JP H05299844A JP 4129637 A JP4129637 A JP 4129637A JP 12963792 A JP12963792 A JP 12963792A JP H05299844 A JPH05299844 A JP H05299844A
Authority
JP
Japan
Prior art keywords
layer substrate
inner layer
outer layer
wiring board
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4129637A
Other languages
English (en)
Other versions
JP3179564B2 (ja
Inventor
Masuo Matsumoto
満寿雄 松本
Fusao Orukawa
房雄 尾留川
Kozo Takahashi
高蔵 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP12963792A priority Critical patent/JP3179564B2/ja
Priority to KR1019930006671A priority patent/KR930022934A/ko
Priority to EP93303078A priority patent/EP0567306A2/en
Priority to JP5139034A priority patent/JPH06164149A/ja
Priority to JP5139033A priority patent/JPH06164148A/ja
Publication of JPH05299844A publication Critical patent/JPH05299844A/ja
Application granted granted Critical
Publication of JP3179564B2 publication Critical patent/JP3179564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 多層プリント配線板における内層基板のラン
ドと外層基板のランドとの導通の信頼性を向上させる。 【構成】 内層基板１のランド２０，２８，３３に接続
孔１７，２６，３２を形成し、接続孔１７，２６，３２
に対応した外層基板２および３に接続孔１７，２６，３
２に対応した外層基板２および３に接続孔１５，２４，
３０および１６，２５，３１を形成し、内層基板１と外
層基板２，３とを接着シート８で接着した後、各接続孔
内に導電ペースト３７を充填する。内層基板１の接続孔
１７，２６，３２に対し、外層基板２，３の接続孔１
５，２４，３０および１６，２５，３１の孔径を大きく
し、内層基板１のランド２０，２８，３３の露出面積を
大きくすることにより、ランド２０，２８，３３と導電
ペースト３７との接触面積が増大し、導通の信頼性が向
上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層プリント配線板およ
びその製造方法に関する。
【０００２】
【従来の技術】多層プリント配線板は信号線の高密度
化、電磁波の放射抑制が要求される情報処理機器、電子
事務機器、家庭用電気製品に多用されている。図１３は
かかる多層プリント配線板の従来構造を示す。電源，ア
ース，信号線などの回路１１０および接続用のランド１
２０，１３０が両面に形成された内層基板１００の表裏
両面に絶縁性の接着シート１４０を介して、２枚の外層
基板１５０が積層されている。各外層基板１５０はその
外面に回路１６０および接続用のランド１７０，１８０
が形成されていると共に、ランド１８０には接続孔とし
てのブラインドバイアホール１９０が穿設されており、
このブラインドバイアホール１９０を介して外層基板１
５０のランド１８０と内層基板１００のランド１３０と
が電気的に接続されている。また、外層基板１５０のラ
ンド１７０と内層基板１００のランド１２０はこれらを
貫通する接続孔としてのスルーホール２００を介して電
気的に接続されている。このような電気的な接続を行な
うため、ブラインドバイアホール１９０およびスルーホ
ール２００には銅などの導電材からなるめっき層２１０
および２２０が施されている。２３０は上下の外層基板
１５０上面に施されたソルダーレジストである。
【０００３】次に、この多層プリント配線板の製造方法
について説明する。まず、回路１１０およびランド１２
０，１３０を内層基板１００に形成する。次にエポキシ
樹脂，ポリミド樹脂などを含浸させた接着シートを介し
て外層基板１５０を内層基板１００に積層し、高温，真
空圧下で、外層基板１５０を内層基板１００に接着す
る。このとき、外層基板１５０にはブラインドバイアホ
ール１９０があらかじめ、貫通形成されている。その
後、この積層状態の基板に対してスルーホール２００を
貫通させた後、導電材のめっきを施す。これによりブラ
インドバイアホール１９０およびスルーホール２００の
内面にめっき層２１０，２２０が被着する。さらに外層
基板１５０外面の銅箔に対してパターン処理を行なうこ
とにより、回路１６０およびランド１７０，１８０を形
成し、ソルダーレジスト２３０を塗布して多層プリント
配線板とする。
【０００４】
【発明が解決しようとする課題】従来の多層プリント配
線板では、ランド間の電気的接続を行なうため、スルー
ホール２００やブラインドバイアホール１９０の内面に
メッキ層２１０，２２０を形成しているが、このめっき
工程が面倒であると共に、時間を要し、迅速な製造がで
きないものとなっている。また、これらのめっき層２１
０，２２０と各ランド１２０，１７０，１８０との接触
は、ランド１２０，１７０，１８０の内周面でのみなさ
れているため、接触面積が小さく、その導通の信頼性に
欠ける問題があった。
【０００５】本発明は上記事情を考慮してなされたもの
であり、面倒なめっき処理を行なうことなく、ランド間
の導通ができると共に、その導通の信頼性を向上させる
ことができる多層プリント配線板およびその製造方法を
提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明の多層プリント配線板は、内層基板および外層基
板に連通状態で形成された接続孔内に充填された導電ペ
ーストにより、両基板のランドが導通する多層プリント
配線板において、前記内層基板の接続孔に対し、外層基
板の接続孔が大径となっていることを特徴とする。
【０００７】かかる多層プリント配線板を製造する本発
明の製造方法は、内層基板のランドに接続孔を形成する
と共に、この接続孔よりも大径の接続孔を外層基板のラ
ンドに形成する工程と、前記内層基板の接続孔との対向
部位に当該接続孔よりも大径の孔部が形成された接着シ
ートを介して両基板の接続孔を連通させるように内層基
板と外層基板とを積層する工程と、連通状態の接続孔内
に導電ペーストを充填する工程とを備えていることを特
徴とする。
【０００８】また、別の本発明の製造方法は、ランドを
形成した内層基板に外層基板を積層する工程と、この積
層状態の基板を貫通する貫通孔を前記内層基板のランド
部分に形成する工程と、前記外層基板にランドを形成し
た後、当該ランドの内側部分の外層基板の絶縁層を除去
して内層基板のランドを露出させる接続孔を形成する工
程と、この接続孔内に導電ペーストを充填する工程とを
備えていることを特徴とする。
【０００９】
【作用】上記構成の多層プリント配線板は接続孔内に導
電ペーストを充填することにより、内層基板のランドと
外層基板のランドとが導通状態となる。このためめっき
処理することなくランド間を導通させることができる
が、内層基板の接続孔よりも外層基板の接続孔が大径と
なっているため、内層基板のランドは接続孔の径の寸法
差分だけ露出している。従って内層基板のランドは、そ
の内周面に加えて、露出面が導電ペーストと接触するた
め、接触面積が増大し、導通の信頼性が向上する。
【００１０】また、上記構成の製造方法は、内層基板お
よび外層基板にそれぞれ接続孔を形成した後、両基板を
積層して多層基板とするため、信頼性の向上した多層プ
リント配線板を迅速に、しかも確実に製造できる。さら
に、内層基板に積層した外層基板のランドの内側部分の
絶縁層を除去して内層基板のランドを露出させる方法に
よっても、導通の信頼性が向上した多層プリント配線板
を製造できる。
【００１１】
【実施例】以下、本発明を図示する実施例により具体的
に説明する。なお、各実施例において、同一の要素は同
一の符号で対応させることにより重複する説明を省略す
る。
【００１２】図１は本発明の第１実施例の製造工程を示
し、図２は同工程により製造される多層プリント配線板
の積層前の断面を、図３は製造された多層プリント配線
板の断面を示す。この実施例では、内層基板１の上下両
面に２枚の外層基板２，３が積層されており、上層の外
層基板２の回路４が第１導体、内層基板１の上面の回路
５が第２導体、内層基板１の下面の回路６が第３導体、
下層の外層基板３の回路７が第４導体となった４層構造
となっている。内層基板１は絶縁層１ａの両面に銅箔が
積層された両面銅張積層板が使用され、外層基板２，３
は絶縁層２ａ，３ａの片面に銅箔が積層された片面銅張
積層板が使用される。
【００１３】まず図１および図２に示すように、これら
の銅張積層板および銅張積層板の間に介挿される接着シ
ート８に対し、パンチ，ドリル等により孔明けを行な
う。この孔明けは図３に示すように、スルーホール，ブ
ラインドバイアホールおよびインターステイシャルバイ
アホールなどの接続孔を形成するための加工であり、同
一のホールは相互に連通するように各銅張積層板に接続
孔が開設される。図２において、上層の外層基板２に形
成された接続孔１０および下層の外層基板３に形成され
た接続孔１１は内層基板１のランド１２と、これらの外
層基板２，３のランド１３，１４とを接続するためのブ
ラインドバイアホール２１，２２となる。また外層基板
２，３の接続孔１５，１６および内層基板１の接続孔１
７は外層基板２，３のランド１８，１９と、内層基板１
のランド２０とを接続するためのスルーホール２３とな
る。さらに外層基板２，３の接続孔２４，２５および内
層基板１の接続孔２６は上層の外層基板２のランド２７
と内層基板１のランド２８とを接続するためのスルーホ
ール２９となる。外層基板２，３の接続孔３０，３１と
内層基板１の接続孔３２は内層基板１の表裏面のランド
３３を接続するインターステイシャルバイアホール３４
となる。なお、図３において、３５は４層構造のプリン
ト配線板としては電気的接続が行なわれていないノンス
ルーホールである。
【００１４】本実施例において、このノンスルーホール
３５の周囲の外層基板２，３にはランド３５ａ，３５ｂ
が存在している。このような場合、電子部品の実装時
に、ノンスルーホール３５内に導体を挿入し、半田接合
によってランド３５ａ，３５ｂの導通をとることも可能
である。かかる導体挿入および半田接合による導通はス
ルーホール２３，２９およびインターステイシャルバイ
アホール３４に対しても同様に適用できるものである。
【００１５】上述のような接続孔の形成においては、ス
ルーホール２３，２９およびインターステイシャルバイ
アホール３４における孔径は内層基板１の接続孔１７，
２６，３２に対し、外層基板２，３の接続孔１５，１
６，２４，２５，３０，３１が大きくなるように開設さ
れる。また、これらスルーホール２３，２９およびイン
ターステイシャルバイアホール３４に対応した部分の接
着シート８にも孔部５９が開設されるが、これらの孔径
も内層基板１の接続孔１７，２６，３２よりも大きくな
るように設定される。
【００１６】以上のような孔明け加工の後、内層基板１
および外層基板２，３のそれぞれの銅箔をエッチングす
ることにより、回路４，５，６，７およびランド１２，
１３，１４，１８，１９，２０，２７，２８，３３を形
成する。この場合、スルーホール２３，２９およびイン
ターステイシャルバイアホール３４における内層基板１
のランド２０，２８，３３は前述したように、その接続
孔１７，２６，３２の孔径が小さくなっているため、外
層基板２，３の各接続孔１５，１６，２４，２５，３
０，３１の内方に延設した状態となっている。
【００１７】かかる回路およびランドを形成した後は密
着強度を高めるため、内層基板１の表裏両面の回路５，
６およびランド１２，２０，２８，３３の表面を黒化な
どにより表面処理して、内層基板１および外層基板２，
３を積層する。この積層に際しては、内層基板１および
外層基板２，３における対応した接続孔が連通するよう
に位置合わせすると共に、これらの間に介挿される接着
シート８も孔部５９が対応するように位置合わせする。
そして、プレスあるいはロールラミネートにより内層基
板１の両面に外層基板２，３を接着する。その後、外層
基板２，３の表面に対して、ソルダーレジスト３６を塗
布し、銅ペースト、銀ペーストなどの導電ペースト３７
を印刷して、ブラインドバイアホール２１，２２、スル
ーホール２３，２９およびインターステイシャルバイア
ホール３４の内部に充填し、さらに導電ペースト３７の
露出部分を保護コート３８により被覆して、図３に示す
多層プリント配線板とする。
【００１８】この導電ペースト３７の充填により、内層
基板１と外層基板２，３の対応したランドが相互に導通
状態となって接続される。このような多層プリント配線
板において、内層基板１の接続孔１７，２６，３２が対
応した外層基板の接続孔１５，１６，２４，２５，３
０，３１よりも小径となっており、接続孔１７，２６，
３２部分の内層基板１のランド２０，２８，３３が外層
基板の接続孔から露出している。導電ペースト３７はこ
の内層基板１のランド２０，２８，３３に対し、その内
周面のみならず、露出した部分に対しても接触するた
め、ランド２０，２８，３３との接触面積が増大してい
る。このため、露出ペースト３７による導通の信頼性が
向上した多層プリント配線板とすることができる。
【００１９】なお、貫通孔となっていないブラインドバ
イアホール２１への導電ペースト３８の充填は第１導体
側、すなわち上層の外層基板２側から行い、ブラインド
バイアホール２２への充填は第４導体、すなわち下層の
外層基板３側から行なわれる。図２および図３におい
て、３９および４０は、このブラインドバイアホール２
１，２２に接近した位置に形成された小径の空気逃げ孔
である。この空気逃げ孔３９，４０は、それぞれの外層
基板２，３を貫通するように形成されており、各ブライ
ンドバイアホール２１，２２への導電ペースト３８の充
填の際に、ブラインドバイアホール２１，２２内の空気
を逃すように作用する。従って、貫通孔でないブライン
ドバイアホール２１，２２であっても、内部に気泡が残
存しないため、導電ペーストを確実に充填することがで
き、信頼性が向上する。
【００２０】なお、上記実施例では、内層基板１および
外層基板２，３に回路およびランドを形成した後、これ
らを積層したが、これに限らず、内層基板１にのみ回路
およびランドを形成し、孔明け加工した片面銅張積層板
をこの内層基板の両面に積層した後、片面銅張積層板の
銅箔をエッチングして回路およびランドをパターン形成
した外層基板とすることができる。
【００２１】図４は、本発明を６層プリント配線板に適
用した第２実施例を示す。このプリント配線板は、第１
導体としてのランド４１が表面に形成された第１の外層
基板４２と、第２導体としてのランド４３および第３導
体としてのランド４４が両面に形成された第１の内層基
板４５と、第４導体としてのランド４６および第５導体
としてのランド４７が両面に形成された第２の内層基板
４８と、第６導体としてのランド４９が表面に形成され
た第２の外層基板５０とが接着層５１を介して、順に積
層されている。
【００２２】かかるプリント配線板においても、ブライ
ンドバイアホール５２，５３，５４およびスルーホール
５５，５６，５７が形成され、これらのホール内に導電
ペースト３７が充填されることにより、ランド間の導通
がなされているが、ブラインドバイアホール５４および
スルーホール５５，５６，５７のように、内層基板４
５，４８側の接続孔よりも外層基板４２，５０の接続孔
を大径とすることにより、内層基板４５，４８のランド
４３，４４，４６，４７の露出面積が増大するため、導
電ペースト３７の接触面が大きくなった信頼性ある導通
を行なうことができる。
【００２３】図５は本発明の第３実施例を示す。この実
施例は内層基板１のランド６０と上層の外層基板２のラ
ンド６１とがブラインドバイアホール６２によって接続
されるものであり、内層基板１の接続６３よりも外層基
板２の接続孔６４を大径にすることにより、内層基板１
のランド６０の露出面積が増大している。本実施例にお
いて、下層の外層基板３には、内層基板１の接続孔６３
と連通する貫通孔６５が形成されている。ブラインドバ
イアホール６２は導電ペースト３７が充填されることに
より、内層基板１のランド６０と上層の外層基板２のラ
ンド６１とを導通させるものであるが、このように下層
の外層基板３に形成された貫通孔６５は導電ペースト３
７の充填時における空気逃げ孔として作用する。従っ
て、導電ペースト３７をブラインドバイアホール６２内
に円滑に充填することができるため、ランド６０，６１
間の導通を確実にすることができる。
【００２４】図６ないし図１２は、本発明の第４実施例
としての製造工程を示す。まず、両面銅張積層板をエッ
チングして、両面にランド７１および回路７２をパター
ン形成した内層基板１を作成し（図６）、ランド７１お
よび回路７２の表面を密着強度増大のための処理をす
る。次に、この内層基板１の両面に片面銅張積層板７３
を積層する（図７）。この片面銅張積層板７３は、絶縁
層７３ａと、絶縁層７３ａに被着した銅箔７３ｂとから
なり、その積層は接着シートを介して行なっても良く、
接着ペーストを印刷しても良く、接着剤をラミネートし
ても良い。この積層の後、スルーホールを形成すべき部
位に貫通孔７４を加工する（図８）。そして、双方の片
面銅張積層板７３の銅箔７３ｂをエッチングして、ラン
ド７５および回路７６をパターン形成し、片面銅張積層
板を外層基板７３とする。その後、双方の外層基板７３
の表面にソルダーレジスト７８を印刷により塗布する
（図９）。この場合、ソルダーレジスト７８としては次
工程達成のために除去可能なレジストを使用しても良
い。
【００２５】さらに、ランド７５の内側に位置する外層
基板７３の絶縁層７３ａを除去する（図１０）。この絶
縁層７３ａの除去は化学的な溶解やレーザ光照射などの
手段により行なうことができ、内層基板１のランド７１
に達するまで行なわれる。
【００２６】かかる絶縁層７３ａの除去により、外層基
板７３には絶縁孔７７が形成されるが、前記貫通孔７４
部分の接続孔７７においては、貫通孔７４よりも大径と
なるように絶縁層７３ａの除去を行なう。このように大
径の接続孔７７を形成することにより、内層基板１のラ
ンド７１の露出面積を大きくすることができる。
【００２７】外層基板７３の絶縁層７３ａの除去の後、
外層基板７３の接続孔７７内に導電ペースト３７を印刷
により充填し（図１１）、さらに導電ペースト３７の露
出面に保護コート３８を印刷して被着させる（図１
２）。
【００２８】このような本実施例の製造方法により、ス
ルーホールおよびブラインドバイアホールを介しての内
層基板１のランド７１と外層基板７３のランド７５との
接続を行なうことができる。また、スルーホール部分に
おける内層基板１のランド７１の露出面積が大きくなっ
て導電ペースト３７との接触面積が増大しているため、
信頼性のある接続が可能となっている。なお、本実施例
では、内層基板１の両面のランド７１間に、あらかじめ
スルーホールを形成し、このスルーホールを介して導電
ペースト、めっき、その他の手段によりランド７１間を
電気的に接続して、後工程に供給しても良い。
【００２９】
【発明の効果】以上のとおり、本発明の多層プリント配
線板は、内層基板のランドと導電ペーストとの接触面積
が増大するため、導通の信頼性を向上させることができ
る。また、本発明の製造方法は、かかる多層プリント配
線板を容易に、しかも確実に製造することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の製造工程のブロック図であ
る。
【図２】実施例１の積層以前の断面図である。
【図３】実施例１の断面図である。
【図４】本発明の実施例２の断面図である。
【図５】実施例３の断面図である。
【図６】実施例４の製造工程における断面図である。
【図７】実施例４の製造工程における断面図である。
【図８】実施例４の製造工程における断面図である。
【図９】実施例４の製造工程における断面図である。
【図１０】実施例４の製造工程における断面図である。
【図１１】実施例４の製造工程における断面図である。
【図１２】実施例４の製造工程における断面図である。
【図１３】従来の多層プリント配線板の断面図である。
【符号の説明】
１ 内層基板 ２ 外層基板 ３ 外層基板 １５ 外層基板の接続孔 １７ 内層基板の接続孔 １８ 外層基板のランド ２０ 内層基板のランド

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 内層基板および外層基板に連通状態で形
    成された接続孔内に充填された導電ペーストにより、両
    基板のランドが導通する多層プリント配線板において、 前記内層基板の接続孔に対し、外層基板の接続孔が大径
    となっていることを特徴とする多層プリント配線板。
  2. 【請求項２】 前記導電ペースト充填の際の空気逃げ孔
    を有していることを特徴とする請求項１記載の多層プリ
    ント配線板。
  3. 【請求項３】 内層基板のランドに接続孔を形成すると
    共に、この接続孔よりも大径の接続孔を外層基板のラン
    ドに形成する工程と、 前記内層基板の接続孔との対向部位に当該接続孔よりも
    大径の孔部が形成された接着シートを介して両基板の接
    続孔を連通させるように内層基板と外層基板とを積層す
    る工程と、 連通状態の接続孔内に導電ペーストを充填する工程とを
    備えていることを特徴とする多層プリント配線板の製造
    方法。
  4. 【請求項４】 ランドを形成した内層基板に外層基板を
    積層する工程と、 この積層状態の基板を貫通する貫通孔を前記内層基板の
    ランド部分に形成する工程と、 前記外層基板にランドを形成した後、当該ランドの内側
    部分の外層基板の絶縁層を除去して内層基板のランドを
    露出させる接続孔を形成する工程と、 この接続孔内に導電ペーストを充填する工程とを備えて
    いることを特徴とする多層プリント配線板の製造方法。
  5. 【請求項５】 前記接続孔には導電材を挿入した後、半
    田が充填されることを特徴とする請求項３または４のい
    ずれかに記載の多層プリント配線板の製造方法。
JP12963792A 1992-04-22 1992-04-22 多層プリント配線板およびその製造方法 Expired - Fee Related JP3179564B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12963792A JP3179564B2 (ja) 1992-04-22 1992-04-22 多層プリント配線板およびその製造方法
KR1019930006671A KR930022934A (ko) 1992-04-22 1993-04-21 다층프린트 배선판 및 그 제조방법
EP93303078A EP0567306A2 (en) 1992-04-22 1993-04-21 A multilayer printed circuit board and method for its manufacture
JP5139034A JPH06164149A (ja) 1992-04-22 1993-05-17 多層プリント配線板の製造方法
JP5139033A JPH06164148A (ja) 1992-04-22 1993-05-17 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12963792A JP3179564B2 (ja) 1992-04-22 1992-04-22 多層プリント配線板およびその製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP13903293A Division JPH06164147A (ja) 1993-05-17 1993-05-17 多層プリント配線板
JP5139034A Division JPH06164149A (ja) 1992-04-22 1993-05-17 多層プリント配線板の製造方法
JP5139033A Division JPH06164148A (ja) 1992-04-22 1993-05-17 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH05299844A true JPH05299844A (ja) 1993-11-12
JP3179564B2 JP3179564B2 (ja) 2001-06-25

Family

ID=15014429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12963792A Expired - Fee Related JP3179564B2 (ja) 1992-04-22 1992-04-22 多層プリント配線板およびその製造方法

Country Status (3)

Country Link
EP (1) EP0567306A2 (ja)
JP (1) JP3179564B2 (ja)
KR (1) KR930022934A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69730629T2 (de) 1996-12-26 2005-02-03 Matsushita Electric Industrial Co., Ltd., Kadoma Leiterplatte und Elektronikkomponente
JP2000012723A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
US8453322B2 (en) * 2008-08-14 2013-06-04 Ddi Global Corp. Manufacturing methods of multilayer printed circuit board having stacked via

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US5079065A (en) * 1990-04-02 1992-01-07 Fuji Xerox Co., Ltd. Printed-circuit substrate and method of making thereof
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
EP0567306A3 (ja) 1994-04-06
EP0567306A2 (en) 1993-10-27
JP3179564B2 (ja) 2001-06-25
KR930022934A (ko) 1993-11-24

Similar Documents

Publication Publication Date Title
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
JP2002232135A (ja) 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP2010232249A (ja) 多層プリント配線板とその製造方法
JPH06164148A (ja) 多層プリント配線板
JP2004288989A (ja) 多層プリント配線板及びその製造方法
JP3173249B2 (ja) 多層プリント配線板及びその製造方法
JP3179564B2 (ja) 多層プリント配線板およびその製造方法
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
WO2003023903A1 (en) Printed wiring board with high density inner layer structure
JP3905802B2 (ja) プリント配線板及びその製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JP3179572B2 (ja) 多層プリント配線板およびその製造方法
JPH06164147A (ja) 多層プリント配線板
JPH06164149A (ja) 多層プリント配線板の製造方法
JP5299206B2 (ja) 回路基板の製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP2003218528A (ja) プリント基板の製造方法
JP2000133943A (ja) 多層基板の製造方法
JP2005109299A (ja) 多層配線板およびその製造方法
JP2004214393A (ja) 多層配線基板の製造方法
JP3165617B2 (ja) 多層プリント配線基板及びその製造方法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPH07221460A (ja) 多層プリント配線板の製造方法
JPH0818228A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees