JP3205589B2 - 半導体薄膜の成長方法 - Google Patents
半導体薄膜の成長方法Info
- Publication number
- JP3205589B2 JP3205589B2 JP10650892A JP10650892A JP3205589B2 JP 3205589 B2 JP3205589 B2 JP 3205589B2 JP 10650892 A JP10650892 A JP 10650892A JP 10650892 A JP10650892 A JP 10650892A JP 3205589 B2 JP3205589 B2 JP 3205589B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- semiconductor thin
- doped
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体薄膜をエッチン
グ、その他の加工を行った後、その上に半導体薄膜を再
成長する場合の成長方法に関する。
グ、その他の加工を行った後、その上に半導体薄膜を再
成長する場合の成長方法に関する。
【0002】
【従来の技術】光ディスク、コンパクトディスク等に使
用される光学部品を用いたシステムは、単一縦モードで
発振する半導体レーザが必要となる。半導体レーザで単
一縦モード発振を得るためには、回折格子を用いた分布
帰還型(Distributed Feedback:
DFB)レーザ、あるいは分布反射型(Distrib
uted Bragg Reflector:DBR)
レーザがあり、開発が進められている。単一縦モード発
振する構造をもち、かつ横モード制御構造をもつ半導体
レーザを実現するためにはレーザ構造内に回折格子と電
流狭窄構造を作り込む必要があり、そのためエッチング
工程と、再成長工程が繰り返し行われる。
用される光学部品を用いたシステムは、単一縦モードで
発振する半導体レーザが必要となる。半導体レーザで単
一縦モード発振を得るためには、回折格子を用いた分布
帰還型(Distributed Feedback:
DFB)レーザ、あるいは分布反射型(Distrib
uted Bragg Reflector:DBR)
レーザがあり、開発が進められている。単一縦モード発
振する構造をもち、かつ横モード制御構造をもつ半導体
レーザを実現するためにはレーザ構造内に回折格子と電
流狭窄構造を作り込む必要があり、そのためエッチング
工程と、再成長工程が繰り返し行われる。
【0003】例えば、DFB半導体レーザの製造方法に
おいて、p−Al0・25Ga0・75Asガイド層上に回折格
子を刻印した後、n−GaAs電流ブロック層を再成長
する工程及び、電流経路を作り込むため、n−GaAs
電流ブロック層を一部エッチング除去してストライプを
形成した後、p−Al0・7Ga0・3Asクラッド層、p−
GaAsコンタクト層を再成長する工程がある。この再
成長工程の場合、再成長温度は750℃以上で行われる
が、このような高温で再成長を行うと、ストライプ内の
p型ガイド層15からp型ドーパント(Zn)が再蒸発
し、キャリャ濃度が2×1017cm-3程度まで低下す
る。このようにキャリャ濃度が低下する結果、p型層の
電子に対する障壁高さが減少し、半導体レーザ素子が高
温動作するとき、活性層に注入したキャリャのうち10
%程度がp型層にオーバーフローするため、閾値電流が
急激に上昇するという問題があった。
おいて、p−Al0・25Ga0・75Asガイド層上に回折格
子を刻印した後、n−GaAs電流ブロック層を再成長
する工程及び、電流経路を作り込むため、n−GaAs
電流ブロック層を一部エッチング除去してストライプを
形成した後、p−Al0・7Ga0・3Asクラッド層、p−
GaAsコンタクト層を再成長する工程がある。この再
成長工程の場合、再成長温度は750℃以上で行われる
が、このような高温で再成長を行うと、ストライプ内の
p型ガイド層15からp型ドーパント(Zn)が再蒸発
し、キャリャ濃度が2×1017cm-3程度まで低下す
る。このようにキャリャ濃度が低下する結果、p型層の
電子に対する障壁高さが減少し、半導体レーザ素子が高
温動作するとき、活性層に注入したキャリャのうち10
%程度がp型層にオーバーフローするため、閾値電流が
急激に上昇するという問題があった。
【0004】
【発明が解決しようとする課題】Znをp型ドーパント
として成長したAlGaAs膜は成長温度が高温になる
に従いドーピング効率が減少することが知られている
が、実際に本発明者が減圧MOCVD法により、Znを
p型ドーパントとして成長したAlGaAs膜のドーピ
ング効率を求めると、図10の結果を得た。図10から
明らかなように、高温側でドーピング効率が急激に減少
するのは高温になるに従い、Znの再蒸発が激しくなる
ためである。次にZnを1×1018cm-3ドーピングし
た、AlGaAs膜を600℃から800℃でアニール
した後のキャリャ濃度を測定したものが図11である。
図11に示されるように、Znをドーピングした膜を再
昇温すると、前述のようにZnは再蒸発が激しいため、
キャリャ濃度が著しく減少してしまうという問題があ
る。
として成長したAlGaAs膜は成長温度が高温になる
に従いドーピング効率が減少することが知られている
が、実際に本発明者が減圧MOCVD法により、Znを
p型ドーパントとして成長したAlGaAs膜のドーピ
ング効率を求めると、図10の結果を得た。図10から
明らかなように、高温側でドーピング効率が急激に減少
するのは高温になるに従い、Znの再蒸発が激しくなる
ためである。次にZnを1×1018cm-3ドーピングし
た、AlGaAs膜を600℃から800℃でアニール
した後のキャリャ濃度を測定したものが図11である。
図11に示されるように、Znをドーピングした膜を再
昇温すると、前述のようにZnは再蒸発が激しいため、
キャリャ濃度が著しく減少してしまうという問題があ
る。
【0005】従来の製造方法では、p型層成長時には1
×1018cm-3のキャリャ濃度が確保できているが、エ
ッチング工程後、750℃以上で再成長を行っているた
め、ストライプ内のp型ガイド層からp型ドーパント
(Zn)が再蒸発し、キャリャ濃度が2×1017cm-3
程度まで低下する。このためp型層の電子に対する障壁
高さが減少し、高温動作時においては活性層に注入した
キャリャのうち10%程度がp型層にオーバーフローす
るため、閾値電流が急激に上昇するという問題があっ
た。
×1018cm-3のキャリャ濃度が確保できているが、エ
ッチング工程後、750℃以上で再成長を行っているた
め、ストライプ内のp型ガイド層からp型ドーパント
(Zn)が再蒸発し、キャリャ濃度が2×1017cm-3
程度まで低下する。このためp型層の電子に対する障壁
高さが減少し、高温動作時においては活性層に注入した
キャリャのうち10%程度がp型層にオーバーフローす
るため、閾値電流が急激に上昇するという問題があっ
た。
【0006】このようにZnをドーピングしたp型層に
エッチング工程と半導体薄膜の再成長工程との繰り返し
を必要とするデバイス製造工程において、再成長時に下
地となるp層のドーパントが熱により蒸発し、キャリャ
濃度が低下し、設計通りの値に正確に制御することが困
難であった。同様の問題はMg等のp型ドーパントでも
発生する。
エッチング工程と半導体薄膜の再成長工程との繰り返し
を必要とするデバイス製造工程において、再成長時に下
地となるp層のドーパントが熱により蒸発し、キャリャ
濃度が低下し、設計通りの値に正確に制御することが困
難であった。同様の問題はMg等のp型ドーパントでも
発生する。
【0007】この発明は、上記の問題を考慮してなさ
れ、その目的とするところは、ZnやMg等のp型ドー
パントをドーピングしたp型層半導体薄膜にエッチング
などの加工を施した後、その上に半導体薄膜を再成長さ
せる工程において、下地となるp層の半導体薄膜のキャ
リャ濃度の変化を制御しながら、半導体薄膜を再成長さ
せることを可能にすることにある。
れ、その目的とするところは、ZnやMg等のp型ドー
パントをドーピングしたp型層半導体薄膜にエッチング
などの加工を施した後、その上に半導体薄膜を再成長さ
せる工程において、下地となるp層の半導体薄膜のキャ
リャ濃度の変化を制御しながら、半導体薄膜を再成長さ
せることを可能にすることにある。
【0008】
【課題を解決するための手段】本発明は、ZnやMg等
のp型ドーパントをドーピングしたp型半導体薄膜にエ
ッチングなどの加工を施した後、その上に半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物の
気体を基板上に供給することにより、下地となるp型層
のドーパントの蒸発を抑制し、下地の半導体薄膜層のキ
ャリャ濃度の変化を抑制し、キャリャ濃度を設計に近い
値に制御しながら、半導体薄膜を再成長させる方法を提
供するものである。
のp型ドーパントをドーピングしたp型半導体薄膜にエ
ッチングなどの加工を施した後、その上に半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物の
気体を基板上に供給することにより、下地となるp型層
のドーパントの蒸発を抑制し、下地の半導体薄膜層のキ
ャリャ濃度の変化を抑制し、キャリャ濃度を設計に近い
値に制御しながら、半導体薄膜を再成長させる方法を提
供するものである。
【0009】
【作用】この発明によれば、ZnやMg等のp型ドーパ
ントをドーピングしたp型半導体薄膜にエッチングなど
の加工を施した後、その上に半導体薄膜を再成長させる
工程において、基板温度を再成長開始温度まで上昇させ
る際、ドーパント金属の有機金属化合物の気体を基板上
に流すことにより、下地となる半導体薄膜のキャリャ濃
度の変化を制御し、キャリャ濃度を設計に近い値に制御
しながら、半導体薄膜を再成長させることが可能とな
る。このため、エッチング工程と半導体薄膜の再成長工
程の繰り返しを必要とするデバイス製造工程でキャリャ
濃度を設計に近い値に制御することが可能となる。
ントをドーピングしたp型半導体薄膜にエッチングなど
の加工を施した後、その上に半導体薄膜を再成長させる
工程において、基板温度を再成長開始温度まで上昇させ
る際、ドーパント金属の有機金属化合物の気体を基板上
に流すことにより、下地となる半導体薄膜のキャリャ濃
度の変化を制御し、キャリャ濃度を設計に近い値に制御
しながら、半導体薄膜を再成長させることが可能とな
る。このため、エッチング工程と半導体薄膜の再成長工
程の繰り返しを必要とするデバイス製造工程でキャリャ
濃度を設計に近い値に制御することが可能となる。
【0010】
【実施例】以下、本発明の一実施例について、図面を参
照して詳細に説明する。 (実施例1)図1は、本発明の第1の実施例によるDF
B型半導体レーザの概略構造を示す断面図である。図
中、10はn−GaAs基板、11はn−GaASバッ
ファー層、12はn−Al0・5Ga0・5Asクラッド層、
13はノンドープAl0・13Ga0・87As活性層、14は
p−Al0・5Ga0・5Asキャリャ・バリヤ層、15はp
−Al0・25Ga0・75Asガイド層、16はp−Al0・6
Ga0・4Asエッチング・ストップ層、17はn−Ga
As電流ブロック層、18はp−Al0・7Ga0・3Asク
ラッド層、19はp−GaAsコンタクト層20は回折
格子、21はp側電極、22はn側電極をそれぞれ示
す。
照して詳細に説明する。 (実施例1)図1は、本発明の第1の実施例によるDF
B型半導体レーザの概略構造を示す断面図である。図
中、10はn−GaAs基板、11はn−GaASバッ
ファー層、12はn−Al0・5Ga0・5Asクラッド層、
13はノンドープAl0・13Ga0・87As活性層、14は
p−Al0・5Ga0・5Asキャリャ・バリヤ層、15はp
−Al0・25Ga0・75Asガイド層、16はp−Al0・6
Ga0・4Asエッチング・ストップ層、17はn−Ga
As電流ブロック層、18はp−Al0・7Ga0・3Asク
ラッド層、19はp−GaAsコンタクト層20は回折
格子、21はp側電極、22はn側電極をそれぞれ示
す。
【0011】この半導体レーザでは、ストライプ外でn
−GaAs電流ブロック層17が活性層13に近接して
おかれており、このn−GaAs層17が光吸収層とし
て働くため、ストライプ内部とストライプ外部とで複素
屈折率の差が生じ、これにより水平方向の光閉じ込めが
実現される。
−GaAs電流ブロック層17が活性層13に近接して
おかれており、このn−GaAs層17が光吸収層とし
て働くため、ストライプ内部とストライプ外部とで複素
屈折率の差が生じ、これにより水平方向の光閉じ込めが
実現される。
【0012】次に、内蔵された回折格子の効果について
説明する。すなわち、回折格子により共振器方向のみの
光が増幅され、ある閾値に達するとレーザ発振する。そ
のときの発振波長λは次式で示される。
説明する。すなわち、回折格子により共振器方向のみの
光が増幅され、ある閾値に達するとレーザ発振する。そ
のときの発振波長λは次式で示される。
【0013】 λ=2・neff・Λ/m (m=1,2,3,・
・・・・)ここでneffは等価屈折率、Λは回折格子の
周期である。従って、回折格子の周期Λを変化させれ
ば、発振波長λを変化させることができる。
・・・・)ここでneffは等価屈折率、Λは回折格子の
周期である。従って、回折格子の周期Λを変化させれ
ば、発振波長λを変化させることができる。
【0014】次に、上記構成の半導体レーザの本発明に
よる製造方法について説明する。図2〜図7は図1に示
した半導体レーザの製造工程を示す図である。
よる製造方法について説明する。図2〜図7は図1に示
した半導体レーザの製造工程を示す図である。
【0015】まず、原料として、III族有機金属(トリ
メチルガリウム・トリメチルアルミニウム)と、V族水
素化物(アルシン)とを、n型ドーパント材料としてセ
レン化水素、p型ドーパント材料としてジエチルジンク
を使用し、減圧(100torr)MOCVD法によ
り、図2に示すように面方位(100)のGaAs基板
10上に、厚さ0.5μmのn−GaAsバッファー層
11、厚さ0.8μmのn−Al0・5Ga0・5Asクラッ
ド層12、厚さ0.08μmのノンドープAl0・13Ga
0・87As活性層13、厚さ0.05μmのp−Al0・5
Ga0・5Asキヤリャ・バリヤ層14、厚さ0.15μ
mのp−Al0・25Ga0・75Asガイド層15を連続成長
させる。ここまでの成長は成長温度750℃で行う。
メチルガリウム・トリメチルアルミニウム)と、V族水
素化物(アルシン)とを、n型ドーパント材料としてセ
レン化水素、p型ドーパント材料としてジエチルジンク
を使用し、減圧(100torr)MOCVD法によ
り、図2に示すように面方位(100)のGaAs基板
10上に、厚さ0.5μmのn−GaAsバッファー層
11、厚さ0.8μmのn−Al0・5Ga0・5Asクラッ
ド層12、厚さ0.08μmのノンドープAl0・13Ga
0・87As活性層13、厚さ0.05μmのp−Al0・5
Ga0・5Asキヤリャ・バリヤ層14、厚さ0.15μ
mのp−Al0・25Ga0・75Asガイド層15を連続成長
させる。ここまでの成長は成長温度750℃で行う。
【0016】続いて、図3に示すように、厚さ1000
Åのフォトレジストを塗布し、2光束干渉露光装置を用
いてフォトレジスト上に周期3468Åの3次回折格子
25を形成する。次いで、図4に示すように、化学エッ
チングにより厚さ0.15μmのp−Al0・25Ga0・75
Asガイド層15に深さ0.1μmの回折格子20を転
写する。
Åのフォトレジストを塗布し、2光束干渉露光装置を用
いてフォトレジスト上に周期3468Åの3次回折格子
25を形成する。次いで、図4に示すように、化学エッ
チングにより厚さ0.15μmのp−Al0・25Ga0・75
Asガイド層15に深さ0.1μmの回折格子20を転
写する。
【0017】次に、図5に示すように、MOCVD法に
より、厚さ0.02μmのp−Al0・6Ga0・4Asエッ
チング・ストップ層16、厚さ0.5μmのn−GaA
s電流ブロック層17を連続成長させる。この第2回目
の成長は、成長温度750℃で行うが、このときジエチ
ルジンクを基板上に流しながら、基板温度を750℃ま
で上昇させる。これにより下地となるp−Al0・25Ga
0・75Asガイド層15のキヤリャ濃度の低下を抑制でき
る。 続いて、図6に示すように、フォトレジスト26
をマスクとして、アンモニア系のエッチャントを用いた
化学エッチングによりn−GaAs電流ブロック層17
をp−AlGaAsエッチング・ストツプ層16が露出
するまで、エッチングする。さらに引き続き、HFによ
りp−Al0・25Ga0・75Asガイド層15が露出するま
で、p−AlGaAsエッチング・ストツプ層16をエ
ッチング除去し、底部の幅がストライプ状の溝を形成す
る。
より、厚さ0.02μmのp−Al0・6Ga0・4Asエッ
チング・ストップ層16、厚さ0.5μmのn−GaA
s電流ブロック層17を連続成長させる。この第2回目
の成長は、成長温度750℃で行うが、このときジエチ
ルジンクを基板上に流しながら、基板温度を750℃ま
で上昇させる。これにより下地となるp−Al0・25Ga
0・75Asガイド層15のキヤリャ濃度の低下を抑制でき
る。 続いて、図6に示すように、フォトレジスト26
をマスクとして、アンモニア系のエッチャントを用いた
化学エッチングによりn−GaAs電流ブロック層17
をp−AlGaAsエッチング・ストツプ層16が露出
するまで、エッチングする。さらに引き続き、HFによ
りp−Al0・25Ga0・75Asガイド層15が露出するま
で、p−AlGaAsエッチング・ストツプ層16をエ
ッチング除去し、底部の幅がストライプ状の溝を形成す
る。
【0018】次に、MOCVD法により厚さ2μmのp
−Al0・7Ga0・3Asクラッド層18、厚さ1μmのp
−GaAsコンタクト層19を連続成長する。この3回
目の成長も750℃で行うが、第2回目の再成長と同様
に、ジエチルジンクを基板上に流しながら、基板温度を
750℃まで上昇させる。これにより、ストライプ内の
p−Al0・25Ga0・75Asガイド層15のキヤリャ濃度
の低下を抑制できる。その後、通常の電極作成工程によ
り、p−GaAsコンタクト層21上にp型電極21
を、n−GaAs基板の下面にn型電極22を被着する
ことによつて、前記図1に示した構造の半導体レーザ用
ウェハを作製した。
−Al0・7Ga0・3Asクラッド層18、厚さ1μmのp
−GaAsコンタクト層19を連続成長する。この3回
目の成長も750℃で行うが、第2回目の再成長と同様
に、ジエチルジンクを基板上に流しながら、基板温度を
750℃まで上昇させる。これにより、ストライプ内の
p−Al0・25Ga0・75Asガイド層15のキヤリャ濃度
の低下を抑制できる。その後、通常の電極作成工程によ
り、p−GaAsコンタクト層21上にp型電極21
を、n−GaAs基板の下面にn型電極22を被着する
ことによつて、前記図1に示した構造の半導体レーザ用
ウェハを作製した。
【0019】このようにして得られたウェハを劈開し
て、共振器長250μmのDFBレーザを作成したとこ
ろ、p型層上の再成長温度を低くしているため、p型層
にエッチング工程と再成長工程を繰り返し行っているに
もかかわらず、p型層のキヤリャ濃度の低下を抑制で
き、高温動作時に活性層からp層にオーバーフローする
キヤリャが少なくなっており、高温動作時においても急
激な閾値電流の上昇は見られず、高温動作特性に優れた
半導体レーザが得られた。
て、共振器長250μmのDFBレーザを作成したとこ
ろ、p型層上の再成長温度を低くしているため、p型層
にエッチング工程と再成長工程を繰り返し行っているに
もかかわらず、p型層のキヤリャ濃度の低下を抑制で
き、高温動作時に活性層からp層にオーバーフローする
キヤリャが少なくなっており、高温動作時においても急
激な閾値電流の上昇は見られず、高温動作特性に優れた
半導体レーザが得られた。
【0020】なお、この実施例ではMOCVD法により
再成長を行っているが、有機金属化合物を用いるあらゆ
る成長法を用いて再成長を行った場合にも適用できる。
さらに本実施例ではp型ドーパントとしてZnを用いて
いるが、他のドーパントを用いた場合にも適用できる。
再成長を行っているが、有機金属化合物を用いるあらゆ
る成長法を用いて再成長を行った場合にも適用できる。
さらに本実施例ではp型ドーパントとしてZnを用いて
いるが、他のドーパントを用いた場合にも適用できる。
【0021】(実施例2)次にInGaAlP系の材料
を用いた半導体レーザに本発明を適応した場合を説明す
る。図8(a)において、31はSiドープGaAs基
板、32はSeドープInGaAlPクラッド層、33
はGaInP活性層、34はZnドープInGaAlP
クラッド層である。第1回目の成長でこの3層を連続成
長させる。次に、図8(b)のように、SiO2マスク
35を形成した後、エッチングによりリッジを形成す
る。この際、リッジ部以外の部分にはわずかにZnドー
プInGaAlPクラッド層34が残っている。次に第
2回目の再成長のにより電流ブロック層36を形成する
ため基板温度の昇温時に、基板温度が成長温度に達する
まで、ジエチルジンク(DEZ)、あるいはジメチルジ
ンク(DMZ)をPH3と同時に流しておく。次にSi
O2マスク35を除去し、図8(d)に示すように、第
3回目の再成長によりZnドープGaAsコンタクト層
37を成長させる。
を用いた半導体レーザに本発明を適応した場合を説明す
る。図8(a)において、31はSiドープGaAs基
板、32はSeドープInGaAlPクラッド層、33
はGaInP活性層、34はZnドープInGaAlP
クラッド層である。第1回目の成長でこの3層を連続成
長させる。次に、図8(b)のように、SiO2マスク
35を形成した後、エッチングによりリッジを形成す
る。この際、リッジ部以外の部分にはわずかにZnドー
プInGaAlPクラッド層34が残っている。次に第
2回目の再成長のにより電流ブロック層36を形成する
ため基板温度の昇温時に、基板温度が成長温度に達する
まで、ジエチルジンク(DEZ)、あるいはジメチルジ
ンク(DMZ)をPH3と同時に流しておく。次にSi
O2マスク35を除去し、図8(d)に示すように、第
3回目の再成長によりZnドープGaAsコンタクト層
37を成長させる。
【0022】以上の作成工程において、第2回目の成長
の昇温時に、基板表面にZnのソースを供給することに
より、p−InGaAlPクラッド層34からのZnの
再蒸発が抑えられ、Znキャリャ濃度が低下せずにリッ
ジ部以外に流れるリーク電流が低減でき、特性の良好な
半導体レーザが得られる。
の昇温時に、基板表面にZnのソースを供給することに
より、p−InGaAlPクラッド層34からのZnの
再蒸発が抑えられ、Znキャリャ濃度が低下せずにリッ
ジ部以外に流れるリーク電流が低減でき、特性の良好な
半導体レーザが得られる。
【0023】(実施例3)次に、InP系の材料を用い
てMOCVD成長法により作製する半導体レーザの実施
例について説明する。
てMOCVD成長法により作製する半導体レーザの実施
例について説明する。
【0024】まず、図9(a)に示すように、第1回目
の成長でZnドープInP基板41上にZnドープIn
Pクラッド層42、InGaAsP活性層43、Seド
ープInPクラッド層44を成長させる。次に図9
(b)に示すように、SiO2マスク45を用いて基板
41までメサ状にエッチングする。次に図9(c)に示
すように、第2回目の成長でSeドープInP電流ブロ
ック層46、ZnドープInP電流ブロック層47を成
長させる。次にSiO2マスク45を除去した後、図9
(d)に示すように、第3回目の成長でSeドープIn
Pクラッド層48、SeドープInGaAsPコンタク
ト層49を成長する。
の成長でZnドープInP基板41上にZnドープIn
Pクラッド層42、InGaAsP活性層43、Seド
ープInPクラッド層44を成長させる。次に図9
(b)に示すように、SiO2マスク45を用いて基板
41までメサ状にエッチングする。次に図9(c)に示
すように、第2回目の成長でSeドープInP電流ブロ
ック層46、ZnドープInP電流ブロック層47を成
長させる。次にSiO2マスク45を除去した後、図9
(d)に示すように、第3回目の成長でSeドープIn
Pクラッド層48、SeドープInGaAsPコンタク
ト層49を成長する。
【0025】以上の作成工程において、第3回目の再成
長の際の基板温度の昇温時に、基板温度が成長温度に達
するまで、基板表面にPH3と同時にジエチルジンク
(DEZ)、あるいはジメチルジンク(DMZ)を流
す。このDEZあるいはDMZフローにより図9(c)
の電流ブロック層47の表面から昇温中にZnが再蒸発
し、キャリャ濃度が低下して電流ブロックの機能が低下
するのを防止でき、リーク電流の少ない特性の良好な半
導体レーザが作製できる。
長の際の基板温度の昇温時に、基板温度が成長温度に達
するまで、基板表面にPH3と同時にジエチルジンク
(DEZ)、あるいはジメチルジンク(DMZ)を流
す。このDEZあるいはDMZフローにより図9(c)
の電流ブロック層47の表面から昇温中にZnが再蒸発
し、キャリャ濃度が低下して電流ブロックの機能が低下
するのを防止でき、リーク電流の少ない特性の良好な半
導体レーザが作製できる。
【0026】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ZnやMg等のドーパントをドーピングしたp型
半導体薄膜にエッチングなどの加工を施した後、その上
に有機金属化合物を用いた成長法により、半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物を
基板上に流すことにより、下地となる半導体薄膜のキヤ
リャ濃度の変化を抑制し、キヤリャ濃度を設計に近い値
に制御しながら、半導体薄膜を再成長させることが可能
となる。この方法を上述した半導体レーザの製造方法に
適用することにより、p型層のキヤリャ濃度の低下を抑
制でき、高温動作時に活性層からp型層にオーバーフロ
ーするキャリャが少なくなっており、高温動作特性に優
れたDFBレーザが歩留まりよく得られ、低価格で単一
縦モード発振する横モード制御レーザが得られる。
れば、ZnやMg等のドーパントをドーピングしたp型
半導体薄膜にエッチングなどの加工を施した後、その上
に有機金属化合物を用いた成長法により、半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物を
基板上に流すことにより、下地となる半導体薄膜のキヤ
リャ濃度の変化を抑制し、キヤリャ濃度を設計に近い値
に制御しながら、半導体薄膜を再成長させることが可能
となる。この方法を上述した半導体レーザの製造方法に
適用することにより、p型層のキヤリャ濃度の低下を抑
制でき、高温動作時に活性層からp型層にオーバーフロ
ーするキャリャが少なくなっており、高温動作特性に優
れたDFBレーザが歩留まりよく得られ、低価格で単一
縦モード発振する横モード制御レーザが得られる。
【図1】本発明の第1実施例による半導体レーザ素子の
構成図である。
構成図である。
【図2】図1に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図3】図1に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図4】図1に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図5】図1に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図6】図1に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図7】図1に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図8】本発明の第2実施例による半導体レーザ素子の
製造工程図である。
製造工程図である。
【図9】本発明の第3実施例による半導体レーザ素子の
製造工程図である。
製造工程図である。
【図10】減圧MOCVD法によりZnをドーパントと
して成長したAlGaAs膜のドーピング効率を示す図
である。
して成長したAlGaAs膜のドーピング効率を示す図
である。
【図11】アニール温度対するキャリャ濃度の変化を示
す図である。
す図である。
10 n−GaAs基板 11 n−GaAsバッファー層 12 n−Al0・5Ga0・5Asクラッド層 13 ノンドープAl0・13Ga0・87As活性層 14 p−Al0・5Ga0・5Asキャリャ・バリヤ層 15 p−Al0・25Ga0・75Asガイド層 16 p−Al0・6Ga0・4Asエッチング・ストップ層 17 n−GaAs電流ブロック層 18 p−Al0・7Ga0・3As 19 p−GaAsコンタクト層 20 回折格子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−166285(JP,A) 特開 平1−286486(JP,A) 特開 平2−22879(JP,A) 特開 平2−206191(JP,A) 特開 昭60−66484(JP,A) 特開 昭62−176183(JP,A) 特開 平1−222433(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 H01L 21/205 H01L 33/00
Claims (4)
- 【請求項1】 p型ドーパントがドーピングされた層を
含む半導体薄膜が基板上に形成され、前記p型ドーパン
トがドーピングされた層の少なくとも一部を露出させた
後、その上に半導体薄膜を再成長させる、半導体薄膜の
成長方法において、 少なくとも、前記基板の温度を再成長を開始する温度に
昇温させる工程中に、前記露出された層のp型ドーパン
ト金属の有機金属化合物の気体を、前記基板上に供給し
てなると共に、 前記p型ドーパントがドーピングされた半導体薄膜が、
少なくともAlを含んでなり、そのIII族元素中のAl組成
比が0.25以下である ことを特徴とする半導体薄膜の成長
方法。 - 【請求項2】 前記p型ドーパントがドーピングされた
層の少なくとも一部を露出することによってリッジ形状
が形成され、該リッジ形状上面にはSiO2が形成され
て、再成長工程に導かれてなることを特徴とする請求項
1に記載の半導体薄膜の成長方法。 - 【請求項3】 前記再成長される半導体薄膜は、n型半
導体層を含んでなることを特徴とする請求項1又は2に
記載の半導体薄膜の成長方法。 - 【請求項4】 前記p型ドーパントは、Zn、又はMgであ
ることを特徴とする請求項1乃至3のいずれかに記載の
半導体薄膜の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10650892A JP3205589B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体薄膜の成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10650892A JP3205589B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体薄膜の成長方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000167192A Division JP2001024278A (ja) | 2000-01-01 | 2000-06-05 | 半導体薄膜の成長方法、および半導体レーザ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05299780A JPH05299780A (ja) | 1993-11-12 |
JP3205589B2 true JP3205589B2 (ja) | 2001-09-04 |
Family
ID=14435374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10650892A Expired - Fee Related JP3205589B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体薄膜の成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3205589B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4870349B2 (ja) * | 2004-01-09 | 2012-02-08 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
-
1992
- 1992-04-24 JP JP10650892A patent/JP3205589B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05299780A (ja) | 1993-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2831667B2 (ja) | 半導体レーザ装置及びその製造方法 | |
KR100187778B1 (ko) | 매몰 헤테로 구조 레이저 및 그 제조 방법 | |
EP0177221B1 (en) | Semiconductor laser | |
JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
JPH065976A (ja) | 半導体レーザ装置の製造方法 | |
JP3204474B2 (ja) | 利得結合分布帰還型半導体レーザとその作製方法 | |
CA2115589C (en) | Semiconductor laser and method of manufacturing the same | |
US4783425A (en) | Fabrication process of semiconductor lasers | |
JP3205589B2 (ja) | 半導体薄膜の成長方法 | |
JPH07240560A (ja) | 半導体レーザ | |
JP2804062B2 (ja) | 半導体レーザ装置及びその製造方法 | |
JP2001024278A (ja) | 半導体薄膜の成長方法、および半導体レーザ装置の製造方法 | |
JP2865160B2 (ja) | 半導体レーザの製造方法 | |
JPH1168226A (ja) | 半導体レーザ素子およびその製造方法 | |
Honda et al. | Low threshold current AlGaAs/GaAs rib-waveguide separate-confinement-heterostructure distributed-feedback lasers grown by metalorganic chemical vapor deposition | |
JP2000208872A (ja) | 半導体素子及びその製造方法 | |
JP2000353861A (ja) | Iii−v族半導体発光デバイスの製造方法 | |
JP2973215B2 (ja) | 半導体レーザ装置 | |
JP2000269607A (ja) | 半導体レーザ及びその製造方法 | |
JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
JPH0831652B2 (ja) | 半導体レ−ザ | |
JP2001230490A (ja) | 半導体レーザの製造方法 | |
JP3307600B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2699671B2 (ja) | 半導体レーザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |