JPH05299201A - チップｐｔｃサーミスタ - Google Patents
チップｐｔｃサーミスタInfo
- Publication number
- JPH05299201A JPH05299201A JP10990892A JP10990892A JPH05299201A JP H05299201 A JPH05299201 A JP H05299201A JP 10990892 A JP10990892 A JP 10990892A JP 10990892 A JP10990892 A JP 10990892A JP H05299201 A JPH05299201 A JP H05299201A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- ptc thermistor
- electrodes
- chip ptc
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 設計及び製造が容易で、かつ所望の抵抗値を
容易に実現させることのできる高精度のチップＰＴＣサ
ーミスタを提供する。 【構成】 サーミスタ素体１１と、サーミスタ素体１１
の内部に設けられる少なくとも一対の内部電極１２と、
サーミスタ素体１１の両端部を覆い内部電極１２にそれ
ぞれ電気的に接続された一対の外部電極１３を備え、内
部電極１２間の間隔が外部電極１３間の間隔よりも短く
なるように内部電極１２が形成されていることを特徴と
する。
容易に実現させることのできる高精度のチップＰＴＣサ
ーミスタを提供する。 【構成】 サーミスタ素体１１と、サーミスタ素体１１
の内部に設けられる少なくとも一対の内部電極１２と、
サーミスタ素体１１の両端部を覆い内部電極１２にそれ
ぞれ電気的に接続された一対の外部電極１３を備え、内
部電極１２間の間隔が外部電極１３間の間隔よりも短く
なるように内部電極１２が形成されていることを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、正の抵抗温度係数を有
するチップＰＴＣサーミスタに関するものであり、特に
表面実装に適したチップＰＴＣサーミスタに関するもの
である。
するチップＰＴＣサーミスタに関するものであり、特に
表面実装に適したチップＰＴＣサーミスタに関するもの
である。
【０００２】
【従来の技術】表面実装に用いられるＰＴＣサーミスタ
としては、例えば図１に示すようなチップＰＴＣサーミ
スタが知られている。図１を参照して、サーミスタ素体
１の両端面にはオーミック電極２がそれぞれ形成されて
いる。サーミスタ素体１の両端面には、さらに保護電極
３が設けられており、保護電極３はオーミック電極２と
電気的に接続されるように設けられている。保護電極３
の上端及び下端はサーミスタ素体１に沿って延びそれぞ
れかぶり部３ａが形成されている。かぶり部３ａは、そ
れぞれ両端から長さｂだけ内側に延びるよう形成されて
いる。図２は、図１に示すチップＰＴＣサーミスタの保
護電極を形成する前の状態を示す斜視図である。図２に
示すように、電極２はサーミスタ素体１の両端面上に形
成されており、例えば、Ｎｉめっきにより形成される。
としては、例えば図１に示すようなチップＰＴＣサーミ
スタが知られている。図１を参照して、サーミスタ素体
１の両端面にはオーミック電極２がそれぞれ形成されて
いる。サーミスタ素体１の両端面には、さらに保護電極
３が設けられており、保護電極３はオーミック電極２と
電気的に接続されるように設けられている。保護電極３
の上端及び下端はサーミスタ素体１に沿って延びそれぞ
れかぶり部３ａが形成されている。かぶり部３ａは、そ
れぞれ両端から長さｂだけ内側に延びるよう形成されて
いる。図２は、図１に示すチップＰＴＣサーミスタの保
護電極を形成する前の状態を示す斜視図である。図２に
示すように、電極２はサーミスタ素体１の両端面上に形
成されており、例えば、Ｎｉめっきにより形成される。
【０００３】
【発明が解決しようとする課題】上記チップＰＴＣサー
ミスタの製造方法としては、一般に、粉末成形による方
法と、焼結ブロックから切り出す方法とが知られてい
る。これらのいずれの方法によっても、図２に示すよう
にサーミスタ素体１の両端の側面にまずオーミック電極
２が形成され、次いでこのオーミック電極２と電気的に
接続を保つように、図１に示すような保護電極３が形成
される。粉末成形による方法では、寸法精度を高めるこ
とが難しく、成形自体も困難であるため、高精度の抵抗
値を実現させることのできるチップＰＴＣサーミスタを
得ることができなかった。
ミスタの製造方法としては、一般に、粉末成形による方
法と、焼結ブロックから切り出す方法とが知られてい
る。これらのいずれの方法によっても、図２に示すよう
にサーミスタ素体１の両端の側面にまずオーミック電極
２が形成され、次いでこのオーミック電極２と電気的に
接続を保つように、図１に示すような保護電極３が形成
される。粉末成形による方法では、寸法精度を高めるこ
とが難しく、成形自体も困難であるため、高精度の抵抗
値を実現させることのできるチップＰＴＣサーミスタを
得ることができなかった。
【０００４】また、焼結ブロックから切り出す方法にお
いても、所望の高精度の抵抗値を実現させることが困難
であった。図３は、従来の焼結ブロックから切り出す方
法を示すフローチャート図である。図３を参照して、従
来の製造方法では、仮焼原料にバインダーを混合し、次
に造粒した後成形し、これを焼成している。焼成後にバ
レル研磨し、めっき等でオーミック電極２を形成した
後、サンドブラストによって研磨し、その後ダイシング
工程よりからチップを切断し、このチップの両端面にＡ
ｇを主成分とする塗布液を塗布した後、これを焼き付け
て保護電極３としている。この方法で得られたチップＰ
ＴＣサーミスタの特性の一例を表１に示す。
いても、所望の高精度の抵抗値を実現させることが困難
であった。図３は、従来の焼結ブロックから切り出す方
法を示すフローチャート図である。図３を参照して、従
来の製造方法では、仮焼原料にバインダーを混合し、次
に造粒した後成形し、これを焼成している。焼成後にバ
レル研磨し、めっき等でオーミック電極２を形成した
後、サンドブラストによって研磨し、その後ダイシング
工程よりからチップを切断し、このチップの両端面にＡ
ｇを主成分とする塗布液を塗布した後、これを焼き付け
て保護電極３としている。この方法で得られたチップＰ
ＴＣサーミスタの特性の一例を表１に示す。
【０００５】
【表１】
【０００６】表１に示すように、抵抗のばらつきは３０
％以上であり、非常に大きな値である。このように抵抗
が大きくばらつく原因としては、焼結ブロック内におけ
る抵抗のばらつき及びカッティングの精度等が考えられ
るが、特に大きな影響を与える要因として、図１に示す
保護電極３のかぶり部３ａの長さｂにばらつきが生じ、
保護電極３のかぶり部３ａ間の間隔がばらつくことが考
えられる。
％以上であり、非常に大きな値である。このように抵抗
が大きくばらつく原因としては、焼結ブロック内におけ
る抵抗のばらつき及びカッティングの精度等が考えられ
るが、特に大きな影響を与える要因として、図１に示す
保護電極３のかぶり部３ａの長さｂにばらつきが生じ、
保護電極３のかぶり部３ａ間の間隔がばらつくことが考
えられる。
【０００７】本発明の目的は、このような従来の問題点
を解消し、抵抗値のばらつきが小さく、所望の抵抗値を
高い精度で実現させることのできるチップＰＴＣサーミ
スタを提供することにある。
を解消し、抵抗値のばらつきが小さく、所望の抵抗値を
高い精度で実現させることのできるチップＰＴＣサーミ
スタを提供することにある。
【０００８】
【課題を解決するための手段】本発明のチップＰＴＣサ
ーミスタは、サーミスタ素体と、サーミスタ素体の内部
に設けられる少なくとも一対の内部電極と、前記サーミ
スタ素体の両端部を覆い内部電極にそれぞれ電気的に接
続された一対の外部電極とを備え、内部電極間の間隔が
外部電極間の間隔よりも短くなるように内部電極が形成
されていることを特徴としている。
ーミスタは、サーミスタ素体と、サーミスタ素体の内部
に設けられる少なくとも一対の内部電極と、前記サーミ
スタ素体の両端部を覆い内部電極にそれぞれ電気的に接
続された一対の外部電極とを備え、内部電極間の間隔が
外部電極間の間隔よりも短くなるように内部電極が形成
されていることを特徴としている。
【０００９】
【作用】本発明のチップＰＴＣサーミスタでは、内部電
極がサーミスタ素体の内部に設けられており、内部電極
間の間隔は、外部電極間の間隔よりも短くなるように形
成されている。このため、外部電極のかぶり部の長さの
ばらつきによる抵抗値に対する影響が小さくなる。従っ
て、高精度のチップＰＴＣサーミスタとすることができ
る。また、本発明では、内部電極がサーミスタ素体の内
部に設けられているため、外部環境の変化に対しても安
定した抵抗値を実現させることができ、ライフ特性に優
れたチップＰＴＣサーミスタとすることができる。ま
た、本発明では、内部電極間の距離を調整することによ
り抵抗値の設計を行うことができ、設計及び製造を容易
にすることができる。また、内部電極の数を増減するこ
とによっても所望の抵抗値に設定することができる。
極がサーミスタ素体の内部に設けられており、内部電極
間の間隔は、外部電極間の間隔よりも短くなるように形
成されている。このため、外部電極のかぶり部の長さの
ばらつきによる抵抗値に対する影響が小さくなる。従っ
て、高精度のチップＰＴＣサーミスタとすることができ
る。また、本発明では、内部電極がサーミスタ素体の内
部に設けられているため、外部環境の変化に対しても安
定した抵抗値を実現させることができ、ライフ特性に優
れたチップＰＴＣサーミスタとすることができる。ま
た、本発明では、内部電極間の距離を調整することによ
り抵抗値の設計を行うことができ、設計及び製造を容易
にすることができる。また、内部電極の数を増減するこ
とによっても所望の抵抗値に設定することができる。
【００１０】
【実施例の説明】図４は、本発明に従う一実施例のチッ
プＰＴＣサーミスタを示す斜視図である。図５は、図４
のＡ−Ａ線に沿う断面図である。また、図６は、図５の
Ｂ−Ｂ線に沿う断面図である。図４、図５及び図６を参
照して、サーミスタ素体１１の両端には外部電極１３が
それぞれ設けられている。サーミスタ素体１１の内部に
は内部電極１２が形成されている。それぞれの内部電極
１２は、対応する外部電極１３と電気的に接続してい
る。内部電極１２間の距離はＲ1 になるように形成され
ている（図５）。また、外部電極１３のかぶり部１３ａ
は、長さｂだけ内側に延びて形成されている。
プＰＴＣサーミスタを示す斜視図である。図５は、図４
のＡ−Ａ線に沿う断面図である。また、図６は、図５の
Ｂ−Ｂ線に沿う断面図である。図４、図５及び図６を参
照して、サーミスタ素体１１の両端には外部電極１３が
それぞれ設けられている。サーミスタ素体１１の内部に
は内部電極１２が形成されている。それぞれの内部電極
１２は、対応する外部電極１３と電気的に接続してい
る。内部電極１２間の距離はＲ1 になるように形成され
ている（図５）。また、外部電極１３のかぶり部１３ａ
は、長さｂだけ内側に延びて形成されている。
【００１１】図７は、これら実施例のチップＰＴＣサー
ミスタを製造する方法を示すフローチャート図である。
図７を参照して、仮焼原料にバインダーを混合した後、
これをシートに成形し、このシートを切り抜く。切り抜
いたシートの一部に内部電極を形成するための導電ペー
ストを塗布して内部電極を形成し、この内部電極を印刷
したシートを含めて所定の枚数シートを重ね合わせて圧
着する。これを所定のチップサイズにカットした後焼成
する。焼成後バレルで研磨し、両端面に外部電極を形成
するための導電ペーストを塗布した後、これを焼き付け
て外部電極とする。次に、外部電極にパルス電圧を印加
し、電極−素子間のバリアを除去してオーミック接触を
得る。
ミスタを製造する方法を示すフローチャート図である。
図７を参照して、仮焼原料にバインダーを混合した後、
これをシートに成形し、このシートを切り抜く。切り抜
いたシートの一部に内部電極を形成するための導電ペー
ストを塗布して内部電極を形成し、この内部電極を印刷
したシートを含めて所定の枚数シートを重ね合わせて圧
着する。これを所定のチップサイズにカットした後焼成
する。焼成後バレルで研磨し、両端面に外部電極を形成
するための導電ペーストを塗布した後、これを焼き付け
て外部電極とする。次に、外部電極にパルス電圧を印加
し、電極−素子間のバリアを除去してオーミック接触を
得る。
【００１２】図７に示す製造工程は、本発明のチップＰ
ＴＣサーミスタを製造する方法の一例である。このよう
な製造方法によれば、従来の製造方法のように、Ｎｉめ
っきによる内部電極形成、サンドブラスト、及び焼結体
からのカット等のような複雑な工程を実施する必要がな
くなり、従来の製造方法に比べ著しく簡易な製造工程に
することができる。以下、具体的な実験例について説明
する。
ＴＣサーミスタを製造する方法の一例である。このよう
な製造方法によれば、従来の製造方法のように、Ｎｉめ
っきによる内部電極形成、サンドブラスト、及び焼結体
からのカット等のような複雑な工程を実施する必要がな
くなり、従来の製造方法に比べ著しく簡易な製造工程に
することができる。以下、具体的な実験例について説明
する。
【００１３】主成分としてのＢａＴｉＯ3 に、半導体化
剤としてのＹ2 Ｏ3 、鉱化剤としてのＳｉＯ2 及びＡｌ
2 Ｏ3 、特性改善剤としてのＭｎＯ2 をそれぞれ添加し
て混合粉砕した後、これを仮焼した。次に、アクリル系
有機バインダーを混合して、スラリー状のセラミック材
料とし、このセラミック材料を所定の均一な厚さのグリ
ーンシートに成形した。このグリーンシートを所定のサ
イズに切り抜き、そのうちの一部のシートに、内部電極
形成のためのペーストを用いて内部電極を印刷した。内
部電極形成のためのペーストとしては、Ｐｔを主成分と
する材料に、ワニスとバインダーを混合したものを用い
た。
剤としてのＹ2 Ｏ3 、鉱化剤としてのＳｉＯ2 及びＡｌ
2 Ｏ3 、特性改善剤としてのＭｎＯ2 をそれぞれ添加し
て混合粉砕した後、これを仮焼した。次に、アクリル系
有機バインダーを混合して、スラリー状のセラミック材
料とし、このセラミック材料を所定の均一な厚さのグリ
ーンシートに成形した。このグリーンシートを所定のサ
イズに切り抜き、そのうちの一部のシートに、内部電極
形成のためのペーストを用いて内部電極を印刷した。内
部電極形成のためのペーストとしては、Ｐｔを主成分と
する材料に、ワニスとバインダーを混合したものを用い
た。
【００１４】内部電極を印刷したシートを含めて、その
上下に複数枚のシートを重ねて圧着し、これを所定のチ
ップサイズ（２．５×１．６×１．２５ｍｍ）にカット
し、１２００〜１３５０℃で２時間焼成した。その後、
バレルをかけて、外部電極のための導電ペーストを塗布
した後、これを６５０℃で１０分間焼き付けて外部電極
を形成した。
上下に複数枚のシートを重ねて圧着し、これを所定のチ
ップサイズ（２．５×１．６×１．２５ｍｍ）にカット
し、１２００〜１３５０℃で２時間焼成した。その後、
バレルをかけて、外部電極のための導電ペーストを塗布
した後、これを６５０℃で１０分間焼き付けて外部電極
を形成した。
【００１５】次に、このチップサーミスタの外部電極に
対し、図１７に示すような４００Ｖのパルス電圧を＋−
方向にそれぞれ２回印加し、バリアブレイクすることに
よって電極−素子間のオーミック接触を得た。以上のよ
うにして図４〜図６に示すチップＰＴＣサーミスタを得
た。サーミスタ素体の比抵抗ρ25は５０Ω・ｃｍであっ
た。次に、図５及び図６に示す内部電極間の距離Ｒ1 が
焼成後において０．３、０．５、１．０、１．４ｍｍと
なるようにグリーンシートに内部電極のパターンを印刷
して上記と同様にして、但し、１３００℃で２時間焼成
することにより複数種のチップＰＴＣサーミスタを得
た。得られた各チップＰＴＣサーミスタの抵抗特性を表
２に示した。
対し、図１７に示すような４００Ｖのパルス電圧を＋−
方向にそれぞれ２回印加し、バリアブレイクすることに
よって電極−素子間のオーミック接触を得た。以上のよ
うにして図４〜図６に示すチップＰＴＣサーミスタを得
た。サーミスタ素体の比抵抗ρ25は５０Ω・ｃｍであっ
た。次に、図５及び図６に示す内部電極間の距離Ｒ1 が
焼成後において０．３、０．５、１．０、１．４ｍｍと
なるようにグリーンシートに内部電極のパターンを印刷
して上記と同様にして、但し、１３００℃で２時間焼成
することにより複数種のチップＰＴＣサーミスタを得
た。得られた各チップＰＴＣサーミスタの抵抗特性を表
２に示した。
【００１６】
【表２】
【００１７】なお、各チップＰＴＣサーミスタの厚みは
１．０ｍｍである。表２から明らかなように、従来のも
のに比べ、本発明に従う実施例のチップＰＴＣサーミス
タは、抵抗のばらつきが著しく小さい。また、表２から
わかるように、内部電極間の間隔を変化させることによ
り、部品全体の外形寸法を変更することなく、広い範囲
で抵抗値を設計することができる。
１．０ｍｍである。表２から明らかなように、従来のも
のに比べ、本発明に従う実施例のチップＰＴＣサーミス
タは、抵抗のばらつきが著しく小さい。また、表２から
わかるように、内部電極間の間隔を変化させることによ
り、部品全体の外形寸法を変更することなく、広い範囲
で抵抗値を設計することができる。
【００１８】次に、内部電極間の間隔Ｒ1 を０．３ｍｍ
にし、外部電極のかぶり部の長さｂを変化させたチップ
ＰＴＣサーミスタを作製し、得られたチップＰＴＣサー
ミスタの抵抗値を測定した。外部電極のかぶり部の長さ
ｂと抵抗値との関係を図８に示す。図８から明らかなよ
うに、本発明に従うチップＰＴＣサーミスタでは、外部
電極のかぶり部の長さを変化させても、抵抗値はほとん
ど変化がない。比較として、図１に示すような従来のチ
ップＰＴＣサーミスタについても外部電極かぶり部の長
さを変化させその抵抗値を測定し、その結果を図８に併
せて示した。図８に示されるように、本発明に従う実施
例のチップＰＴＣサーミスタでは、従来例のチップＰＴ
Ｃサーミスタに比べ、外部電極かぶり部の長さの変化の
影響が著しく小さくなる。
にし、外部電極のかぶり部の長さｂを変化させたチップ
ＰＴＣサーミスタを作製し、得られたチップＰＴＣサー
ミスタの抵抗値を測定した。外部電極のかぶり部の長さ
ｂと抵抗値との関係を図８に示す。図８から明らかなよ
うに、本発明に従うチップＰＴＣサーミスタでは、外部
電極のかぶり部の長さを変化させても、抵抗値はほとん
ど変化がない。比較として、図１に示すような従来のチ
ップＰＴＣサーミスタについても外部電極かぶり部の長
さを変化させその抵抗値を測定し、その結果を図８に併
せて示した。図８に示されるように、本発明に従う実施
例のチップＰＴＣサーミスタでは、従来例のチップＰＴ
Ｃサーミスタに比べ、外部電極かぶり部の長さの変化の
影響が著しく小さくなる。
【００１９】次に、本発明に従う実施例のチップＰＴＣ
サーミスタと従来例のチップＰＴＣサーミスタについて
ライフテストを行った。８０℃６５％ＲＨの雰囲気中に
実施例及び従来例のチップＰＴＣサーミスタを放置し、
抵抗値の経時的な変化率を測定した。図９にこの結果を
示す。図９から明らかなように、本発明に従う実施例の
チップＰＴＣサーミスタは長期間安定した特性を発揮す
ることができる。また、本発明に従うチップＰＴＣサー
ミスタでは、外部電極の数を増減することによりその抵
抗値を調整することができる。
サーミスタと従来例のチップＰＴＣサーミスタについて
ライフテストを行った。８０℃６５％ＲＨの雰囲気中に
実施例及び従来例のチップＰＴＣサーミスタを放置し、
抵抗値の経時的な変化率を測定した。図９にこの結果を
示す。図９から明らかなように、本発明に従う実施例の
チップＰＴＣサーミスタは長期間安定した特性を発揮す
ることができる。また、本発明に従うチップＰＴＣサー
ミスタでは、外部電極の数を増減することによりその抵
抗値を調整することができる。
【００２０】図１０は、内部電極１２間の間隔を０．５
ｍｍとし、内部電極を一組サーミスタ素体１１中に形成
した実施例である。図１１は、内部電極を２組サーミス
タ素体１１中に形成した実施例である。図１２は、内部
電極を３組サーミスタ素体１１中に形成した実施例であ
る。図１０〜図１２に示すチップＰＴＣサーミスタの抵
抗特性を表３に示す。
ｍｍとし、内部電極を一組サーミスタ素体１１中に形成
した実施例である。図１１は、内部電極を２組サーミス
タ素体１１中に形成した実施例である。図１２は、内部
電極を３組サーミスタ素体１１中に形成した実施例であ
る。図１０〜図１２に示すチップＰＴＣサーミスタの抵
抗特性を表３に示す。
【００２１】
【表３】
【００２２】表３から明らかなように、本発明に従えば
内部電極の枚数を調整することにより抵抗特性を所望の
値に設定することができる。また、本発明においては、
内部電極を同じ水平位値に形成させなくてもよい。例え
ば、内部電極のパターンを形成したグリーンシートを重
ね合わせて本発明に従うサーミスタを形成する場合にお
いて、同一のグリーンシートの上に一対の内部電極を形
成せず、それぞれ別のグリーンシート上に内部電極を形
成させてもよい。図１３に示す実施例は、このような方
法により内部電極を形成したチップＰＴＣサーミスタの
例である。図１３の実施例では、右側の内部電極１２は
下層に、左側の内部電極１２は上層に形成されている。
内部電極の枚数を調整することにより抵抗特性を所望の
値に設定することができる。また、本発明においては、
内部電極を同じ水平位値に形成させなくてもよい。例え
ば、内部電極のパターンを形成したグリーンシートを重
ね合わせて本発明に従うサーミスタを形成する場合にお
いて、同一のグリーンシートの上に一対の内部電極を形
成せず、それぞれ別のグリーンシート上に内部電極を形
成させてもよい。図１３に示す実施例は、このような方
法により内部電極を形成したチップＰＴＣサーミスタの
例である。図１３の実施例では、右側の内部電極１２は
下層に、左側の内部電極１２は上層に形成されている。
【００２３】図１４に示す実施例では、右側の内部電極
は上層に、左側の内部電極は下層に形成されている。ま
た、図１５に示すように、一方側の内部電極の数と他方
側の内部電極の数とが異なっていてもよい。また、図１
６に示すように、一方側の内部電極の長さと他方側の内
部電極の長さが異なっていてもよい。さらに、上記実施
例では、内部電極形成のための材料としてＰｔを主成分
とした材料を用いているが、本発明はこれに限定される
ことはなく、例えば、Ｐｄ、Ｒｈ、Ｒｕ、Ｉｒ、Ｏｓ等
を主成分とする材料を用いてもよい。
は上層に、左側の内部電極は下層に形成されている。ま
た、図１５に示すように、一方側の内部電極の数と他方
側の内部電極の数とが異なっていてもよい。また、図１
６に示すように、一方側の内部電極の長さと他方側の内
部電極の長さが異なっていてもよい。さらに、上記実施
例では、内部電極形成のための材料としてＰｔを主成分
とした材料を用いているが、本発明はこれに限定される
ことはなく、例えば、Ｐｄ、Ｒｈ、Ｒｕ、Ｉｒ、Ｏｓ等
を主成分とする材料を用いてもよい。
【００２４】
【発明の効果】以上説明したように、本発明に従うチッ
プＰＴＣサーミスタは、内部電極間の間隔が外部電極間
の間隔よりも短くなるように形成されている。このた
め、外部電極のかぶり部の長さの影響を受けることがな
く、高い精度のチップＰＴＣサーミスタとすることがで
きる。また、本発明では、内部電極がサーミスタ素体の
内部を設けられているため、長時間安定して所望の特性
を発揮することができ、優れた耐久性を示す。また、本
発明のチップＰＴＣサーミスタでは、内部電極間の距離
及び内部電極の数を調整することにより、所望の抵抗値
に設定することができる。このため、寸法等を変更せず
に所望の抵抗値のものを容易に製造することができる。
プＰＴＣサーミスタは、内部電極間の間隔が外部電極間
の間隔よりも短くなるように形成されている。このた
め、外部電極のかぶり部の長さの影響を受けることがな
く、高い精度のチップＰＴＣサーミスタとすることがで
きる。また、本発明では、内部電極がサーミスタ素体の
内部を設けられているため、長時間安定して所望の特性
を発揮することができ、優れた耐久性を示す。また、本
発明のチップＰＴＣサーミスタでは、内部電極間の距離
及び内部電極の数を調整することにより、所望の抵抗値
に設定することができる。このため、寸法等を変更せず
に所望の抵抗値のものを容易に製造することができる。
【図１】従来のチップＰＴＣサーミスタの一例を示す斜
視図である。
視図である。
【図２】従来のチップＰＴＣサーミスタの外部電極を取
り付ける前の状態を示す斜視図である。
り付ける前の状態を示す斜視図である。
【図３】従来のチップＰＴＣサーミスタの製造方法の一
例を示すフローチャート図である。
例を示すフローチャート図である。
【図４】本発明に従う一実施例のチップＰＴＣサーミス
タを示す斜視図である。
タを示す斜視図である。
【図５】図４のＡ−Ａ線に沿う断面図である。
【図６】図５のＢ−Ｂ線に沿う断面図である。
【図７】本発明に従う一実施例のチップＰＴＣサーミス
タ製造方法を示すフローチャート図である。
タ製造方法を示すフローチャート図である。
【図８】外部電極のかぶり部の長さとチップＰＴＣサー
ミスタの抵抗値との関係を示す図である。
ミスタの抵抗値との関係を示す図である。
【図９】チップＰＴＣサーミスタの抵抗値の経時変化を
示す図である。
示す図である。
【図１０】本発明に従う他の実施例を示す断面図であ
る。
る。
【図１１】本発明に従うさらに他の実施例を示す断面図
である。
である。
【図１２】本発明に従うさらに他の実施例を示す断面図
である。
である。
【図１３】本発明に従うさらに他の実施例を示す断面図
である。
である。
【図１４】本発明に従うさらに他の実施例を示す断面図
である。
である。
【図１５】本発明に従うさらに他の実施例を示す断面図
である。
である。
【図１６】本発明に従うさらに他の実施例を示す断面図
である。
である。
【図１７】本発明に従う実施例においてバリアブレイク
のため外部電極に印加するパルス電圧を示す図である。
のため外部電極に印加するパルス電圧を示す図である。
１１…サーミスタ素体 １２…内部電極 １３…外部電極 １３ａ…外部電極のかぶり部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 英浩 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 小島 淳 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項１】 サーミスタ素体と、 前記サーミスタ素体の内部に設けられる少なくとも一対
の内部電極と、 前記サーミスタ素体の両端部を覆い前記内部電極にそれ
ぞれ電気的に接続された一対の外部電極とを備え、 前記内部電極間の間隔が前記外部電極間の間隔よりも短
くなるように前記内部電極が形成されている、チップＰ
ＴＣサーミスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2940392 | 1992-02-17 | ||
| JP4-29403 | 1992-02-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299201A true JPH05299201A (ja) | 1993-11-12 |
Family
ID=12275176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10990892A Pending JPH05299201A (ja) | 1992-02-17 | 1992-04-28 | チップｐｔｃサーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299201A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008717A (en) * | 1997-03-04 | 1999-12-28 | Murata Manufacturing Co., Ltd. | NTC thermistor elements |
| US6078250A (en) * | 1998-02-10 | 2000-06-20 | Murata Manufacturing Co., Ltd. | Resistor elements and methods of producing same |
| US6147587A (en) * | 1997-12-25 | 2000-11-14 | Murata Manufacturing Co., Ltd. | Laminated-type varistor |
| US6157289A (en) * | 1995-09-20 | 2000-12-05 | Mitsushita Electric Industrial Co., Ltd. | PTC thermistor |
| US6188308B1 (en) * | 1996-12-26 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | PTC thermistor and method for manufacturing the same |
-
1992
- 1992-04-28 JP JP10990892A patent/JPH05299201A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157289A (en) * | 1995-09-20 | 2000-12-05 | Mitsushita Electric Industrial Co., Ltd. | PTC thermistor |
| US6188308B1 (en) * | 1996-12-26 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | PTC thermistor and method for manufacturing the same |
| US6438821B1 (en) | 1996-12-26 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | PTC thermistor and method for manufacturing the same |
| US6008717A (en) * | 1997-03-04 | 1999-12-28 | Murata Manufacturing Co., Ltd. | NTC thermistor elements |
| DE19806296B4 (de) * | 1997-03-04 | 2006-03-30 | Murata Mfg. Co., Ltd., Nagaokakyo | NTC-Thermistorelemente |
| US6147587A (en) * | 1997-12-25 | 2000-11-14 | Murata Manufacturing Co., Ltd. | Laminated-type varistor |
| US6078250A (en) * | 1998-02-10 | 2000-06-20 | Murata Manufacturing Co., Ltd. | Resistor elements and methods of producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04283902A (ja) | Ｎｔｃサーミスタ素子 | |
| KR100307802B1 (ko) | 모놀리식 바리스터 | |
| US7135955B2 (en) | Electrical component with a negative temperature coefficient | |
| JPH03161901A (ja) | 積層型バリスタ | |
| JP2002246207A (ja) | 電圧非直線抵抗体及び磁器組成物 | |
| JPH05299201A (ja) | チップｐｔｃサーミスタ | |
| KR100309597B1 (ko) | 바리스터의 내부전극을 제조하는 재료와 페이스트, 적층 바리스터 및 이 바리스터의 제조방법 | |
| JPH06151103A (ja) | 積層型半導体磁器組成物 | |
| JPH08236308A (ja) | セラミック電子部品とその特性値調整方法 | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JPH0661013A (ja) | 厚膜正特性サーミスタ組成物及びその製造方法並びにそ の組成物を用いた厚膜正特性サーミスタ | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JPH05326204A (ja) | チップ型ｐｔｃサーミスタ | |
| JP3265667B2 (ja) | チップサーミスタ | |
| JPH05304004A (ja) | チップｐｔｃサーミスタの製造方法 | |
| JP3239719B2 (ja) | 電圧非直線抵抗体の製造方法 | |
| JPH0536501A (ja) | 積層型正特性サーミスタ | |
| CN1841577B (zh) | 可变电阻及其制造方法 | |
| JPH0430732B2 (ja) | ||
| JP2000003806A (ja) | 積層型セラミック電子部品 | |
| JPH0661014A (ja) | 積層型サ−ミスタ | |
| JP2021072368A (ja) | 積層バリスタ | |
| JP3090563B2 (ja) | 積層型電圧非直線抵抗器 |