JPH0536501A - 積層型正特性サーミスタ - Google Patents
積層型正特性サーミスタInfo
- Publication number
- JPH0536501A JPH0536501A JP21260591A JP21260591A JPH0536501A JP H0536501 A JPH0536501 A JP H0536501A JP 21260591 A JP21260591 A JP 21260591A JP 21260591 A JP21260591 A JP 21260591A JP H0536501 A JPH0536501 A JP H0536501A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- sintered body
- temperature coefficient
- coefficient thermistor
- positive temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 プリント基板上に表面実装する際の半田喰わ
れを防止して半田付け性を向上できる積層型正特性サー
ミスタを提供する。 【構成】 半導体セラミックス層２と内部電極３とを交
互に積層して一体焼結し、該焼結体４の左, 右端面４
ａ，４ｂに上記内部電極３の一端面３ａが接続される外
部電極５を形成して積層型正特性サーミスタ１を構成す
る。そして、上記焼結体４の外部電極５が形成された
左, 右端４ａ，４ｂを除く外表面にガラス膜６を被覆形
成する。
れを防止して半田付け性を向上できる積層型正特性サー
ミスタを提供する。 【構成】 半導体セラミックス層２と内部電極３とを交
互に積層して一体焼結し、該焼結体４の左, 右端面４
ａ，４ｂに上記内部電極３の一端面３ａが接続される外
部電極５を形成して積層型正特性サーミスタ１を構成す
る。そして、上記焼結体４の外部電極５が形成された
左, 右端４ａ，４ｂを除く外表面にガラス膜６を被覆形
成する。
Description
【０００１】
【産業上の利用分野】本発明は、電気抵抗値が温度によ
って変化する正の抵抗温度特性を有する積層型正特性サ
ーミスタに関し、特に該サーミスタをプリント基板上に
実装する際の半田喰われを防止して半田付け性を向上で
きるようにした構造に関する。
って変化する正の抵抗温度特性を有する積層型正特性サ
ーミスタに関し、特に該サーミスタをプリント基板上に
実装する際の半田喰われを防止して半田付け性を向上で
きるようにした構造に関する。
【０００２】
【従来の技術】正の抵抗温度特性を有するチタン酸バリ
ウム系正特性サーミスタは、キュリー点以上で抵抗値が
急激に増加する特性を有しており、例えば電気回路の過
電流保護素子用として，あるいはテレビのブラウン管枠
の消磁用など、多くの分野で使用されている。また、近
年の表面実装に対応するために、例えば特公昭57-60802
号公報には積層型の正特性サーミスタが提案されてい
る。この積層型正特性サーミスタは、ＢａＴｉＯ3 を主
成分とするセラミックス層とＰｔ−Ｐｄペーストからな
る内部電極とを交互に積層して一体焼結するとともに、
該焼結体の左, 右端面にＡｇからなる外部電極を形成
し、該外部電極に上記各内部電極の一端面を交互に接続
して構成されている。
ウム系正特性サーミスタは、キュリー点以上で抵抗値が
急激に増加する特性を有しており、例えば電気回路の過
電流保護素子用として，あるいはテレビのブラウン管枠
の消磁用など、多くの分野で使用されている。また、近
年の表面実装に対応するために、例えば特公昭57-60802
号公報には積層型の正特性サーミスタが提案されてい
る。この積層型正特性サーミスタは、ＢａＴｉＯ3 を主
成分とするセラミックス層とＰｔ−Ｐｄペーストからな
る内部電極とを交互に積層して一体焼結するとともに、
該焼結体の左, 右端面にＡｇからなる外部電極を形成
し、該外部電極に上記各内部電極の一端面を交互に接続
して構成されている。
【０００３】
【発明が解決しようとする課題】ところで、上記積層型
正特性サーミスタにおいて表面実装に対応するには、通
常の正特性サーミスタとして優れているだけでなく、プ
リント基板上に実装する際の半田付け性が要求される。
即ち、上記従来の積層型正特性サーミスタの外部電極を
プリント基板の回路配線に半田付けする場合、この外部
電極はＡｇ製であることから、半田が電極膜を浸食する
いわゆる半田喰われが生じ易いという問題がある。この
半田付け性を改善するには、上記外部電極の表面にメッ
キ膜を形成することが有効であることが知られている。
しかしながら、上記従来の焼結体は半導体であることか
ら焼結体の全面にメッキ膜が付着し、このままでは外部
電極のみにメッキ膜を形成することはできないという問
題点がある。
正特性サーミスタにおいて表面実装に対応するには、通
常の正特性サーミスタとして優れているだけでなく、プ
リント基板上に実装する際の半田付け性が要求される。
即ち、上記従来の積層型正特性サーミスタの外部電極を
プリント基板の回路配線に半田付けする場合、この外部
電極はＡｇ製であることから、半田が電極膜を浸食する
いわゆる半田喰われが生じ易いという問題がある。この
半田付け性を改善するには、上記外部電極の表面にメッ
キ膜を形成することが有効であることが知られている。
しかしながら、上記従来の焼結体は半導体であることか
ら焼結体の全面にメッキ膜が付着し、このままでは外部
電極のみにメッキ膜を形成することはできないという問
題点がある。
【０００４】本発明は上記従来の状況に鑑みてなされた
もので、外部電極部分のみのメッキ膜形成を可能にして
表面実装する際の半田喰われを防止でき、半田付け性を
向上できる積層型正特性サーミスタを提供することを目
的としている。
もので、外部電極部分のみのメッキ膜形成を可能にして
表面実装する際の半田喰われを防止でき、半田付け性を
向上できる積層型正特性サーミスタを提供することを目
的としている。
【０００５】
【課題を解決するための手段】そこで本発明は、半導体
セラミックス層と内部電極とを交互に積層して一体焼結
し、該焼結体の両端面に上記内部電極の一端面が接続さ
れる外部電極を形成してなる積層型正特性サーミスタに
おいて、上記焼結体の外部電極を除く外表面にガラス膜
を被覆形成したことを特徴としている。
セラミックス層と内部電極とを交互に積層して一体焼結
し、該焼結体の両端面に上記内部電極の一端面が接続さ
れる外部電極を形成してなる積層型正特性サーミスタに
おいて、上記焼結体の外部電極を除く外表面にガラス膜
を被覆形成したことを特徴としている。
【０００６】
【作用】本発明に係る積層型正特性サーミスタによれ
ば、焼結体の外部電極を除く外表面をガラス膜で覆った
ので、これに例えば電解メッキ処理を施せば、絶縁体で
あるガラス膜にはメッキ膜が成長することなく、外部電
極の表面のみにメッキ膜が形成されることとなる。その
結果、外部電極のみのメッキ膜形成が可能となって半田
喰われを防止でき、それだけ半田付け性を向上できる。
ば、焼結体の外部電極を除く外表面をガラス膜で覆った
ので、これに例えば電解メッキ処理を施せば、絶縁体で
あるガラス膜にはメッキ膜が成長することなく、外部電
極の表面のみにメッキ膜が形成されることとなる。その
結果、外部電極のみのメッキ膜形成が可能となって半田
喰われを防止でき、それだけ半田付け性を向上できる。
【０００７】
【実施例】以下、本発明の実施例を説明する。図１ない
し図４は本発明の一実施例による積層型正特性サーミス
タを説明するための図である。図において、１は本実施
例の積層型正特性サーミスタである。この正特性サーミ
スタ１は直方体状のもので、ＢａＴｉＯ3 を主成分とす
る半導体セラミックス層２と、Ｐｔ−Ｐｄからなる内部
電極３とを交互に積層するとともに、最上部，最下部に
ダミーとしてセラミックス層８を重ねて積層体を形成
し、該積層体を一体焼結して焼結体４を形成して構成さ
れている。また上記各内部電極３の一端面３ａは焼結体
４の左, 右端面４ａ，４ｂに交互に露出されており、他
の端面はセラミックス層２の内側に位置して焼結体４内
に封入されている。
し図４は本発明の一実施例による積層型正特性サーミス
タを説明するための図である。図において、１は本実施
例の積層型正特性サーミスタである。この正特性サーミ
スタ１は直方体状のもので、ＢａＴｉＯ3 を主成分とす
る半導体セラミックス層２と、Ｐｔ−Ｐｄからなる内部
電極３とを交互に積層するとともに、最上部，最下部に
ダミーとしてセラミックス層８を重ねて積層体を形成
し、該積層体を一体焼結して焼結体４を形成して構成さ
れている。また上記各内部電極３の一端面３ａは焼結体
４の左, 右端面４ａ，４ｂに交互に露出されており、他
の端面はセラミックス層２の内側に位置して焼結体４内
に封入されている。
【０００８】そして、上記焼結体４の左, 右端面４ａ，
４ｂを除く各側面には本実施例の特徴をなすガラス膜６
が被覆形成されている。このガラス膜６はＳｉの酸化物
を主成分としたペーストを塗布し、これを焼き付けて形
成されたものである。
４ｂを除く各側面には本実施例の特徴をなすガラス膜６
が被覆形成されている。このガラス膜６はＳｉの酸化物
を主成分としたペーストを塗布し、これを焼き付けて形
成されたものである。
【０００９】また、上記焼結体４の左, 右端面４ａ，４
ｂにはＡｇからなる外部電極５が形成されており、該外
部電極５は上記内部電極３の一端面３ａに電気的に接続
されている。さらに、上記外部電極５の外表面には、配
線パターンとの半田付け性を向上させるためのメッキ膜
７が被覆形成されており、これは電解メッキにより形成
されたものである。このようにして本実施例の積層型正
特性サーミスタ１は、上記焼結体４の外部電極５，メッ
キ膜７が形成された左, 右端面４ａ，４ｂ以外の外表面
がガラス膜６で覆われた構造となっている。
ｂにはＡｇからなる外部電極５が形成されており、該外
部電極５は上記内部電極３の一端面３ａに電気的に接続
されている。さらに、上記外部電極５の外表面には、配
線パターンとの半田付け性を向上させるためのメッキ膜
７が被覆形成されており、これは電解メッキにより形成
されたものである。このようにして本実施例の積層型正
特性サーミスタ１は、上記焼結体４の外部電極５，メッ
キ膜７が形成された左, 右端面４ａ，４ｂ以外の外表面
がガラス膜６で覆われた構造となっている。
【００１０】次に本実施例の積層型正特性サーミスタ１
の製造方法について説明する。まず、ＢａＣＯ3 ，Ｔｉ
Ｏ2 ，ＳｒＣＯ3 ，Ｙ2 Ｏ3 を以下の組成となるよう調
合して原料を作成する。 （Ｂａ0.9458Ｓｒ0.05Ｙ0.004 ）ＴｉＯ3 ＋0.002 Ｍｎ＋0.007 ＳｉＯ2 上記原料を、純水，及びジルコニアボールとともにポ
リエチレン製ポットに入れて５時間粉砕混合した後、乾
燥させて1100℃で２時間仮焼成する。
の製造方法について説明する。まず、ＢａＣＯ3 ，Ｔｉ
Ｏ2 ，ＳｒＣＯ3 ，Ｙ2 Ｏ3 を以下の組成となるよう調
合して原料を作成する。 （Ｂａ0.9458Ｓｒ0.05Ｙ0.004 ）ＴｉＯ3 ＋0.002 Ｍｎ＋0.007 ＳｉＯ2 上記原料を、純水，及びジルコニアボールとともにポ
リエチレン製ポットに入れて５時間粉砕混合した後、乾
燥させて1100℃で２時間仮焼成する。
【００１１】次いで、この仮焼成体を粉砕して仮焼成粉
を形成し、この仮焼成粉をポリエチレン製ポットに入
れ、これにジルコニアボール，可塑剤，溶液，有機バイ
ンダ及び分散剤を添加して16時間混合し、所定粘度のス
ラリーを得る。このスラリーをドクターブレード法によ
り、厚さ100 μm のセラミックスグリーンシートに成形
し、このグリーンシートを矩形状に打ち抜いて多数の半
導体セラミックス層２を形成する。
を形成し、この仮焼成粉をポリエチレン製ポットに入
れ、これにジルコニアボール，可塑剤，溶液，有機バイ
ンダ及び分散剤を添加して16時間混合し、所定粘度のス
ラリーを得る。このスラリーをドクターブレード法によ
り、厚さ100 μm のセラミックスグリーンシートに成形
し、このグリーンシートを矩形状に打ち抜いて多数の半
導体セラミックス層２を形成する。
【００１２】次に、上記各セラミックス層２の上面に、
Ｐｔ−Ｐｄ合金からなるペーストをスクリーン印刷して
内部電極３を形成する。この場合、内部電極３の一端面
３ａのみがセラミックス層２の端縁まで延び、他の端面
は内側に位置するように形成する。
Ｐｔ−Ｐｄ合金からなるペーストをスクリーン印刷して
内部電極３を形成する。この場合、内部電極３の一端面
３ａのみがセラミックス層２の端縁まで延び、他の端面
は内側に位置するように形成する。
【００１３】そして、図４に示すように、上記セラミッ
クス層２と内部電極３とが交互に重なり、かつ該内部電
極３の一端面３ａがセラミックス層２の左, 右端面に交
互に露出するよう積層し、これの上面，下面にダミーと
してのセラミックス層８，８を重ねる。次いで、これを
プレスで加圧，圧着して積層体を形成し、該積層体をカ
ッターで切断して所定寸法に仕上げる。これにより、上
記内部電極３の一端面３のみが積層体の左, 右端面に露
出し、残りの部分は積層体内に封入されることとなる。
クス層２と内部電極３とが交互に重なり、かつ該内部電
極３の一端面３ａがセラミックス層２の左, 右端面に交
互に露出するよう積層し、これの上面，下面にダミーと
してのセラミックス層８，８を重ねる。次いで、これを
プレスで加圧，圧着して積層体を形成し、該積層体をカ
ッターで切断して所定寸法に仕上げる。これにより、上
記内部電極３の一端面３のみが積層体の左, 右端面に露
出し、残りの部分は積層体内に封入されることとなる。
【００１４】次に、上記積層体を1350℃で１時間加熱焼
成し、焼結体４を得る。この焼結体４の内部電極３が露
出する左, 右端面４ａ，４ｂ以外の各側面にＳｉＯ2 を
主成分とするガラスペーストを塗布し、これを600 ℃で
焼き付けてガラス膜６を形成する。
成し、焼結体４を得る。この焼結体４の内部電極３が露
出する左, 右端面４ａ，４ｂ以外の各側面にＳｉＯ2 を
主成分とするガラスペーストを塗布し、これを600 ℃で
焼き付けてガラス膜６を形成する。
【００１５】次いで、上記焼結体４の左, 右端面４ａ，
４ｂにＡｇペーストを塗布した後、焼き付けて外部電極
５を形成する。ここで、図２に示すように、上記Ａｇペ
ーストを塗布する場合、外部電極５がガラス膜６の端縁
部に重なるように形成するのが望ましい。
４ｂにＡｇペーストを塗布した後、焼き付けて外部電極
５を形成する。ここで、図２に示すように、上記Ａｇペ
ーストを塗布する場合、外部電極５がガラス膜６の端縁
部に重なるように形成するのが望ましい。
【００１６】最後に、上記焼結体４に電解メッキを施
し、上記外部電極５の外表面にメッキ膜７を形成する。
この場合、上記焼結体４の外部電極５以外の部分はガラ
ス膜６で覆われていることから、メッキが成長すること
はない。これにより本実施例の積層型正特性サーミスタ
１が製造される。
し、上記外部電極５の外表面にメッキ膜７を形成する。
この場合、上記焼結体４の外部電極５以外の部分はガラ
ス膜６で覆われていることから、メッキが成長すること
はない。これにより本実施例の積層型正特性サーミスタ
１が製造される。
【００１７】本実施例の積層型正特性サーミスタ１は、
プリント基板の配線パターン上に載置され、該パターン
にメッキ膜７を半田付け接続して表面実装される。この
場合、焼結体４の左, 右端面４ａ，４ｂを除く各側面に
ガラス膜６を形成したので、外部電極５にのみメッキ膜
７の形成が可能となって表面実装時における半田喰われ
を防止して半田付け性を向上できる。
プリント基板の配線パターン上に載置され、該パターン
にメッキ膜７を半田付け接続して表面実装される。この
場合、焼結体４の左, 右端面４ａ，４ｂを除く各側面に
ガラス膜６を形成したので、外部電極５にのみメッキ膜
７の形成が可能となって表面実装時における半田喰われ
を防止して半田付け性を向上できる。
【００１８】図５は、上記実施例により製造された積層
型正特性サーミスタ１の抵抗温度特性を示す特性図であ
る。この図からも明らかなように、本実施例の積層型正
特性サーミスタによれば、キュリー点で抵抗値が約５桁
上昇しており、実用上問題のない特性が得られているこ
とがわかる。
型正特性サーミスタ１の抵抗温度特性を示す特性図であ
る。この図からも明らかなように、本実施例の積層型正
特性サーミスタによれば、キュリー点で抵抗値が約５桁
上昇しており、実用上問題のない特性が得られているこ
とがわかる。
【００１９】
【発明の効果】以上のように本発明に係る積層型正特性
サーミスタによれば、焼結体の外部電極を除く外表面に
ガラス膜を形成したので、外部電極の表面のみのメッキ
形成が可能となり、その結果表面実装時における半田喰
われを防止して半田付け性を向上できる効果がある。
サーミスタによれば、焼結体の外部電極を除く外表面に
ガラス膜を形成したので、外部電極の表面のみのメッキ
形成が可能となり、その結果表面実装時における半田喰
われを防止して半田付け性を向上できる効果がある。
【図１】本発明の一実施例による積層型正特性サーミス
タを説明するための断面図である。
タを説明するための断面図である。
【図２】上記実施例の積層型正特性サーミスタの一部拡
大断面図である。
大断面図である。
【図３】上記実施例の積層型正特性サーミスタの斜視図
である。
である。
【図４】上記実施例の積層型正特性サーミスタの製造方
法を説明するための分解斜視図である。
法を説明するための分解斜視図である。
【図５】上記実施例の効果を説明するための抵抗温度特
性を示す特性図である。
性を示す特性図である。
１ 積層型正特性サーミスタ ２ 半導体セラミックス層 ３ 内部電極 ３ａ 内部電極の一端面 ４ 焼結体 ４ａ，４ｂ 焼結体の両端面 ５ 外部電極 ６ ガラス膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂部 行雄 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体セラミックス層と内部電極とを交
互に積層して一体焼結し、該焼結体の両端面に上記内部
電極の一端面が接続される外部電極を形成してなり、正
の抵抗温度特性を有する積層型正特性サーミスタにおい
て、上記焼結体の外部電極を除く外表面をガラス膜で覆
ったことを特徴とする積層型正特性サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21260591A JPH0536501A (ja) | 1991-07-29 | 1991-07-29 | 積層型正特性サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21260591A JPH0536501A (ja) | 1991-07-29 | 1991-07-29 | 積層型正特性サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536501A true JPH0536501A (ja) | 1993-02-12 |
Family
ID=16625462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21260591A Withdrawn JPH0536501A (ja) | 1991-07-29 | 1991-07-29 | 積層型正特性サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536501A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047017A1 (fr) * | 1996-06-03 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de varistor |
| JP2002141206A (ja) * | 2001-09-17 | 2002-05-17 | Mitsubishi Materials Corp | 積層型チップサーミスタ |
| JP2012059786A (ja) * | 2010-09-06 | 2012-03-22 | Tdk Corp | セラミック積層ｐｔｃサーミスタ |
| KR101333258B1 (ko) * | 2012-03-30 | 2013-11-26 | 주식회사 이노칩테크놀로지 | 저항 가변 소자 및 그 제조방법 |
-
1991
- 1991-07-29 JP JP21260591A patent/JPH0536501A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047017A1 (fr) * | 1996-06-03 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de varistor |
| US6260258B1 (en) | 1996-06-03 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing varistor |
| JP2002141206A (ja) * | 2001-09-17 | 2002-05-17 | Mitsubishi Materials Corp | 積層型チップサーミスタ |
| JP2012059786A (ja) * | 2010-09-06 | 2012-03-22 | Tdk Corp | セラミック積層ｐｔｃサーミスタ |
| CN102403077A (zh) * | 2010-09-06 | 2012-04-04 | Tdk株式会社 | 陶瓷层叠ptc热敏电阻 |
| US8339237B2 (en) | 2010-09-06 | 2012-12-25 | Tdk Corporation | Multilayer PTC thermistor |
| KR101333258B1 (ko) * | 2012-03-30 | 2013-11-26 | 주식회사 이노칩테크놀로지 | 저항 가변 소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7193918B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2002075774A (ja) | 電子部品 | |
| JP2003022929A (ja) | 積層セラミックコンデンサ | |
| JPH03173402A (ja) | チップバリスタ | |
| JP2021082685A (ja) | セラミック電子部品およびその製造方法 | |
| JP3438736B2 (ja) | 積層型半導体磁器の製造方法 | |
| JP4748831B2 (ja) | 電子部品 | |
| JPS59215701A (ja) | 複合機能素子の製造方法 | |
| JPH06124807A (ja) | 積層型チップ部品 | |
| JPH0536501A (ja) | 積層型正特性サーミスタ | |
| JP3832071B2 (ja) | 積層バリスタ | |
| JP2002141242A (ja) | 電子部品 | |
| JPH06208903A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP3622853B2 (ja) | サーミスタ | |
| JPH0714702A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JP2727789B2 (ja) | 正特性サーミスタ及びその製造方法 | |
| JPH0536503A (ja) | 積層型バリスタ | |
| JP2020119935A (ja) | 積層バリスタおよびその製造方法 | |
| JP2002100505A (ja) | サーミスタ・キャパシタ複合積層セラミック電子部品 | |
| JP7421328B2 (ja) | セラミック電子部品 | |
| JP3622852B2 (ja) | サーミスタの製造方法 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP3240689B2 (ja) | 積層型半導体磁器組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |