JPH0529318A - 多層配線構造を有する半導体装置の製造方法 - Google Patents
多層配線構造を有する半導体装置の製造方法Info
- Publication number
- JPH0529318A JPH0529318A JP3182399A JP18239991A JPH0529318A JP H0529318 A JPH0529318 A JP H0529318A JP 3182399 A JP3182399 A JP 3182399A JP 18239991 A JP18239991 A JP 18239991A JP H0529318 A JPH0529318 A JP H0529318A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- metal wiring
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 この発明は、配線の層数が増加しても、タン
グステン膜の形成工程は増加しない多層配線構造を有す
る半導体装置の製造方法を提供しようとするものであ
る。 【構成】 第１層目の金属配線層（１４）を形成した
後、薄膜を形成し、この薄膜上に第２層目の金属配線層
（２４）を形成する。この後、薄膜を除去して、第１層
目の金属配線層（１４）、第２層目の金属配線層（２
４）をそれぞれ露出させる。そして、露出した第１層
目、第２層目の金属配線層（１４、２４）の表面上に、
タングステン膜（２８）を形成するようにした。このよ
うな方法であると、金属配線層（１４、２４）の層数が
増加しても、タングステン膜（２８）形成工程は増加し
なくなる。
グステン膜の形成工程は増加しない多層配線構造を有す
る半導体装置の製造方法を提供しようとするものであ
る。 【構成】 第１層目の金属配線層（１４）を形成した
後、薄膜を形成し、この薄膜上に第２層目の金属配線層
（２４）を形成する。この後、薄膜を除去して、第１層
目の金属配線層（１４）、第２層目の金属配線層（２
４）をそれぞれ露出させる。そして、露出した第１層
目、第２層目の金属配線層（１４、２４）の表面上に、
タングステン膜（２８）を形成するようにした。このよ
うな方法であると、金属配線層（１４、２４）の層数が
増加しても、タングステン膜（２８）形成工程は増加し
なくなる。
Description
【０００１】
【産業上の利用分野】この発明は多層配線構造を有する
半導体装置の製造方法に係わり、特にアルミニウム等の
金属で構成された配線層の表面を、タングステン等でコ
−ティングする方法に関する。
半導体装置の製造方法に係わり、特にアルミニウム等の
金属で構成された配線層の表面を、タングステン等でコ
−ティングする方法に関する。
【０００２】
【従来の技術】半導体装置における金属配線は、従来か
ら、主にアルミニウムにより構成されている。このよう
なアルミニウム配線の表面にタングステンをコ−ティン
グすると、断線しにくくなることが知られている。 参考文献：IEEE IEDM Technical Digest,1987,p205〜p2
08. 「RELIABLE TUNGSTEN ENCAPSULATED Al-Si INTERCONNE
CTSFOR SUBMICRON MULTILEVEL INTERCONNECTION」 H.Yamamoto et al. 図７〜図１２はそれぞれ、そのようなタングステンでコ
−ティングされたアルミニウム配線を有する半導体装置
の製造方法を、工程順に示す断面図である。
ら、主にアルミニウムにより構成されている。このよう
なアルミニウム配線の表面にタングステンをコ−ティン
グすると、断線しにくくなることが知られている。 参考文献：IEEE IEDM Technical Digest,1987,p205〜p2
08. 「RELIABLE TUNGSTEN ENCAPSULATED Al-Si INTERCONNE
CTSFOR SUBMICRON MULTILEVEL INTERCONNECTION」 H.Yamamoto et al. 図７〜図１２はそれぞれ、そのようなタングステンでコ
−ティングされたアルミニウム配線を有する半導体装置
の製造方法を、工程順に示す断面図である。
【０００３】まず、シリコン基板１０上に、半導体素子
（図示せず）を形成した後、シリコン酸化膜等の絶縁膜
を基板１０上に形成し、第１の層間絶縁膜１２を得る。
次いで、スパッタ法により、アルミニウム膜を第１の層
間絶縁膜１２上に形成し、この後、パタ−ニングして、
第１層アルミニウム配線１４を得る（図７）。次いで、
第１層アルミニウム配線１４の表面に、選択ＣＶＤ法に
より、タングステン膜１６を形成する（図８）。
（図示せず）を形成した後、シリコン酸化膜等の絶縁膜
を基板１０上に形成し、第１の層間絶縁膜１２を得る。
次いで、スパッタ法により、アルミニウム膜を第１の層
間絶縁膜１２上に形成し、この後、パタ−ニングして、
第１層アルミニウム配線１４を得る（図７）。次いで、
第１層アルミニウム配線１４の表面に、選択ＣＶＤ法に
より、タングステン膜１６を形成する（図８）。
【０００４】次いで、第１の層間絶縁膜１２及び第１層
アルミニウム配線１４上に、シリコン酸化膜等の絶縁膜
を形成し、第２の層間絶縁膜１８を得る。次いで、第２
の層間絶縁膜１８に、第１層アルミニウム配線１４に通
じるヴィアホ−ル２０を形成する（図９）。次いで、ヴ
ィアホ−ル２０内に、選択ＣＶＤ法により、タングステ
ン埋め込み膜２２を形成する（図１０）。
アルミニウム配線１４上に、シリコン酸化膜等の絶縁膜
を形成し、第２の層間絶縁膜１８を得る。次いで、第２
の層間絶縁膜１８に、第１層アルミニウム配線１４に通
じるヴィアホ−ル２０を形成する（図９）。次いで、ヴ
ィアホ−ル２０内に、選択ＣＶＤ法により、タングステ
ン埋め込み膜２２を形成する（図１０）。
【０００５】次いで、第２の層間絶縁膜１８上に、スパ
ッタ法により、アルミニウム膜を第２の層間絶縁膜１８
上に形成し、この後、パタ−ニングして、第２層アルミ
ニウム配線２４を得る（図１１）。次いで、第２層アル
ミニウム配線２４の表面に、選択ＣＶＤ法により、タン
グステンを膜２６を形成する（図１２）。
ッタ法により、アルミニウム膜を第２の層間絶縁膜１８
上に形成し、この後、パタ−ニングして、第２層アルミ
ニウム配線２４を得る（図１１）。次いで、第２層アル
ミニウム配線２４の表面に、選択ＣＶＤ法により、タン
グステンを膜２６を形成する（図１２）。
【０００６】上記のような製造方法であると、多層配線
構造の場合、アルミニウム配線の１層毎に、その表面に
タングステンをコ−ティングしなければならない。この
ため、アルミニウム配線の層数が増加する毎に、タング
ステンをコ−ティングする回数が増え、コストがアップ
する問題がある。
構造の場合、アルミニウム配線の１層毎に、その表面に
タングステンをコ−ティングしなければならない。この
ため、アルミニウム配線の層数が増加する毎に、タング
ステンをコ−ティングする回数が増え、コストがアップ
する問題がある。
【０００７】
【発明が解決しようとする課題】以上のように、アルミ
ニウム配線の表面をタングステンでコ−ティングする
と、断線が起きにくくなる。しかし、半導体装置が多層
配線構造化すると、タングステン膜の形成工程が、アル
ミニウム配線の１層毎に必要なために、工程が増え、コ
ストがアップしてしまう。
ニウム配線の表面をタングステンでコ−ティングする
と、断線が起きにくくなる。しかし、半導体装置が多層
配線構造化すると、タングステン膜の形成工程が、アル
ミニウム配線の１層毎に必要なために、工程が増え、コ
ストがアップしてしまう。
【０００８】この発明は、上記半導体装置が多層配線構
造化すると、タングステン膜形成工程が増加するという
問題を解決し、配線の層数が増加しても、タングステン
膜の形成工程は増加しない多層配線構造を有する半導体
装置の製造方法を提供することを目的としている。
造化すると、タングステン膜形成工程が増加するという
問題を解決し、配線の層数が増加しても、タングステン
膜の形成工程は増加しない多層配線構造を有する半導体
装置の製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、第１層目の金属配線層を形成した後、薄膜
を形成し、この薄膜上に第２層目の金属配線層を形成す
る。この後、薄膜を除去して、第１層目、第２層目の金
属配線層を露出させる。そして、露出した第１層目、第
２層目の金属配線層の表面上にタングステン膜を形成す
るようにした。
製造方法は、第１層目の金属配線層を形成した後、薄膜
を形成し、この薄膜上に第２層目の金属配線層を形成す
る。この後、薄膜を除去して、第１層目、第２層目の金
属配線層を露出させる。そして、露出した第１層目、第
２層目の金属配線層の表面上にタングステン膜を形成す
るようにした。
【００１０】
【作用】上記製造方法によれば、第１層目の配線層と第
２層目の配線層との間に形成される薄膜を除去するの
で、第１層目の配線層の表面と、第２層目の配線層の表
面とを同時に露出させることができる。このように、同
時に露出した第１層目、第２層目の配線層の表面にそれ
ぞれ、タングステンをコ−ティングするので、配線層の
層数が増えても、タングステン膜形成工程が増えること
はない。
２層目の配線層との間に形成される薄膜を除去するの
で、第１層目の配線層の表面と、第２層目の配線層の表
面とを同時に露出させることができる。このように、同
時に露出した第１層目、第２層目の配線層の表面にそれ
ぞれ、タングステンをコ−ティングするので、配線層の
層数が増えても、タングステン膜形成工程が増えること
はない。
【００１１】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１〜図６はそれぞれ、この発明の一実施
例に係わる半導体装置の製造方法について、工程順に示
す断面図である。
り説明する。図１〜図６はそれぞれ、この発明の一実施
例に係わる半導体装置の製造方法について、工程順に示
す断面図である。
【００１２】まず、シリコン基板１０上に、半導体素子
（図示せず）を形成した後、常圧ＣＶＤ法あるいは減圧
ＣＶＤ法により、シリコン酸化膜等の絶縁膜を、基板１
０上に形成し、第１の層間絶縁膜１２を得る。第１の層
間絶縁膜１２となるシリコン酸化膜は、通常、リン
（Ｐ）あるいはリンとボロン（Ｂ）を含有するものが用
いられ、その膜厚は、１０００ｎｍ程度とされる。次い
で、スパッタ法により、４００〜８００ｎｍ程度の膜厚
を有するアルミニウム合金膜を第１の層間絶縁膜１２上
に形成する。このアルミニウム合金膜は、例えばアルミ
ニウム（Ａｌ）とシリコン（Ｓｉ）との合金膜や、アル
ミニウム（Ａｌ）とシリコン（Ｓｉ）と銅（Ｃｕ）との
合金膜で構成される。この後、アルミニウム合金膜を、
通常の写真蝕刻法、及びＲＩＥ法を用いてパタ−ニング
し、第１層アルミニウム配線１４を得る（図１）。
（図示せず）を形成した後、常圧ＣＶＤ法あるいは減圧
ＣＶＤ法により、シリコン酸化膜等の絶縁膜を、基板１
０上に形成し、第１の層間絶縁膜１２を得る。第１の層
間絶縁膜１２となるシリコン酸化膜は、通常、リン
（Ｐ）あるいはリンとボロン（Ｂ）を含有するものが用
いられ、その膜厚は、１０００ｎｍ程度とされる。次い
で、スパッタ法により、４００〜８００ｎｍ程度の膜厚
を有するアルミニウム合金膜を第１の層間絶縁膜１２上
に形成する。このアルミニウム合金膜は、例えばアルミ
ニウム（Ａｌ）とシリコン（Ｓｉ）との合金膜や、アル
ミニウム（Ａｌ）とシリコン（Ｓｉ）と銅（Ｃｕ）との
合金膜で構成される。この後、アルミニウム合金膜を、
通常の写真蝕刻法、及びＲＩＥ法を用いてパタ−ニング
し、第１層アルミニウム配線１４を得る（図１）。
【００１３】次いで、第１の層間絶縁膜１２及び第１層
アルミニウム配線１４上に、回転塗布法により、シリコ
ン酸化膜よりエッチング速度が速いポリイミド膜１９を
形成する。次いで、写真蝕刻法により、ポリイミド膜１
９に第１層アルミニウム配線１４に通じるヴィアホ−ル
２０を形成する（図２）。
アルミニウム配線１４上に、回転塗布法により、シリコ
ン酸化膜よりエッチング速度が速いポリイミド膜１９を
形成する。次いで、写真蝕刻法により、ポリイミド膜１
９に第１層アルミニウム配線１４に通じるヴィアホ−ル
２０を形成する（図２）。
【００１４】次いで、ヴィアホ−ル２０内に、高融点金
属のタングステンによる埋込膜２２を形成する。このタ
ングステンによる埋込膜２２は、六フッ化タングステン
（ＷＦ6 ）ガスと水素（Ｈ2 ）ガスとの還元反応を利用
した減圧ＣＶＤ法、あるいは六フッ化タングステン（Ｗ
Ｆ6 ）ガスとシラン（ＳｉＨ4 ）ガスとの還元反応を利
用した減圧ＣＶＤ法により、ヴィアホ−ル２０内に選択
的に形成される（図３）。
属のタングステンによる埋込膜２２を形成する。このタ
ングステンによる埋込膜２２は、六フッ化タングステン
（ＷＦ6 ）ガスと水素（Ｈ2 ）ガスとの還元反応を利用
した減圧ＣＶＤ法、あるいは六フッ化タングステン（Ｗ
Ｆ6 ）ガスとシラン（ＳｉＨ4 ）ガスとの還元反応を利
用した減圧ＣＶＤ法により、ヴィアホ−ル２０内に選択
的に形成される（図３）。
【００１５】次いで、ポリイミド膜１９上に、スパッタ
法により、アルミニウム合金膜（Ａｌ−ＳｉあるいはＡ
ｌ−Ｓｉ−Ｃｕ）を形成し、この後、パタ−ニングし
て、第２層アルミニウム配線２４を得る（図４）。次い
で、ポリイミド膜１９を除去し、第１層アルミニウム配
線１４および第２層アルミニウム配線２４のそれぞれの
表面を露出させる（図５）。
法により、アルミニウム合金膜（Ａｌ−ＳｉあるいはＡ
ｌ−Ｓｉ−Ｃｕ）を形成し、この後、パタ−ニングし
て、第２層アルミニウム配線２４を得る（図４）。次い
で、ポリイミド膜１９を除去し、第１層アルミニウム配
線１４および第２層アルミニウム配線２４のそれぞれの
表面を露出させる（図５）。
【００１６】次いで、露出している第１層、第２層アル
ミニウム配線１４、２４のそれぞれの表面上に、高融点
金属のタングステンにより保護膜層２８を形成する。こ
のタングステンによる保護膜層２８は、六フッ化タング
ステン（ＷＦ6 ）ガスと水素（Ｈ2 ）ガスとの還元反応
を利用した減圧ＣＶＤ法、あるいは六フッ化タングステ
ン（ＷＦ6 ）ガスとシラン（ＳｉＨ4 ）ガスとの還元反
応を利用した減圧ＣＶＤ法により、アルミニウム配線１
４、２４の表面上に選択的に形成される（図６）。
ミニウム配線１４、２４のそれぞれの表面上に、高融点
金属のタングステンにより保護膜層２８を形成する。こ
のタングステンによる保護膜層２８は、六フッ化タング
ステン（ＷＦ6 ）ガスと水素（Ｈ2 ）ガスとの還元反応
を利用した減圧ＣＶＤ法、あるいは六フッ化タングステ
ン（ＷＦ6 ）ガスとシラン（ＳｉＨ4 ）ガスとの還元反
応を利用した減圧ＣＶＤ法により、アルミニウム配線１
４、２４の表面上に選択的に形成される（図６）。
【００１７】上記のような製造方法によれば、アルミニ
ウム配線層の信頼性を向上させるための、タングステン
コ−ティングは、アルミニウム配線の層数が増加した場
合でも、最終段階の１回の工程で可能となり、工程数の
増加を防止することができる。
ウム配線層の信頼性を向上させるための、タングステン
コ−ティングは、アルミニウム配線の層数が増加した場
合でも、最終段階の１回の工程で可能となり、工程数の
増加を防止することができる。
【００１８】また、各アルミニウム配線層を形成した
後、ポリイミド膜が除去される。このため、アルミニウ
ム配線層の相互間は大気雰囲気となり、各配線層間をシ
リコン酸化膜等によって絶縁するような従来装置より
も、配線層間の寄生容量が減り、動作が高速化される半
導体装置が得られる。
後、ポリイミド膜が除去される。このため、アルミニウ
ム配線層の相互間は大気雰囲気となり、各配線層間をシ
リコン酸化膜等によって絶縁するような従来装置より
も、配線層間の寄生容量が減り、動作が高速化される半
導体装置が得られる。
【００１９】さらに、従来装置では、アルミニウム配線
層の層間絶縁膜に接している表面上、すなわち、裏面上
には、タングステンがコ−ティングされなかったが、こ
の発明によれば、図６に示すように、裏面上にもタング
ステンがコ−ティングされるようになる。従って、配線
層の全面をタングステンによりコ−ティングでき、タン
グステンをコ−ティングすることによる信頼性が向上す
るという効果を、さらに顕著に向上させることができ
る。このような効果に加えて、配線層の表面上に、タン
グステンをコ−ティングすることにより、配線層の剛性
を高めることができるという効果もさらに得ることがで
きる。
層の層間絶縁膜に接している表面上、すなわち、裏面上
には、タングステンがコ−ティングされなかったが、こ
の発明によれば、図６に示すように、裏面上にもタング
ステンがコ−ティングされるようになる。従って、配線
層の全面をタングステンによりコ−ティングでき、タン
グステンをコ−ティングすることによる信頼性が向上す
るという効果を、さらに顕著に向上させることができ
る。このような効果に加えて、配線層の表面上に、タン
グステンをコ−ティングすることにより、配線層の剛性
を高めることができるという効果もさらに得ることがで
きる。
【００２０】尚、この発明は上記一実施例に限られるも
のではなく、種々の変形が可能である。例えば上記一実
施例では、アルミニウム配線層の層数が２層のものを説
明しているが、３層、４層、それ以上の層数を有する多
層配線構造の半導体装置を製造する際にも、この発明を
適用することができる。
のではなく、種々の変形が可能である。例えば上記一実
施例では、アルミニウム配線層の層数が２層のものを説
明しているが、３層、４層、それ以上の層数を有する多
層配線構造の半導体装置を製造する際にも、この発明を
適用することができる。
【００２１】また、第１層アルミニウム配線層上に形成
される薄膜は、ポリイミド膜でなくとも、第１層アルミ
ニウム配線層下に形成されている層間絶縁膜よりも、エ
ッチング速度が速い物質で構成されれば良い。
される薄膜は、ポリイミド膜でなくとも、第１層アルミ
ニウム配線層下に形成されている層間絶縁膜よりも、エ
ッチング速度が速い物質で構成されれば良い。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、配線の層数が増加しても、タングステン膜の形成工
程は増加しない多層配線構造を有する半導体装置の製造
方法を提供できる。
ば、配線の層数が増加しても、タングステン膜の形成工
程は増加しない多層配線構造を有する半導体装置の製造
方法を提供できる。
【図１】この発明の一実施例に係わる半導体装置の製造
方法の第１の工程を示す断面図。
方法の第１の工程を示す断面図。
【図２】この発明の一実施例に係わる半導体装置の製造
方法の第２の工程を示す断面図。
方法の第２の工程を示す断面図。
【図３】この発明の一実施例に係わる半導体装置の製造
方法の第３の工程を示す断面図。
方法の第３の工程を示す断面図。
【図４】この発明の一実施例に係わる半導体装置の製造
方法の第４の工程を示す断面図。
方法の第４の工程を示す断面図。
【図５】この発明の一実施例に係わる半導体装置の製造
方法の第５の工程を示す断面図。
方法の第５の工程を示す断面図。
【図６】この発明の一実施例に係わる半導体装置の製造
方法の第６の工程を示す断面図。
方法の第６の工程を示す断面図。
【図７】従来の半導体装置の製造方法の第１の工程を示
す断面図。
す断面図。
【図８】従来の半導体装置の製造方法の第２の工程を示
す断面図。
す断面図。
【図９】従来の半導体装置の製造方法の第３の工程を示
す断面図。
す断面図。
【図１０】従来の半導体装置の製造方法の第４の工程を
示す断面図。
示す断面図。
【図１１】従来の半導体装置の製造方法の第５の工程を
示す断面図。
示す断面図。
【図１２】従来の半導体装置の製造方法の第６の工程を
示す断面図。
示す断面図。
１０…シリコン基板、１２…層間絶縁膜、１４…第１層
アルミニウム配線層、１９…ポリイミド膜、２０…ヴィ
アホ−ル、２２…タングステン埋め込み膜、２４…第２
層アルミニウム配線層、２８…タングステン膜。
アルミニウム配線層、１９…ポリイミド膜、２０…ヴィ
アホ−ル、２２…タングステン埋め込み膜、２４…第２
層アルミニウム配線層、２８…タングステン膜。
Claims (5)
- 【請求項１】 半導体基板上に、この基板内に形成され
た能動素子を覆う第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、第１の金属配線層を形成する工
程と、 前記第１の絶縁膜上に、前記第１の金属配線層を覆い、
かつ前記第１の絶縁膜よりエッチング速度が速い薄膜を
形成する工程と、 前記薄膜内に、前記第１の金属配線層に通じる開口部を
形成する工程と、 前記薄膜上に、前記開口部を介して前記第１の金属配線
層に接続される第２の金属配線層を形成する工程と、 前記薄膜を除去し、第１、第２の金属配線層の表面を露
出させる工程と、 前記露出した第１、第２の金属配線層の表面上に、保護
膜層を形成する工程と、 を具備することを特徴とする多層配線構造を有する半導
体装置の製造方法。 - 【請求項２】 半導体基板上に、この基板内に形成され
た能動素子を覆う第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、第１の金属配線層を形成する工
程と、 前記第１の絶縁膜上に、前記第１の金属配線層を覆い、
かつ前記第１の絶縁膜よりエッチング速度が速い薄膜を
形成する工程と、 前記薄膜内に、前記第１の金属配線層に通じる開口部を
形成する工程と、 前記開口部内に、前記第１の金属配線層に接続される金
属埋込層を形成する工程と、 前記薄膜上に、前記開口部内に形成された金属埋込層を
介して前記第１の金属配線層に接続される第２の金属配
線層を形成する工程と、 前記薄膜を除去し、第１、第２の金属配線層および金属
埋込層の表面を露出させる工程と、 前記露出した第１、第２の金属配線層および金属埋込層
の表面上に、保護膜層を形成する工程と、 を具備することを特徴とする多層配線構造を有する半導
体装置の製造方法。 - 【請求項３】 前記薄膜は、ポリイミドでなることを特
徴とする請求項１あるいは２いずれかに記載の多層配線
構造を有する半導体装置の製造方法。 - 【請求項４】 前記保護膜層は、金属でなることを特徴
とする請求項１あるいは２いずれかに記載の多層配線構
造を有する半導体装置の製造方法。 - 【請求項５】 前記保護膜層は、タングステンでなるこ
とを特徴とする請求項１あるいは２いずれかに記載の多
層配線構造を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182399A JPH0529318A (ja) | 1991-07-23 | 1991-07-23 | 多層配線構造を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182399A JPH0529318A (ja) | 1991-07-23 | 1991-07-23 | 多層配線構造を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529318A true JPH0529318A (ja) | 1993-02-05 |
Family
ID=16117632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3182399A Withdrawn JPH0529318A (ja) | 1991-07-23 | 1991-07-23 | 多層配線構造を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529318A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011238897A (ja) * | 2010-04-13 | 2011-11-24 | Canon Inc | 検出装置及びその製造方法並びに検出システム |
| JP2012104647A (ja) * | 2010-11-10 | 2012-05-31 | Fujitsu Ltd | 配線基板の製造方法及び配線基板 |
-
1991
- 1991-07-23 JP JP3182399A patent/JPH0529318A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011238897A (ja) * | 2010-04-13 | 2011-11-24 | Canon Inc | 検出装置及びその製造方法並びに検出システム |
| JP2012104647A (ja) * | 2010-11-10 | 2012-05-31 | Fujitsu Ltd | 配線基板の製造方法及び配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPH10340955A (ja) | 高導電率相互接続を形成する方法 | |
| JP2658899B2 (ja) | 半導体装置の製造方法 | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| JPH0529318A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JPH01135043A (ja) | 多層配線の形成方法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0547756A (ja) | 半導体装置の製造方法 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH0936229A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |