JPH0442667A - 映像信号クランプ回路 - Google Patents
映像信号クランプ回路Info
- Publication number
- JPH0442667A JPH0442667A JP2150771A JP15077190A JPH0442667A JP H0442667 A JPH0442667 A JP H0442667A JP 2150771 A JP2150771 A JP 2150771A JP 15077190 A JP15077190 A JP 15077190A JP H0442667 A JPH0442667 A JP H0442667A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- output
- circuit
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000001052 transient effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、テレビジョン受信機等における映像信号処
理装置に用いられる映像信号クランプ回路に関するもの
である。
理装置に用いられる映像信号クランプ回路に関するもの
である。
[従来の技術1
第3図は従来の映像信号クランプ回路の構成を示すブロ
ック図であり、同図において、+11は映像信号の入力
端子、(21,(3)はバッファアンプ、(4)はコン
デンサである。
ック図であり、同図において、+11は映像信号の入力
端子、(21,(3)はバッファアンプ、(4)はコン
デンサである。
(5)はA/Dコンバータで、映像信号をディジタル信
号に変換する。(6)はサンプル回路で、」−記ディジ
タル信号のうち所定の部分、すなわちクランプ位置の値
をサンプリングする。(7)は減算回路で、上記サンプ
ル回路(6)から出力されるサンプル値と基準値設定回
路(I2)から出力される基準値との差を計算する。
号に変換する。(6)はサンプル回路で、」−記ディジ
タル信号のうち所定の部分、すなわちクランプ位置の値
をサンプリングする。(7)は減算回路で、上記サンプ
ル回路(6)から出力されるサンプル値と基準値設定回
路(I2)から出力される基準値との差を計算する。
(8)はl) / Aコンバータで、上記減算回路(7
)から出力される差信号をアナログ信号に変換する。(
9)は増幅回路、(10)はクランプタイミングを決定
するスイッチで、クランプパルス発生回路(I3)から
出力されるクランプパルスにより0NOFF制御される
。(11)は映像信号の出力端子である。
)から出力される差信号をアナログ信号に変換する。(
9)は増幅回路、(10)はクランプタイミングを決定
するスイッチで、クランプパルス発生回路(I3)から
出力されるクランプパルスにより0NOFF制御される
。(11)は映像信号の出力端子である。
つぎに、上記構成の動作について説明する。
入力端子(1)から入力された映像信号はバッファアン
プ(2)で増幅されたのち、コンデンサ(4)を通して
バッファアンプ(3)に入力される。
プ(2)で増幅されたのち、コンデンサ(4)を通して
バッファアンプ(3)に入力される。
このバッファアンプ(3)で増幅された信号は、A/D
コンバータ(5)でディジタル化され、このディジタル
信号の値のうちの所定の部分、ずなわちクランブイ9置
の値がサンプル回路(5)でサンプリングされる6第2
図はクランプ位置の映像信号との関係を示す。
コンバータ(5)でディジタル化され、このディジタル
信号の値のうちの所定の部分、ずなわちクランブイ9置
の値がサンプル回路(5)でサンプリングされる6第2
図はクランプ位置の映像信号との関係を示す。
このようにしてサンプリングされた値は、減算回路(7
)において、基準値設定回路(12)から出力される基
準値との差が計算され、D/Aコンバータ(8)を通し
てアナログ信号に変換されたのち、増幅回路(9)に入
力されて増幅される。その増幅された差信号(A)は電
圧源として動作し、クランプパルス発生回路(13)か
ら出力されるクランプパルスによりON、OFFコント
ロールされるスイッチ(10)が閉じたとき、コンデン
サ(4)を充電して、クランプ動作がおこなわれる。こ
こで、上記各構成要素(31,+51. (61,+7
1. (8)、 +91. +121はフィードバック
ループを構成しているため、クランプ位置のレベルは徐
々に基準値に収束されて、出力端子(11)から出力さ
れる。
)において、基準値設定回路(12)から出力される基
準値との差が計算され、D/Aコンバータ(8)を通し
てアナログ信号に変換されたのち、増幅回路(9)に入
力されて増幅される。その増幅された差信号(A)は電
圧源として動作し、クランプパルス発生回路(13)か
ら出力されるクランプパルスによりON、OFFコント
ロールされるスイッチ(10)が閉じたとき、コンデン
サ(4)を充電して、クランプ動作がおこなわれる。こ
こで、上記各構成要素(31,+51. (61,+7
1. (8)、 +91. +121はフィードバック
ループを構成しているため、クランプ位置のレベルは徐
々に基準値に収束されて、出力端子(11)から出力さ
れる。
[発明が解決しようとする課題]
従来の映像(i号りランプ回路は以上のように構成され
ているので、映像信号の所定の位置のしへルを基準値に
収束するまでの過渡応答特性、すなわち整定時間、オー
バーシュートなどや最終的な収束精度がフィードバック
ループの特性により決定されることになる、したがって
、過度応答および収束精度ともに高性能が要求される場
合、フィードバックループの特性に対する設計が非常に
困難なものになる欠点があった。
ているので、映像信号の所定の位置のしへルを基準値に
収束するまでの過渡応答特性、すなわち整定時間、オー
バーシュートなどや最終的な収束精度がフィードバック
ループの特性により決定されることになる、したがって
、過度応答および収束精度ともに高性能が要求される場
合、フィードバックループの特性に対する設計が非常に
困難なものになる欠点があった。
この発明は上記のような問題点を解消するためになされ
たもので、過渡応答特性および収束精度ともに向上する
ことができ、しかも、フィードバックループの特性の影
響を受けず、容易に設計することができる映像信号クラ
ンプ回路を提供することを目的とする。
たもので、過渡応答特性および収束精度ともに向上する
ことができ、しかも、フィードバックループの特性の影
響を受けず、容易に設計することができる映像信号クラ
ンプ回路を提供することを目的とする。
[課題を解決するための手段]
この発明に係る映像信号クランプ回路は、映像信号中の
所定位置からサンプルした電圧値と基準値との減算信号
を映像信号に加算するように構成したことを特徴とする
。
所定位置からサンプルした電圧値と基準値との減算信号
を映像信号に加算するように構成したことを特徴とする
。
[作用]
この発明によれば、映像信号のサンプリング値と基準値
との減算結果による誤差信号を映像信号に加曹すること
により、出力端子での収束を早めるとともに、フィード
バックループの特性の影響がほとんどなく、収束精度を
向干し、ループの設語を容易なものにできる。
との減算結果による誤差信号を映像信号に加曹すること
により、出力端子での収束を早めるとともに、フィード
バックループの特性の影響がほとんどなく、収束精度を
向干し、ループの設語を容易なものにできる。
[発明の天施例]
以下、この発明の一実施例を図面にもとづいて説明する
。
。
第1Mはこの発明の一実施例による映像信号クランプ回
路の構成を示すブロック図であり、同図において、(1
)〜(13)は第2図に示す従来例と同のため、該当部
分に同一の符号を付して、それらの詳しい説明を省略す
る。
路の構成を示すブロック図であり、同図において、(1
)〜(13)は第2図に示す従来例と同のため、該当部
分に同一の符号を付して、それらの詳しい説明を省略す
る。
第1Mにおいて、(14)は加算回路で、減算回路(7
)から出力される差信号をA/Dコンバタ(5) から
出力されるディジタル信号に加算する。
)から出力される差信号をA/Dコンバタ(5) から
出力されるディジタル信号に加算する。
つぎに、上記構成の動作について説明する。
入力端子(1)より入力された映像信号(V)はバッフ
ァアンプ(2)で増幅されたのち、コンデンサ(4)を
通してバッファアンプ(3)に入力される。このバッフ
ァアンプ(3)の出力はA/Dコンバータ(5)でディ
ジタル化される。
ァアンプ(2)で増幅されたのち、コンデンサ(4)を
通してバッファアンプ(3)に入力される。このバッフ
ァアンプ(3)の出力はA/Dコンバータ(5)でディ
ジタル化される。
ディジタル化されたデータは、第2図(C1のクランプ
パルスのタイミングで示される部分、つまり、S点がサ
ンプル回路(5)でサンプリングされ、そのサンプリン
グ値が減算回路(7)において基準値と減算されて、そ
の差信号、つまり誤差データが取り出される。この誤差
データはD/Aコンバータ(8)でアナログ信号に変換
されたのち、増幅回路(9)に入力されて増幅される。
パルスのタイミングで示される部分、つまり、S点がサ
ンプル回路(5)でサンプリングされ、そのサンプリン
グ値が減算回路(7)において基準値と減算されて、そ
の差信号、つまり誤差データが取り出される。この誤差
データはD/Aコンバータ(8)でアナログ信号に変換
されたのち、増幅回路(9)に入力されて増幅される。
その増幅された差信号(Al がスイ・ソチ(10)を
通してコンデンサ(4)を充電する。
通してコンデンサ(4)を充電する。
つまり、第2図に示されるように、クランプパルスfc
)は映像信号fVl中の基準位(T[S点で“11“と
なり、同時に、スイッチ(lO)がONする。このとき
、コンデンサ(4)は増幅回路(9)の出力(Alによ
って充電され、バッファアンプ(3)の入力が(Al
の値に固定される。この構成はフィードバックループに
なっているため、一定時間が経過すれば、バッファアン
プ(3)の人力において、第2図における8点の電圧は
定められた基!1!値に収束される。
)は映像信号fVl中の基準位(T[S点で“11“と
なり、同時に、スイッチ(lO)がONする。このとき
、コンデンサ(4)は増幅回路(9)の出力(Alによ
って充電され、バッファアンプ(3)の入力が(Al
の値に固定される。この構成はフィードバックループに
なっているため、一定時間が経過すれば、バッファアン
プ(3)の人力において、第2図における8点の電圧は
定められた基!1!値に収束される。
一方、A / I)コンバータ(5)でディジタル化さ
れた映像信号は加算回路(14)に入力され、ここで、
上記減算回路(7)の出力と加算される。これにより、
加算回路(14)の出力は、第2図S点において基準値
となり、その他の期間においては、減算回路(7)で得
られた8点における基準値との差にあたる一定値が加え
られた信号となる。したがって、出力端子(11)に出
力される信号は、(3)。
れた映像信号は加算回路(14)に入力され、ここで、
上記減算回路(7)の出力と加算される。これにより、
加算回路(14)の出力は、第2図S点において基準値
となり、その他の期間においては、減算回路(7)で得
られた8点における基準値との差にあたる一定値が加え
られた信号となる。したがって、出力端子(11)に出
力される信号は、(3)。
+51 、 +6) 、 (71、(8) 、 +91
、1121で構成されるフィードバックループが収束
する以前に目標値に収束され、また、フィードバックル
ープに定常誤差があっても、出力端子+11)から出力
される段階で。
、1121で構成されるフィードバックループが収束
する以前に目標値に収束され、また、フィードバックル
ープに定常誤差があっても、出力端子+11)から出力
される段階で。
その定常誤差は打ち消されることになる。
[発明の効果]
以上のように、この発明によれば、フィードバックルー
プから取り出される誤差信号を映像信号に加算すること
により、収束を速めて過渡応答特性を向上することがで
きるとともに、ループ特性に影響されることなく、収束
精度の向上も図り得る。また、ループ特性の影響が少な
いから、ループの設計も容易となる。
プから取り出される誤差信号を映像信号に加算すること
により、収束を速めて過渡応答特性を向上することがで
きるとともに、ループ特性に影響されることなく、収束
精度の向上も図り得る。また、ループ特性の影響が少な
いから、ループの設計も容易となる。
第1図はこの発明の一実施例による映像信号クランプ回
路の構成を示すブロック図、第2図は動作タイミングを
示すタイミングチャート、第3図は従来の映像信号クラ
ンプ回路の構成を示すブロック図である。 (5)・・・A/Dコンバータ、(8)・・・サンプル
回路、(7)・・・減算回路、(1G)・・・スイッチ
、(14)・・・加算回路。 なお、図中の同一符号は同一または相当部分を示す。
路の構成を示すブロック図、第2図は動作タイミングを
示すタイミングチャート、第3図は従来の映像信号クラ
ンプ回路の構成を示すブロック図である。 (5)・・・A/Dコンバータ、(8)・・・サンプル
回路、(7)・・・減算回路、(1G)・・・スイッチ
、(14)・・・加算回路。 なお、図中の同一符号は同一または相当部分を示す。
Claims (1)
- (1)映像信号中の所定位置の電圧をサンプルする手段
と、そのサンプルされた電圧値を基準値から減算する手
段と、その減算結果を映像信号に加算する手段とを備え
たことを特徴とする映像信号クランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2150771A JPH0442667A (ja) | 1990-06-07 | 1990-06-07 | 映像信号クランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2150771A JPH0442667A (ja) | 1990-06-07 | 1990-06-07 | 映像信号クランプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0442667A true JPH0442667A (ja) | 1992-02-13 |
Family
ID=15504065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2150771A Pending JPH0442667A (ja) | 1990-06-07 | 1990-06-07 | 映像信号クランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0442667A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284384A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 映像信号用クランプ回路 |
-
1990
- 1990-06-07 JP JP2150771A patent/JPH0442667A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284384A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 映像信号用クランプ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0629841A (ja) | 被ディザリング・アナログ/デジタル変換回路 | |
JPH05187888A (ja) | 電磁レゾルバの位相補償 | |
JPH0622172A (ja) | 撮像装置 | |
JPS5946131B2 (ja) | 符号化回路 | |
JPH0442667A (ja) | 映像信号クランプ回路 | |
JP3100762B2 (ja) | デジタルカメラ用クランプ回路 | |
US5311314A (en) | Method of and arrangement for suppressing noise in a digital signal | |
JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
JPS62181579A (ja) | ゴ−スト除去装置 | |
JPS6228892B2 (ja) | ||
KR950005254B1 (ko) | 오디오 펄스의 잡음 보상회로 | |
JPS6058634B2 (ja) | デイジタル映像信号レベルコントロ−ル回路 | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JP2725424B2 (ja) | アナログディジタル変換器 | |
JPS605396Y2 (ja) | アナログ出力回路 | |
JPH0718179Y2 (ja) | 自動利得調整回路 | |
KR950007903B1 (ko) | Tv수상기의 고우스트 제거장치 | |
JPH0249075B2 (ja) | ||
JPH03292064A (ja) | クランプ回路 | |
KR930011572B1 (ko) | 아날로그-디지탈 영상신호 변환장치 | |
JPH0153546B2 (ja) | ||
JPS63252070A (ja) | フイ−ドバツククランプ回路 | |
JPH04107075A (ja) | クランプ回路 | |
JPH0772180A (ja) | 電流−電圧変換回路 | |
JPH02154179A (ja) | 自動利得制御装置 |