JPH0528369B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、ストロボ装置、更に詳しくはカメラ
のフオーカルプレーンシヤツタでフイルム露光が
行なわれている間にパルス状の小発光を繰返し行
ない実質的に均等な発光を行なう「フラツト発光
モード」と、シヤツタが全開したときに発光を開
始し、このときの発光量が適正露光に必要な量に
なつたときに発光停止させる「閃光発光モード」
とを有するストロボ装置に関する。Detailed Description of the Invention (Technical Field) The present invention is a strobe device, more specifically, a focal plane shutter of a camera that repeatedly emits small pulses of light while film is being exposed, thereby substantially uniformly emitting light. ``Flat emission mode'', which emits light with a certain angle, and ``flash emission mode'', which starts emitting light when the shutter is fully opened and stops emitting light when the amount of light emitted at this time reaches the amount required for proper exposure.
The present invention relates to a strobe device having the following.

（従来技術） 一般に、直列制御形ストロボは、特公昭44−
30905号公報等に記載され第７図に示すようにメ
インコンデンサC_M、閃光放電管X_O、メインサイ
リスタSCR_M、転流コンデンサC_C、同転流コンデ
ンサC_Cの充電用抵抗R_C1，R_C2、転流サイリスタ
SCR_C等で構成されている。(Prior art) In general, series-controlled strobes are
As described in Publication No. 30905 and shown in Figure 7, the main capacitor C _M , the flash discharge tube X _O , the main thyristor SCR _M , the commutating capacitor C _C , and the charging resistors R _C1 and R of the co-commuting capacitor C _{C C2} , commutation thyristor
It consists of SCR _C , etc.

そして、メインサイリスタSCR_Mをオンするこ
とによつて閃光放電管X_Oによる発光を開始し、
このときの発光量が適正露光を得るに必要な量に
なつたときに転流サイリスタSCR_Cをオンし、抵
抗R_C1，R_C2によつて充電された転流コンデンサ
C_Cで上記メインサイリスタSCR_Mを逆バイアスす
ることによつて同メインサイリスタSCR_Mをオフ
にし閃光放電管X_Oの発光を停止するようになつ
ている。 Then, by turning on the main thyristor SCR _M , the flash discharge tube X _O starts emitting light,
When the amount of light emitted at this time reaches the amount necessary to obtain proper exposure, the commutating thyristor SCR _C is turned on, and the commutating capacitor charged by the resistors R _C1 and R _C2
By reverse biasing the main thyristor _SCRM at _CC , the main thyristor _SCRM is turned off and light emission from the flash discharge tube _XO is stopped.

このような直列制御形ストロボを用いて、カメ
ラのシヤツタでフイルム露光が行なわれている間
にパルス状の小発光を繰返し行ない、実質的に均
等な発光を行なうフラツト発光を行なう場合、小
発光を停止させる際には前回の小発光で放電され
た転流コンデンサC_Cに充電されていることが必
要である。 When using such a serially controlled strobe to perform flat flash, which repeatedly emits small pulse-like flashes while the camera's shutter is exposing the film, it is necessary to When stopping, it is necessary that the commutating capacitor C _C discharged from the previous small light emission be charged.

しかしながら、転流コンデンサC_Cへの充電時
定数は抵抗R_C1，R_C2が存在するために小さくで
きず、また、転流コンデンサC_Cによる転流サイ
リスタSCR_Cへの転流の時定数があるので転流動
作を速くできないので、必然的に閃光発光の開始
から次の閃光発光の開始までの時間を少なくでき
ないという不具合がある。また、転流コンデンサ
C_Cへの充電が充分に行なわれないときに転流サ
イリスタSCR_Cをオンすると転流ミスを起こす不
具合もある。 However, the charging time constant to the commutating capacitor C _C cannot be reduced due to the presence of resistors R _C1 and R _C2 , and there is also a time constant for commutation to the commutating thyristor SCR _C by the commutating capacitor C _C. Therefore, since the commutation operation cannot be made faster, there is inevitably a problem that the time from the start of flash light emission to the start of the next flash light emission cannot be reduced. Also, commutation capacitor
If the commutation thyristor SCR _C is turned on when C _C is not sufficiently charged, there is a problem that a commutation error may occur.

（目的） 本発明の目的は簡単な構成でフラツト発光と閃
光発光とを切り換えるようにしたストロボ装置を
提供することにある。(Objective) An object of the present invention is to provide a strobe device that can switch between flat light emission and flash light emission with a simple configuration.

（概要） 本発明に係るストロボ装置は、「フラツト発光
モード」時には、発光制御用コンデンサを放電ル
ープ中に介挿した状態で小発光を繰返し行ない、
「閃光発光モード」時には、上記コンデンサを発
光停止用の転流コンデンサとして用いるようにし
たものである。(Summary) In the "flat light emission mode", the strobe device according to the present invention repeatedly emits small light emissions with the light emission control capacitor inserted in the discharge loop.
In the "flash light emission mode", the above-mentioned capacitor is used as a commutating capacitor for stopping light emission.

（実施例） 本発明の第１の実施例を第１図ないし第３図を
用いて説明する。(Example) A first example of the present invention will be described using FIGS. 1 to 3.

第１図は、本実施例のストロボ装置における電
気回路の主回路１００を示し、第２図は、同回路
１００の発光を制御するための制御回路２００を
示し、第３図Ａ，Ｂはタイムチヤートを示す。 FIG. 1 shows a main circuit 100 of the electric circuit in the strobe device of this embodiment, FIG. 2 shows a control circuit 200 for controlling the light emission of the circuit 100, and FIGS. 3A and 3B show a timer circuit 100. Show chart.

第１図において、電源電池等の電源電圧を高圧
に変換する昇圧電源回路DCCの一端は負電圧供
給ライン（以下、ラインl₀と略称する）に接続さ
れると共に接地され、他端は整流用のダイオード
D₁を介して正電圧供給ライン（以下、ラインl₁と
略称する）に接続されている。同ラインl₁，l₀間
にはメインコンデンサC₁が接続され、同メイン
コンデンサC₁の両端には抵抗R₀と抵抗R₁でなる
分圧回路が接続され、両抵抗R₀，R₁の分圧点か
ら後述する制御回路２００へモニタ電圧信号Ｍが
送出されるようになつている。 In Figure 1, one end of the step-up power supply circuit DCC, which converts the power supply voltage of a power supply battery, etc., into high voltage is connected to a negative voltage supply line (hereinafter abbreviated as line _l0 ) and grounded, and the other end is used for rectification. diode of
It is connected to the positive voltage supply line (hereinafter abbreviated as line l ₁ ) via D ₁ . A main capacitor C ₁ is connected between the same lines l _{1 and} l ₀ , and a voltage divider circuit consisting of a resistor R ₀ and a resistor R ₁ is connected to both ends of the main capacitor C ₁ , and both resistors R ₀ and R ₁ A monitor voltage signal M is sent from a voltage dividing point to a control circuit 200, which will be described later.

また、両ラインl₀，l₁間には、抵抗R₂とネオン
ランプNEの直列回路でなる周知の充電完了表示
回路が接続されると共に、抵抗R₃，R₄，R₅、ト
リガコンデンサC₂、コンデンサC₃、トリガサイ
リスタQ₁、トリガトランスＴでなる周知のトリ
ガ回路が接続されている。 In addition, a well-known charging completion indicating circuit consisting of a series circuit of a resistor R ₂ and a neon lamp NE is connected between both lines l ₀ and l ₁ , as well as resistors R ₃ , R ₄ , R ₅ , and a trigger capacitor C. ₂ , a capacitor C ₃ , a trigger thyristor Q ₁ , and a trigger transformer T.

上記抵抗R₅にはオアゲートOR₁の出力端が接
続され、同オアゲートOR₁の入力端のそれぞれに
は後述する制御回路２００から送出される、フラ
ツト発光トリガ信号A₁と閃光発光トリガ信号A₅
が供給されるようになつている。 The output terminal of the OR gate OR ₁ is connected to the resistor R ₅ , and the input terminals of the OR gate OR ₁ receive a flat light emission trigger signal A ₁ and a flash light emission trigger signal A ₅ sent from the control circuit 200, which will be described later.
are now being supplied.

更に上記両ラインl₀，l₁間には、ダオオードD₂
とコイルL₁の並列回路と、閃光放電管XLと、第
１のスイツチング素子である第３のサイリスタ
Q₂との直列回路が接続されている。上記閃光放
電管XLのトリガ電極は、上記トリガトランスＴ
のトリガ出力端に接続され、上記第１のサイリス
タQ₂のアノード・カソード間には抵抗R₆が接続
されている。同サイリスタQ₂のゲートとラインl₀
との間にはバイアス設定用の抵抗R₇が接続され
ると共に、同ゲートはコンデンサC₄と抵抗R₈を
介して後述する制御回路２００からの閃光発光開
始信号A₆が供給されるようになつている。また、
上記両ラインl₀，l₁間にはコイルL₂と第２のスイ
ツチング素子である第２のサイリスタQ₃と第３
のスイツチング素子である第３のサイリスタQ₄
との直列回路が接続されている。上記第２のサイ
リスタQ₃のゲート・カソード間にはバイアス設
定用の抵抗R₁₀が接続され、同ゲートはコンデン
サC₆と抵抗R₁₁を介して後述する制御回路２００
からの放電制御信号A₃が供給されるようになつ
ている。 Furthermore, between the above two lines l ₀ and l ₁ , there is a diode D ₂
and a parallel circuit of coil _L1 , flash discharge tube XL, and third thyristor which is the first switching element.
A series circuit with Q ₂ is connected. The trigger electrode of the flash discharge tube XL is the trigger transformer T.
A resistor _R6 is connected between the anode and cathode of the first thyristor _Q2 . Same thyristor Q ₂ gate and line l ₀
A resistor _R7 for bias setting is connected between the gate and the gate, and a flash light emission start signal _A6 from a control circuit 200, which will be described later, is supplied to the gate via a capacitor _C4 and a resistor _R8 . It's summery. Also,
Between the above two lines l ₀ and l ₁ are a coil L ₂ and a second thyristor Q 3 which is a second switching element, and a third thyristor Q ₃ which is a second switching element.
The third thyristor _Q4 is the switching element of
A series circuit with is connected. A bias setting resistor _R10 is connected between the gate and cathode of the second thyristor _Q3 , and the gate is connected to a control circuit 200, which will be described later, via a capacitor _C6 and a resistor _R11 .
A discharge control signal _A3 is supplied from the terminal.

上記第３のサイリスタQ₄のゲート・カソード
間にはバイアス設定用の抵抗R₁₂が接続され、同
ゲートはコンデンサC₇と抵抗R₁₃を介して３入力
形のオアゲートOR₂の出力端に接続されている。
同オアゲートOR₂の入力端のそれぞれには後述す
る制御回路２００からの小発光開始信号A₂、小
発光再開信号A₄、閃光発光停止信号A₇が供給さ
れるようになつている。上記閃光放電管XLと第
１のサイリスタQ₂との接続点と、上記第２と第
３のサイリスタQ₄の接続点との間には発光制御
用コンデンサC₅が接続されている。また閃光放
電管XLと発光制御用コンデンサC₅との接続点に
はダイオードD₃のアノードが接続され、同ダイ
オードのカソードはラインl₁に接続されている。
また、ラインl₁と第２のサイリスタQ₃のカソード
との間には抵抗R₉が接続されている。このよう
に本実施例の主回路１００が構成されている。次
にこの主回路１００に接続される制御回路２００
を第２図を用いて説明する。本実施例においては
カメラに設けられる同調接点１はフオーカルプレ
ーンシヤツタの先幕が走行開始し、同先幕でフイ
ルム画面上を走行し始める直前に１回オンとな
り、同先幕でフイルム画面上を走行し終えた直後
にもう１度オンとなるようになつている。従つて
「フラツト発光モード」と「閃光発光モード」と
を有するストロボ装置においては、２回にわたつ
てオンとなる同調接点１の信号を上記両モードに
応じて識別して用いる必要がある。このような識
別機能を有して上記制御回路２００が構成されて
いる。 A bias setting resistor _R12 is connected between the gate and cathode of the third thyristor _Q4 , and the gate is connected to the output terminal of a 3-input OR gate _OR2 via a capacitor _C7 and a resistor _R13 . has been done.
A small light emission start signal A ₂ , a small light emission restart signal A ₄ , and a flash light emission stop signal A ₇ are supplied to the input terminals of the OR gate OR ₂ from a control circuit 200, which will be described later. A light emission control capacitor _C5 is connected between the connection point between the flash discharge tube XL and the first thyristor _Q2 and the connection point between the second and third thyristor _Q4 . Further, the anode of a diode _D3 is connected to the connection point between the flash discharge tube XL and the light emission control capacitor _C5 , and the cathode of the diode is connected to the line _l1 .
Further, a resistor _R9 is connected between the line _l1 and the cathode of the second thyristor _Q3 . The main circuit 100 of this embodiment is configured in this way. Next, a control circuit 200 connected to this main circuit 100
will be explained using FIG. In this embodiment, the tuning contact 1 provided on the camera is turned on once just before the front curtain of the focal plane shutter starts running and the front curtain starts running on the film screen, It is designed to turn on again immediately after the vehicle finishes running above it. Therefore, in a strobe device having a "flat light emission mode" and a "flash light emission mode", it is necessary to distinguish and use the signal of the tuning contact 1 which is turned on twice according to the above-mentioned two modes. The control circuit 200 is configured to have such an identification function.

同調接点１の一端は接地され、他端は抵抗２を
介して正電圧が供給される端子＋Ｂに接続される
と共にNPN形のトランジスタ３のベースに接続
されている。同トランジスタ３のエミツタは接地
され、コレクタは抵抗４を介して上記端子＋Ｂに
接続されている。このトランジスタ３のコレクタ
は、入力レベルがＨレベルからＬレベルに立下る
に伴なつてＨレベルのワンシヨツトパルス出力を
送出するワンシヨツトパルス発生回路（以下パル
ス発生回路と略称する）５の入力端に接続され、
同回路５の出力端は、３入力形のアンドゲート６
の第１入力端と２入力形のアンドゲート７の一方
の入力端に接続されている。同アンドゲート７の
他方の入力端はインバータ８の入力端に、同イン
バータ８の出力端はアンドゲート６の第２の入力
端に接続されている。上記アンドゲート６の出力
端はRS形のフリツプフロツプ回路（以下、FF回
路と略称する）９のセツト入力端に接続されてい
る。上記FF回路９の出力端はアンドゲート７の
他方の入力端に接続され、同アンドゲート７の出
力端はFF回路１０のセツト入力端に接続される
と共に、同出力端から上記主回路１００（第１図
参照）側へ閃光発光トリガ信号A₅と閃光発光開
始信号A₆が送出されるようになつている。上記
アンドゲート６の第３の入力端は、「フラツト発
光モード」と「閃光発光モード」とを切換えるモ
ードスイツチ１１の共通端子１１ｃに接続される
と共にインバータ１２を介して、上記パルス発生
回路５の出力端が一方の入力端に接続されたアン
ドゲート１３の他方の入力端に接続されている。
モードスイツチ１１の一方の端子１１ａは抵抗１
０を介して上記同様の端子＋Ｂに接続され、他方
の端子１１ｂは接地されている。上記アンドゲー
ト１３の出力端はFF回路１４のセツト入力端に
接続され、同回路１４の出力端は、一方の入力端
にＶ−Ｆコンバータ１５の出力端が接続されたア
ンドゲート１６の他方の入力端に接続されてい
る。 One end of the tuning contact 1 is grounded, and the other end is connected via a resistor 2 to a terminal +B to which a positive voltage is supplied and to the base of an NPN transistor 3. The emitter of the transistor 3 is grounded, and the collector is connected to the terminal +B via a resistor 4. The collector of this transistor 3 is connected to the input terminal of a one-shot pulse generation circuit (hereinafter abbreviated as pulse generation circuit) 5 that sends out a one-shot pulse output of H level as the input level falls from H level to L level. connected to
The output terminal of the circuit 5 is a 3-input type AND gate 6
and one input terminal of a two-input type AND gate 7. The other input terminal of the AND gate 7 is connected to the input terminal of an inverter 8, and the output terminal of the inverter 8 is connected to the second input terminal of the AND gate 6. The output terminal of the AND gate 6 is connected to the set input terminal of an RS type flip-flop circuit (hereinafter abbreviated as FF circuit) 9. The output terminal of the FF circuit 9 is connected to the other input terminal of the AND gate 7, and the output terminal of the AND gate 7 is connected to the set input terminal of the FF circuit 10, and from the same output terminal to the main circuit 100 ( A flash trigger signal _A5 and a flash start signal _A6 are sent to the side (see FIG. 1). The third input terminal of the AND gate 6 is connected to the common terminal 11c of the mode switch 11 for switching between the "flat light emission mode" and the "flash light emission mode", and is also connected to the common terminal 11c of the mode switch 11 for switching between the "flat light emission mode" and the "flash light emission mode", and is connected to the pulse generating circuit 5 via the inverter 12. The output terminal is connected to the other input terminal of an AND gate 13 whose output terminal is connected to one input terminal.
One terminal 11a of the mode switch 11 is connected to a resistor 1.
0 to the same terminal +B as described above, and the other terminal 11b is grounded. The output terminal of the AND gate 13 is connected to the set input terminal of the FF circuit 14, and the output terminal of the circuit 14 is connected to the other input terminal of the AND gate 16, which has one input terminal connected to the output terminal of the V-F converter 15. Connected to the input end.

上記主回路１００（第１図参照）からのモニタ
電圧信号Ｍが供給される端子は２乗回路１７と逆
数回路１８を順次に介してＶ−Ｆコンバータ１５
の入力端に接続されている。同Ｖ−Ｆコンバータ
１５の出力端は、アンドゲート１９の一方の入力
端に接続され、同アンドゲート１９の出力端は放
電タイミング設定カウンタ回路２０のカウント入
力端に接続され、同回路２０の出力端はパルス発
生回路２１の入力端と出力端を介してアンドゲー
ト２２の一方の入力端に接続されていると共に、
上記放電制御信号A₃を上記主回路１００側に送
り出されるようになつている。 A terminal to which the monitor voltage signal M from the main circuit 100 (see FIG. 1) is supplied is connected to a V-F converter 15 via a square circuit 17 and a reciprocal circuit 18 in sequence.
is connected to the input end of the The output terminal of the V-F converter 15 is connected to one input terminal of the AND gate 19, the output terminal of the AND gate 19 is connected to the count input terminal of the discharge timing setting counter circuit 20, and the output terminal of the same circuit 20 is connected to the output terminal of the AND gate 19. The end is connected to one input end of the AND gate 22 via the input end and output end of the pulse generation circuit 21, and
The discharge control signal _A3 is sent to the main circuit 100 side.

一方、発振回路２３には発振周波数を決めるた
めの抵抗２３ａとコンデンサ２３ｂの一端が接続
され、夫々の他端は上記端子＋Ｂに接続されてい
る。同回路２３の出力端はアンドゲート２４の一
方の入力端に接続され、同アンドゲート２４の出
力端は、総発光時間設定カウンタ回路２５の入力
端と出力端、パルス発生回路２６の入力端と出力
端、FF回路２７のセツト入力端と出力端を順次
に介して上記アンドゲート２２の他方の入力端に
接続され、同アンドゲート２２の出力端からリセ
ツト信号Ｒが送出されるようになつている。 On the other hand, one end of a resistor 23a and a capacitor 23b for determining the oscillation frequency are connected to the oscillation circuit 23, and the other end of each is connected to the terminal +B. The output terminal of the circuit 23 is connected to one input terminal of an AND gate 24, and the output terminal of the AND gate 24 is connected to the input terminal and output terminal of the total light emission time setting counter circuit 25, and the input terminal of the pulse generation circuit 26. The output terminal is connected to the other input terminal of the AND gate 22 via the set input terminal and output terminal of the FF circuit 27 in sequence, and the reset signal R is sent from the output terminal of the AND gate 22. There is.

上記アンドゲート１６の出力端は小発光間隔設
定カウンタ回路２８の入力端に接続され、同回路
２８の出力端は、パルス発生回路２９の入力端に
接続され、同回路２９の出力端から上記小発光再
開信号A₄が上記主回路１００（第１図参照）側
に送出されるようになつている。上記FF回路１
４の出力端はパルス発生回路３０の入力端にも接
続されており、同回路３０の出力端はオアゲート
３１の一方の入力端に接続されると共に、同出力
端からはフラツト発光トリガ信号A₁と小発光開
始信号A₂が上記主回路１００（第１図参照）側
に送出されるようになつている。上記オアゲート
３１の他方の入力端は、上記パルス発生回路２９
の出力端に接続されている。同オアゲート３１の
出力端はFF回路３２のセツト入力端に接続され、
同回路３２の出力端は上記アンドゲート１９の他
方の入力端に接続されている。 The output terminal of the AND gate 16 is connected to the input terminal of a small light emission interval setting counter circuit 28, the output terminal of the circuit 28 is connected to the input terminal of a pulse generation circuit 29, and the output terminal of the circuit 29 is connected to the small emission interval setting counter circuit 28. The light emission restart signal _A4 is sent to the main circuit 100 (see FIG. 1). Above FF circuit 1
The output terminal of 4 is also connected to the input terminal of a pulse generation circuit 30, and the output terminal of the circuit 30 is connected to one input terminal of an OR gate 31, and the flat light emission trigger signal A ₁ is output from the same output terminal. and a small light emission start signal _A2 are sent to the main circuit 100 (see FIG. 1). The other input terminal of the OR gate 31 is connected to the pulse generating circuit 29.
connected to the output end of the The output terminal of the OR gate 31 is connected to the set input terminal of the FF circuit 32,
The output terminal of the circuit 32 is connected to the other input terminal of the AND gate 19.

一方、ストロボ装置本体には受光ダイオード３
３が設けられていて、この受光ダイオード３３の
アノードは接地されると共に積分回路を形成する
オベアンプ３４の非反転入力端に接続されてお
り、カソードは同オペアンプ３４の反転入力端に
接続されている。そして、同オペアンプ３４の反
転入力端と出力端との間には積分用コンデンサ３
５が接続され、同コンデンサ３５の両端にはアナ
ログスイツチ３６が接続されている。同アナログ
スイツチ３６の制御端には、上記FF回路１０の
出力端に接続されたインバータ３７の出力端が接
続されている。 On the other hand, the main body of the strobe device has a light receiving diode 3.
3, the anode of this light receiving diode 33 is grounded and connected to the non-inverting input terminal of an operational amplifier 34 forming an integrating circuit, and the cathode is connected to the inverting input terminal of the operational amplifier 34. . An integrating capacitor 3 is connected between the inverting input terminal and the output terminal of the operational amplifier 34.
5 is connected to the capacitor 35, and an analog switch 36 is connected to both ends of the capacitor 35. The control end of the analog switch 36 is connected to the output end of an inverter 37, which is connected to the output end of the FF circuit 10.

上記オペアンプ３４の非反転入力端は接地さ
れ、出力端は、電圧比較回路を形成するオペアン
プ３８の非反転入力端に接続されており、同オペ
アンプ３８の反転入力端には一端が上記端子＋Ｂ
に接続された抵抗３９，４０によつて形成される
分圧回路の分圧点が接続されている。なお抵抗４
０は基準電圧設定用の可変抵抗となつていて、絞
り値、フイルム感度に応じて変化されるようにな
つている。 The non-inverting input terminal of the operational amplifier 34 is grounded, and the output terminal is connected to the non-inverting input terminal of an operational amplifier 38 forming a voltage comparator circuit.One end of the operational amplifier 34 is connected to the terminal +B.
A voltage dividing point of a voltage dividing circuit formed by resistors 39 and 40 connected to is connected. Note that resistance 4
0 is a variable resistor for setting a reference voltage, which can be changed according to the aperture value and film sensitivity.

上記オペアンプ３８の出力端はパルス発生回路
４１の入力端に接続され、同回路４１の出力端か
ら上記閃光発光停止信号A₇が上記主回路１００
（第１図参照）側に送出されるようになつている。 The output terminal of the operational amplifier 38 is connected to the input terminal of the pulse generation circuit 41, and the flash emission stop signal _A7 is sent from the output terminal of the circuit 41 to the main circuit 100.
(See Figure 1).

また、アンドゲート２２の出力端から送出され
るリセツト信号ＲはFF回路１４，２７、放電タ
イミング設定カウンタ２０、総発光量設定カウン
タ回路２５、小発光間隔設定カウンタ回路２８の
それぞれのリセツト端に送出されるようになつて
いて、上記パスル発生回路４１の出力端は上記
FF回路９，１０のそれぞれのリセツト端に接続
されている。また、上記パスル発生回路２１の出
力端は上記FF回路３２のリセツト端に接続され
ている。上記小発光間隔設定カウンタ回路２８に
は、シヤツタ秒時、フイルム感度等に応じて設定
されるプリセツトデータX₁が供給されるように
なつていて、上記総発光時間設定カウンタ回路２
５には、シヤツタ秒時等に応じて決められる、フ
イルム露光開始から終了までの時間以上に対応す
るカウント数に設定される。プリセツトデータ
X₂が供給されるようになつており、上記放電タ
イミング設定カウンタ回路２０には、上記プリセ
ツトデータX₁に対応するカウント数より少ない
カウント数に対応するプリセツトデータX₃が供
給されるようになつている。 Further, the reset signal R sent from the output terminal of the AND gate 22 is sent to the reset terminals of the FF circuits 14 and 27, the discharge timing setting counter 20, the total light emission amount setting counter circuit 25, and the small light emission interval setting counter circuit 28. The output terminal of the pulse generating circuit 41 is
It is connected to each reset terminal of FF circuits 9 and 10. Further, the output terminal of the pulse generating circuit 21 is connected to the reset terminal of the FF circuit 32. The small flash interval setting counter circuit 28 is supplied with preset data _X1 set according to the shutter speed, film sensitivity, etc., and the total flash time setting counter circuit 2
5 is set to a count number corresponding to or longer than the time from the start to the end of film exposure, which is determined according to the shutter time and the like. Preset data
X ₂ is supplied, and the discharge timing setting counter circuit 20 is supplied with preset data X ₃ corresponding to a count number smaller than the count number corresponding to the preset data X ₁ . It's getting old.

このように構成された本実施例における動作を
第３図Ａ，Ｂを参照して説明する。 The operation of this embodiment configured in this way will be explained with reference to FIGS. 3A and 3B.

先ず、「フラツト発光モード」時における動作
を説明する。この場合にはモードスイツチ１１の
共通端子１１ｃが端子１１ｂ側に切換えられてい
るので、アンドゲート６が閉じられ、これに伴な
つてFF回路９の出力がＬレベルであるのでアン
ドゲート７が閉じられた状態にある。従つて、閃
光発光トリガ信号A₅、閃光発光開始信号A₆、閃
光発光停止信号A₇が共にＬレベルを保たれる。 First, the operation in the "flat light emission mode" will be explained. In this case, the common terminal 11c of the mode switch 11 is switched to the terminal 11b side, so the AND gate 6 is closed, and the output of the FF circuit 9 is at L level, so the AND gate 7 is closed. is in a state of being Therefore, the flash light emission trigger signal A ₅ , the flash light emission start signal A ₆ , and the flash light emission stop signal A ₇ are all maintained at the L level.

今、シヤツタレリーズを行なうと先幕走行が開
始し、これに伴なつて同調接点１がオンとなる。
これに伴なつてトランジスタ３のベースが接地さ
れるので同トランジスタ３がオフとなり同調信号
Ｘが第３図Ａに示すようにＨレベルとなる。する
とパルス発生回路５にＨレベルのワンシヨツトパ
ルスが生じる。このパルスは開かれているアンド
ゲート１３を通過しFF回路１４をセツトし、同
回路１４の出力がＨレベルに反転する。すると、
パルス発生回路３０の出力端からのフラツト発光
トリガ信号A₁、小発光開始信号A₂にＨレベルの
ワンシヨツトパルスが生じる。このような信号
A₁のＨレベルのワンシヨツトパルスは主回路１
００のオアゲートOR₁、抵抗R₅、コンデンサC₃
を介してトリガサイリスタQ₁のゲートに供給さ
れ、同サイリスタQ₁をオンする。すると、ライ
ンl₁→抵抗R₃→トリガコンデンサC₂→トリガトラ
ンスＴの一次コイル→ラインl₀の経路で既に充電
されているトリガコンデンサC₂の電荷は放電さ
れ、このときの放電電流がトリガトランスＴの１
次コイルに流れ、同トランスＴの２次コイルに高
圧が生じ閃光放電管XLがトリガされる。 Now, when the shutter is released, the front curtain starts running, and along with this, the tuning contact 1 turns on.
Along with this, the base of the transistor 3 is grounded, so the transistor 3 is turned off and the tuning signal X becomes H level as shown in FIG. 3A. Then, a one-shot pulse of H level is generated in the pulse generating circuit 5. This pulse passes through the open AND gate 13, sets the FF circuit 14, and the output of the circuit 14 is inverted to H level. Then,
An H level one shot pulse is generated in the flat light emission trigger signal A ₁ and the small light emission start signal A ₂ from the output terminal of the pulse generating circuit 30. signal like this
The high level one shot pulse of _A1 is the main circuit 1.
00 OR gate OR ₁ , resistor R ₅ , capacitor C ₃
is supplied to the gate of the trigger thyristor _Q1 through the circuit, turning on the trigger thyristor _Q1 . Then, the charge of the trigger capacitor C 2 that has already been charged in the path of line l ₁ → resistor R ₃ → trigger capacitor C _{2 →} primary coil of trigger transformer T → line l ₀ is discharged, and the discharge current at this time is the trigger Transformer T 1
The current flows to the next coil, and high voltage is generated in the secondary coil of the transformer T, triggering the flash discharge tube XL.

これと同時に制御回路２００からの小発光開始
信号A₂のＨレベルのワンシヨツトパルスはオア
ゲートOR₂、抵抗R₁₃、コンデンサC₇を介して第
３のサイリスタQ₄のゲートに供給され、同サイ
リスタQ₄をオンする。すると、ラインl₁→コイル
L₁→閃光放電管XL→発光制御用コンデンサC₅→
第３のサイリスタQ₄のアノード・カソード→ラ
インl₀の経路に電流が流れ、閃光放電管XLによ
る発光が開始する。 At the same time, the H-level one-shot pulse of the small light emission start signal _A2 from the control circuit 200 is supplied to the gate of the third thyristor _Q4 via the OR gate _OR2 , the resistor _R13 , and the capacitor _C7 . Turn on _Q4 . Then, line l ₁ → coil
L ₁ → Flash discharge tube XL → Light emission control capacitor C ₅ →
A current flows through the path from the anode/cathode of the third thyristor _Q4 to the line _l0 , and the flash discharge tube XL starts emitting light.

これと同時に上記FF回路１４のＨレベル出力
によつてアンドゲート２４が開かれるので発振回
路２３の出力パルスが総発光時間設定カウンタ回
路２５に入力されカウントを開始する。また、こ
のときのメインコンデンサC₁の電圧は抵抗R₀，
R₁によつて分圧されたモニタ電圧信号Ｍとして
２乗回路１７に供給され、同回路１７によつて上
記メインコンデンサC₁のエネルギーに比例した
電圧に変換され、逆数回路１８によつて上記メイ
ンコンデンサC₁のエネルギーに反比例した電圧
に変換される。この電圧はＶ−Ｆコンバータ１５
によつて入力電圧に比例した周波数を有するパル
ス信号Ｐに変換される。このパルス信号Ｐはアン
ドゲート１６を介して小発光間隔設定カウンタ回
路２８に入力され同回路２８によつてカウントが
開始される。又、上記パルス信号Ｐは上記信号
A₁，A₂にＨレベルパルスが生じることによつて
Ｈレベルに反転された出力を生じるFF回路３２
によつて開かれるアンドゲート１９を通過し、放
電タイミング設定カウンタ回路２０によつてカウ
ントが開始される。 At the same time, the AND gate 24 is opened by the H level output of the FF circuit 14, and the output pulse of the oscillation circuit 23 is input to the total light emission time setting counter circuit 25, which starts counting. Also, the voltage of the main capacitor C ₁ at this time is the resistance R ₀ ,
It is supplied to the square circuit 17 as a monitor voltage signal M divided by _R1 , and converted by the same circuit 17 into a voltage proportional to the energy of the main capacitor _C1 , and by the reciprocal circuit 18 It is converted into a voltage that is inversely proportional to the energy of the main capacitor _C1 . This voltage is V-F converter 15
is converted into a pulse signal P having a frequency proportional to the input voltage. This pulse signal P is input to the small light emission interval setting counter circuit 28 via the AND gate 16, and counting is started by the same circuit 28. Moreover, the above pulse signal P is the above signal
FF circuit 32 that generates an output inverted to H level by generating H level pulses at A ₁ and A ₂
The discharge timing setting counter circuit 20 starts counting.

そして閃光放電管XLの放電電流によるコンデ
ンサC₅への充電が完了し、第３のサイリスタQ₄
の通電電流が保持電流以下になると同サイリスタ
Q₄がオフとなつて発光が停止する。そして、上
記パルス信号Ｐのパルス数がプリセツトデータ
X₃に対応するカウント数に達すると放電タイミ
ング設定カウンタ回路２０の出力がＨレベルにな
る。するとパスル発生回路２１がトリガされ、Ｈ
レベルパルスが生じ、このＨレベルパルスは放電
制御信号A₃として主回路１００の抵抗R₁₁、コン
デンサC₆を介して第２のサイリスタQ₃をオンす
る。すると、閃光放電管XLに流れる電流によつ
て充電されている発光制御用コンデンサC₅の電
荷が、ダイオードD₂のアノード・カソード→ラ
インl₁→コイルL₂→第２のサイリスタQ₃のアノー
ド・カソードの経路で瞬時に放電され、次回の小
発光開始、言い換えれば小発光再開に備えられ
る。これと同時に上記放電制御信号A₃のＨレベ
ルパルスによつてFF回路３２がリセツトされる
ので同回路３２の出力がＬレベルに反転し、これ
に伴なつてアンドゲート１９が閉じられるので上
記パルス信号Ｐが放電タイミング設定カウンタ回
路２０に入力されなくなる。 Then, charging of the capacitor C ₅ by the discharge current of the flash discharge tube XL is completed, and the third thyristor Q ₄
When the energizing current of the thyristor becomes less than the holding current, the same thyristor
_Q4 turns off and stops emitting light. Then, the number of pulses of the pulse signal P is the preset data.
When the count number corresponding to X ₃ is reached, the output of the discharge timing setting counter circuit 20 becomes H level. Then, the pulse generation circuit 21 is triggered and the H
A level pulse is generated, and this H level pulse turns on the second thyristor Q ₃ as a discharge control signal A ₃ via the resistor R ₁₁ and capacitor C ₆ of the main circuit 100. Then, the electric charge of the light emission control capacitor _C5 charged by the current flowing through the flash discharge tube XL is transferred from the anode/cathode of the diode _D2 to the line _L1 to the coil _L2 to the anode of the second thyristor _Q3 .・It is instantaneously discharged in the cathode path and is ready for the next small light emission start, in other words, the small light emission restart. At the same time, the FF circuit 32 is reset by the H level pulse of the discharge control signal _A3 , so the output of the circuit 32 is inverted to L level, and the AND gate 19 is closed accordingly, so that the above pulse is reset. The signal P is no longer input to the discharge timing setting counter circuit 20.

しかる後、上記小発光間隔設定カウンタ回路２
８による上記パルス信号Ｐのパルスカウント数が
プリセツトデータX₁に対応するカウント数に達
すると、同回路２８の出力にＨレベルパルスが生
じ、同回路２８がリセツトされると共にこのパル
スによつてパスル発生回路２９がトリガされ、同
回路２９の出力端にＨレベルパルスが生じる。こ
のパルスは小発光再開信号A₄として主回路１０
０のオアゲートOR₂、抵抗R₁₃、コンデンサC₇を
介して第３のサイリスタQ₄のゲートに印加され、
同サイリスタQ₄がオンとなる。これと同時に小
発光再開信号A₄のＨレベルパルスがオアゲート
３１を介してFF回路３２をセツトするので同回
路３２の出力がＨレベルに反転され、これに伴な
つてアンドゲート１９が再び開かれ上記パルス信
号Ｐが放電タイミング設定カウンタ回路２０に入
力され上述同様にカウントが開始する。 After that, the above-mentioned small light emission interval setting counter circuit 2
When the pulse count number of the pulse signal P by 8 reaches the count number corresponding to the preset data _X1 , an H level pulse is generated at the output of the circuit 28, the circuit 28 is reset, and this pulse The pulse generating circuit 29 is triggered, and an H level pulse is generated at the output terminal of the circuit 29. This pulse is sent to the main circuit 10 as a small light emission restart signal _A4 .
applied to the gate of the third thyristor Q ₄ via the OR gate OR ₂ of 0, the resistor R ₁₃ and the capacitor C ₇ ,
The same thyristor _Q4 turns on. At the same time, the H level pulse of the small light emission restart signal _A4 sets the FF circuit 32 via the OR gate 31, so the output of the circuit 32 is inverted to H level, and accordingly, the AND gate 19 is opened again. The pulse signal P is input to the discharge timing setting counter circuit 20, and counting is started in the same manner as described above.

以下、同様に放電制御信号A₄と小発光再開信
号A₃に順次にＨレベルパルスが繰返し発生され
ることによつて閃光放電管XLによる小発光が繰
返し行なわれる。このような小発光の繰返し間
隔、即ち発光間隔は、メインコンデンサC₁の電
圧が高い時には長く、低い時には短かくなる。従
つてメインコンデンサC₁の電圧低下に伴なつて
１つの小発光の光量が徐々に減少するので、発光
間隔を徐々に短かくして、実質的な発光量が一定
になるようにしている。なおこの発光間隔は閃光
放電管XLにおける消イオン時間以下に設定する
必要があることは勿論である。 Thereafter, similarly, H level pulses are repeatedly generated in sequence in the discharge control signal _A4 and the small light emission restart signal _A3 , thereby causing the flash discharge tube XL to repeatedly emit small light. The repetition interval of such small light emission, ie, the light emission interval, becomes longer when the voltage of the main capacitor C1 is high, and becomes shorter when the voltage of the main capacitor _C1 is low. Therefore, as the voltage of the main capacitor _C1 decreases, the amount of light from each small light emission gradually decreases, so the light emission interval is gradually shortened so that the substantial amount of light emission remains constant. It goes without saying that this emission interval must be set to be shorter than the deionization time in the flash discharge tube XL.

しかる後、総発光時間設定カウンタ回路２５に
入力されるパルス数がプリセツトデータX₂に達
すると同回路２５の出力がＨレベルになる。この
出力によつてパルス発生回路２６がトリガされ、
FF回路２７がセツトされ、アンドゲート２２が
開かれる。すると、同アンドゲート２２を放電制
御信号A₃のＨレベルパルスが通過した時点で同
アンドゲート２２の出力端に生じるリセツト信号
Ｒで関連回路各部がリセツトされ一連のフラツト
発光が完了する。 Thereafter, when the number of pulses input to the total light emitting time setting counter circuit 25 reaches the preset data _X2 , the output of the circuit 25 becomes H level. This output triggers the pulse generation circuit 26,
FF circuit 27 is set and AND gate 22 is opened. Then, when the H level pulse of the discharge control signal _A3 passes through the AND gate 22, the reset signal R generated at the output terminal of the AND gate 22 resets each part of the related circuit, completing a series of flat light emissions.

次に、「閃光発光モード」時における動作を説
明する。この場合にはモードスイツチ１１の共通
端子１１ｃが端子１１ａ側に切換えられる。今、
シヤツタレリーズを行なうと先幕走行が開始し、
これに伴なつて同調接点１がオンとなる。これに
伴なつてトランジスタ３のベースが接地されるの
で同トランジスタ３がオフとなり同調信号Ｘが第
３図Ｂに示すようにＨレベルとなる。するとパル
ス発生回路５にＨレベルパルスが生じる。このパ
ルスはを通過しFF回路９をセツトし、同アンド
ゲート６を閉じると共にアンドゲート７を開く。 Next, the operation in the "flash light emission mode" will be explained. In this case, the common terminal 11c of the mode switch 11 is switched to the terminal 11a side. now,
When the shutter is released, the front curtain starts running.
Along with this, the tuning contact 1 is turned on. Along with this, the base of the transistor 3 is grounded, so the transistor 3 is turned off and the tuning signal X becomes H level as shown in FIG. 3B. Then, an H level pulse is generated in the pulse generating circuit 5. This pulse passes through, sets the FF circuit 9, closes the AND gate 6, and opens the AND gate 7.

しかる後、同調接点１が先幕がフイルム画面を
走行完了（シヤツタ全開）すると同時に再びオン
になると同調信号Ｘが再びＨレベルになる。する
とパルス発生回路５がトリガされ、Ｈレベルパル
スが生じる。このＨレベルパルスは、FF回路９
の出力によつて開かれているアンドゲート７を通
過し、閃光発光トリガ信号A₅と閃光発光開始信
号A₆にＨレベルパルスが生じる。そして、閃光
発光トリガ信号A₅のＨレベルパルスが上記主回
路１００のオアゲートOR₁、抵抗R₅、コンデン
サC₃を介してトリガサイリスタQ₁のゲートに印
加されるので同サイリスタQ₁がオンとなり、上
述同様に閃光放電管XLのトリガがなされる。こ
れと同時に閃光発光開始信号A₆のＨレベルパル
スが抵抗R₈、コンデンサC₄を介して第１のサイ
リスタQ₂のゲートに印加されるので同サイリス
タQ₂がオンとなる。同サイリスタQ₂のオンに伴
なつて閃光放電管による発光が開始する。 Thereafter, when the tuning contact 1 is turned on again at the same time as the leading curtain completes running on the film screen (the shutter is fully open), the tuning signal X becomes H level again. Then, the pulse generating circuit 5 is triggered and an H level pulse is generated. This H level pulse is transmitted to the FF circuit 9.
The signal passes through the AND gate 7 which is opened by the output of , and an H level pulse is generated in the flash trigger signal _A5 and the flash start signal _A6 . Then, the H level pulse of the flash light emission trigger signal _A5 is applied to the gate of the trigger thyristor Q1 via the OR gate _OR1 , the resistor _R5 , and the capacitor _C3 of the main circuit ₁₀₀ , so that the thyristor _Q1 is turned on. , the flash discharge tube XL is triggered in the same manner as described above. At the same time, the H level pulse of the flash light emission start signal _A6 is applied to the gate of the first thyristor _Q2 via the resistor _R8 and the capacitor _C4 , so that the first thyristor _Q2 is turned on. As the thyristor _Q2 turns on, the flash discharge tube starts emitting light.

又、これと同時に上記信号A₅，A₆のＨレベル
パルスによつてFF回路１０がセツトされるので
これに伴なつてアナログスイツチ３６が開かれ、
受光ダイオード３３とコンデンサ３５による被写
体からの反射光の積分が開始する。このときの積
分出力電圧、即ち、オペアンプ３４の出力端の電
圧がオペアンプ３８によつて抵抗３９，４０によ
る基準電圧と比較される。 At the same time, the FF circuit 10 is set by the H level pulses of the signals A ₅ and A ₆ , and accordingly the analog switch 36 is opened.
The light receiving diode 33 and the capacitor 35 start integrating the reflected light from the subject. The integrated output voltage at this time, ie, the voltage at the output end of the operational amplifier 34, is compared by the operational amplifier 38 with the reference voltage provided by the resistors 39 and 40.

しかる後、受光ダイオード３３の受光量が適正
露出を得る値に達すると、オペアンプ３８の出力
がＨレベルとなつてパルス発生回路４１がトリガ
され、同回路４１の出力端にＨレベルパルスが生
じる。このＨレベルパルスは閃光発光停止信号
A₇として上記主回路１００のオアゲートOR₂、
抵抗R₁₃、コンデンサC₇を介して第３のサイリス
タQ₄のゲートに印加されるので同サイリスタQ₄
がオンとなる。この第３のサイリスタQ₄がオン
となると、ラインl₁→抵抗R₉→発光制御用コンデ
ンサC₅→抵抗R₆→ラインl₀の経路ですでに充電さ
れている発光制御用コンデンサC₅によつて第１
のサイリスタQ₂が逆バイアスされる同サイリス
タQ₂がオフとなつて閃光放電管XLの発光が停止
し、一連の閃光発光動作が完了する。 Thereafter, when the amount of light received by the light receiving diode 33 reaches a value for obtaining proper exposure, the output of the operational amplifier 38 becomes H level, triggering the pulse generating circuit 41, and an H level pulse is generated at the output terminal of the circuit 41. This H level pulse is a flash light emission stop signal.
A ₇ is the OR gate OR ₂ of the main circuit 100,
The voltage is applied to the gate of the third thyristor Q ₄ through the resistor R ₁₃ and the capacitor C ₇ , so that the same thyristor Q ₄
turns on. When this third thyristor _Q4 is turned on, the light emission control capacitor C5, which _has already been charged, is connected to the line _l1 → resistor _R9 → light emission control capacitor _C5 → resistor _R6 → line _l0 . Yotsutte 1st
The thyristor _Q2 is reverse biased, and the same thyristor _Q2 is turned off, and the flashlight discharge tube XL stops emitting light, completing a series of flashlight emission operations.

次に、本発明の第２実施例を第４図を用いて説
明する。本実施例は、上記第１図に示す主回路１
００のダイオードD₃を回路３０１に置き換えた
主回路３００とし、この主回路３００に上記第２
図に示す制御回路２００を接続するようにしたも
のである。 Next, a second embodiment of the present invention will be described using FIG. 4. In this embodiment, the main circuit 1 shown in FIG.
A main circuit 300 is obtained by replacing the diode _D3 of 00 with a circuit 301, and the above-mentioned second
The control circuit 200 shown in the figure is connected thereto.

即ち、ラインl₁と閃光放電管XLと発光制御用
コンデンサC₅との接続点との間には、回路３０
１が接続されている。この回路３０１は抵抗
R₃₀₁、ダイオードD₃₀₁、抵抗３０２の直列回路と
サイリスタQ₃₀₁を並列接続したもので、同サイリ
スタQ₃₀₁のゲートは抵抗R₃₀₁とダイオードD₃₀₁の
カソードの接続点に接続されている。 That is, a circuit 30 is connected between the line _l1 and the connection point between the flash discharge tube XL and the light emission control capacitor _C5 .
1 is connected. This circuit 301 is a resistor
A series circuit of R ₃₀₁ , diode D ₃₀₁ , and resistor ₃₀₂ is connected in parallel with thyristor Q 301 , and the gate of thyristor Q ₃₀₁ is connected to the connection point of the cathode of resistor R ₃₀₁ and diode D ₃₀₁ .

このように構成することによつて「フラツト発
光モード」時に放電制御信号A₃がＨレベルにな
ると第２のサイリスタQ₃がオンになるに伴なつ
て発光制御用コンデンサC₅→サイリスタQ₃₀₁→コ
イルL₂→第２のサイリスタQ₃の経路で発光制御
用コンデンサC₅の放電がなされる。 With this configuration, when the discharge control signal _A3 goes to H level in the "flat light emission mode", the second thyristor _Q3 turns on and the light emission control capacitor _C5 → thyristor Q ₃₀₁ → The light emission control capacitor _C5 is discharged along the path from the coil _L2 to the second thyristor _Q3 .

また、上記第１実施例においては、「フラツト
発光モード」時における小発光量を決定する発光
制御用コンデンサC₅は容量固定のものであるが、
第５図に示すように、閃光放電管XLと第１のサ
イリスタQ₂の接続点と、第２及び第３のサイリ
スタQ₂，Q₄の接続点との間に第５図に示すよう
にそれぞれの容量が異なる複数のコンデンサ
C₄₀₁，C₄₀₂，C₄₀₃を切換スイツチS₄₀₄で選択的に
接続するような回路４００に置き換えても良く、
このようにすることによつて複数のコンデンサ
C₄₀₁，C₄₀₂，C₄₀₃のそれぞれの容量に応じた小発
光の光量が選択的に得られる。即ち、容量が大き
いときには大きな発光をし、小さな時には小さな
発光をすることになる。 Furthermore, in the first embodiment, the light emission control capacitor _C5 , which determines the small amount of light emission in the "flat light emission mode", has a fixed capacity;
As shown in FIG. 5, there is a connection point between the flash discharge tube XL and the first thyristor Q ₂ and the connection point of the second and third thyristors Q ₂ and Q ₄ as shown in FIG. 5. Multiple capacitors, each with a different capacity
It may be replaced with a circuit 400 in which C ₄₀₁ , C ₄₀₂ , and C ₄₀₃ are selectively connected by a changeover switch S ₄₀₄ .
By doing this you can use multiple capacitors
A small amount of light emission can be selectively obtained depending on the capacity of each of C ₄₀₁ , C ₄₀₂ , and C ₄₀₃ . That is, when the capacitance is large, a large amount of light is emitted, and when the capacitance is small, a small amount of light is emitted.

また、上記第２実施例においても第６図に示す
ように、発光制御用コンデンサC₂を同様な回路
４００に置き換えても小発光の光量を変化させる
ことができることは勿論である。 Furthermore, in the second embodiment as well, as shown in FIG. 6, it is of course possible to change the light amount of the small light emission by replacing the light emission control capacitor _C2 with a similar circuit 400.

また上記各実施例において実質的な発光量を変
化させるために小発光間隔設定カウンタ回路２８
に入力されるプリセツトデータX₁を変化させる
ことによつて発光間隔を変化させるようにしても
良いこと勿論である。 In addition, in each of the above embodiments, a small light emission interval setting counter circuit 28 is used to change the substantial amount of light emission.
Of course, the light emitting interval may be changed by changing the preset data _X1 input to the .

更に、「フラツト発光モード」時のトリガと
「閃光発光モード」時のトリガを上述のように２
回にわたつてオンとなる同調接点１を用いずに、
上記両モードのそれぞれに対応する２系統のトリ
ガ信号を受けるようにしても良いこと勿論であ
る。 Furthermore, the trigger for "flat flash mode" and the trigger for "flash flash mode" are set to two as described above.
Without using the tuning contact 1 that turns on over and over again,
Of course, two systems of trigger signals corresponding to each of the above two modes may be received.

（発明の効果） このように本発明によれば、従来装置に用いら
れている、充電時間が多くかかる転 発光が行なえると共に、閃光発光も従来同様に
行なえる利点がある。(Effects of the Invention) As described above, the present invention has the advantage of not only being able to carry out light transfer, which takes a long time to charge, which is used in conventional devices, but also allowing flash light to be emitted in the same way as in the conventional device.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明の第１実施例を示すストロボ
装置の主回路部の電気回路図、第２図は、上記第
１図に示す主回路に接続される制御回路部の電気
回路図、第３図Ａは、上記第１実施例におけるス
トロボ装置の「フラツト発光モード」時の動作説
明用の波形図、第３図Ｂは、上記第１実施例にお
けるストロボ装置の「閃光発光モード」時の動作
説明用の波形図、第４図は、本発明の第２実施例
を示すストロボ装置の主回路部の電気回路図、第
５図は、上記第１図に示すストロボ装置の主回路
部の変形例を示す電気回路図、第６図は、上記第
４図に示すストロボ装置の主回路部の変形例を示
す電気回路図、第７図は、従来の直列制御形スト
ロボ装置を示す電気回路図である。 C₁……メインコンデンサ、C₅……発光制御用
コンデンサ、Q₂……第１のサイリスタ（第１の
スイツチング素子）、Q₃……第２のサイリスタ
（第２のスイツチング素子），Q₄……第３のサイ
リスタ（第３のスイツチング素子）、D₃……ダイ
オード、XL……閃光放電管、２００……制御回
路。 FIG. 1 is an electric circuit diagram of a main circuit section of a strobe device showing a first embodiment of the present invention, and FIG. 2 is an electric circuit diagram of a control circuit section connected to the main circuit shown in FIG. 1 above. FIG. 3A is a waveform diagram for explaining the operation of the strobe device in the first embodiment in the "flat light emission mode", and FIG. 3B is a waveform diagram for explaining the operation of the strobe device in the first embodiment in the "flash light emission mode". 4 is an electric circuit diagram of the main circuit section of the strobe device showing the second embodiment of the present invention, and FIG. 5 is an electric circuit diagram of the main circuit section of the strobe device shown in FIG. 1 above. FIG. 6 is an electric circuit diagram showing a modification of the main circuit section of the strobe device shown in FIG. 4, and FIG. 7 is an electric circuit diagram showing a conventional series control strobe device. It is a circuit diagram. C ₁ ... Main capacitor, C ₅ ... Capacitor for light emission control, Q ₂ ... First thyristor (first switching element), Q ₃ ... Second thyristor (second switching element), Q ₄ ... third thyristor (third switching element), D ₃ ... diode, XL ... flash discharge tube, 200 ... control circuit.

Claims (1)

【特許請求の範囲】 １ フラツト発光と閃光発光とが選択できるスト
ロボ装置において、 メインコンデンサの両端に並列接続された、閃
光放電管と第１のスイツチング素子の直列回路
と、第２のスイツチング素子と第３のスイツチン
グ素子の直列回路と、 上記閃光放電管と第１のスイツチング素子の接
続点と、上記第２と第３のスイツチング素子の接
続点との間に接続された、発光制御用コンデンサ
と、 上記第２のスイツチング素子のオン動作によつ
て形成される、上記発光制御用コンデンサの充電
電荷の放電回路と、 上記第３のスイツチング素子のオン動作によつ
て形成される、上記第１のスイツチング素子への
逆バイアス回路と、 フラツト発光モード時に上記第３のスイツチン
グ素子をオンする小発光開始信号と、上記第２の
スイツチング素子をオンする放電制御信号とを上
記閃光放電管の消イオン時間内に繰返し発生さ
せ、閃光発光モード時には上記第１のスイツチン
グ素子をオンする閃光発光開始信号と、上記第３
のスイツチング素子をオンする閃光発光停止信号
とを発生させる制御回路と、 を具備し、 フラツト発光時には閃光放電管と発光制御用コ
ンデンサと第３のスイツチング素子との経路にて
発光動作を行わせ、閃光発光時には閃光放電管と
第１のスイツチング素子との経路にて発光動作を
行わせるようにしたことを特徴とするストロボ装
置。[Scope of Claims] 1. A strobe device capable of selecting between flat light emission and flash light emission, comprising: a series circuit of a flash discharge tube and a first switching element, and a second switching element connected in parallel to both ends of a main capacitor. a series circuit of a third switching element; a light emission control capacitor connected between a connection point between the flash discharge tube and the first switching element and a connection point between the second and third switching elements; , a discharging circuit for the charge charged in the light emission control capacitor, which is formed by the ON operation of the second switching element; and the first circuit, which is formed by the ON operation of the third switching element. A reverse bias circuit for the switching element, a small light emission start signal that turns on the third switching element in the flat light emission mode, and a discharge control signal that turns on the second switching element are connected to the deionization time of the flash discharge tube. a flash light emission start signal that is repeatedly generated within the flash light emission mode and turns on the first switching element in the flash light emission mode;
a control circuit that generates a flash light emission stop signal that turns on a switching element; and, during flat light emission, the light emission operation is performed through a path between the flash discharge tube, the light emission control capacitor, and the third switching element; 1. A strobe device characterized in that when a flash is emitted, a light emitting operation is performed in a path between a flash discharge tube and a first switching element.