JPH0528369B2 - - Google Patents
Info
- Publication number
- JPH0528369B2 JPH0528369B2 JP59221819A JP22181984A JPH0528369B2 JP H0528369 B2 JPH0528369 B2 JP H0528369B2 JP 59221819 A JP59221819 A JP 59221819A JP 22181984 A JP22181984 A JP 22181984A JP H0528369 B2 JPH0528369 B2 JP H0528369B2
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- circuit
- flash
- switching element
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 58
- 238000002242 deionisation method Methods 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 240000007320 Pinus strobus Species 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 230000001960 triggered effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 101100340248 Arabidopsis thaliana SCRM gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Stroboscope Apparatuses (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Description
【発明の詳細な説明】
(技術分野)
本発明は、ストロボ装置、更に詳しくはカメラ
のフオーカルプレーンシヤツタでフイルム露光が
行なわれている間にパルス状の小発光を繰返し行
ない実質的に均等な発光を行なう「フラツト発光
モード」と、シヤツタが全開したときに発光を開
始し、このときの発光量が適正露光に必要な量に
なつたときに発光停止させる「閃光発光モード」
とを有するストロボ装置に関する。Detailed Description of the Invention (Technical Field) The present invention is a strobe device, more specifically, a focal plane shutter of a camera that repeatedly emits small pulses of light while film is being exposed, thereby substantially uniformly emitting light. ``Flat emission mode'', which emits light with a certain angle, and ``flash emission mode'', which starts emitting light when the shutter is fully opened and stops emitting light when the amount of light emitted at this time reaches the amount required for proper exposure.
The present invention relates to a strobe device having the following.
(従来技術)
一般に、直列制御形ストロボは、特公昭44−
30905号公報等に記載され第7図に示すようにメ
インコンデンサCM、閃光放電管XO、メインサイ
リスタSCRM、転流コンデンサCC、同転流コンデ
ンサCCの充電用抵抗RC1,RC2、転流サイリスタ
SCRC等で構成されている。(Prior art) In general, series-controlled strobes are
As described in Publication No. 30905 and shown in Figure 7, the main capacitor C M , the flash discharge tube X O , the main thyristor SCR M , the commutating capacitor C C , and the charging resistors R C1 and R of the co-commuting capacitor C C C2 , commutation thyristor
It consists of SCR C , etc.
そして、メインサイリスタSCRMをオンするこ
とによつて閃光放電管XOによる発光を開始し、
このときの発光量が適正露光を得るに必要な量に
なつたときに転流サイリスタSCRCをオンし、抵
抗RC1,RC2によつて充電された転流コンデンサ
CCで上記メインサイリスタSCRMを逆バイアスす
ることによつて同メインサイリスタSCRMをオフ
にし閃光放電管XOの発光を停止するようになつ
ている。 Then, by turning on the main thyristor SCR M , the flash discharge tube X O starts emitting light,
When the amount of light emitted at this time reaches the amount necessary to obtain proper exposure, the commutating thyristor SCR C is turned on, and the commutating capacitor charged by the resistors R C1 and R C2
By reverse biasing the main thyristor SCRM at CC , the main thyristor SCRM is turned off and light emission from the flash discharge tube XO is stopped.
このような直列制御形ストロボを用いて、カメ
ラのシヤツタでフイルム露光が行なわれている間
にパルス状の小発光を繰返し行ない、実質的に均
等な発光を行なうフラツト発光を行なう場合、小
発光を停止させる際には前回の小発光で放電され
た転流コンデンサCCに充電されていることが必
要である。 When using such a serially controlled strobe to perform flat flash, which repeatedly emits small pulse-like flashes while the camera's shutter is exposing the film, it is necessary to When stopping, it is necessary that the commutating capacitor C C discharged from the previous small light emission be charged.
しかしながら、転流コンデンサCCへの充電時
定数は抵抗RC1,RC2が存在するために小さくで
きず、また、転流コンデンサCCによる転流サイ
リスタSCRCへの転流の時定数があるので転流動
作を速くできないので、必然的に閃光発光の開始
から次の閃光発光の開始までの時間を少なくでき
ないという不具合がある。また、転流コンデンサ
CCへの充電が充分に行なわれないときに転流サ
イリスタSCRCをオンすると転流ミスを起こす不
具合もある。 However, the charging time constant to the commutating capacitor C C cannot be reduced due to the presence of resistors R C1 and R C2 , and there is also a time constant for commutation to the commutating thyristor SCR C by the commutating capacitor C C. Therefore, since the commutation operation cannot be made faster, there is inevitably a problem that the time from the start of flash light emission to the start of the next flash light emission cannot be reduced. Also, commutation capacitor
If the commutation thyristor SCR C is turned on when C C is not sufficiently charged, there is a problem that a commutation error may occur.
(目的)
本発明の目的は簡単な構成でフラツト発光と閃
光発光とを切り換えるようにしたストロボ装置を
提供することにある。(Objective) An object of the present invention is to provide a strobe device that can switch between flat light emission and flash light emission with a simple configuration.
(概要)
本発明に係るストロボ装置は、「フラツト発光
モード」時には、発光制御用コンデンサを放電ル
ープ中に介挿した状態で小発光を繰返し行ない、
「閃光発光モード」時には、上記コンデンサを発
光停止用の転流コンデンサとして用いるようにし
たものである。(Summary) In the "flat light emission mode", the strobe device according to the present invention repeatedly emits small light emissions with the light emission control capacitor inserted in the discharge loop.
In the "flash light emission mode", the above-mentioned capacitor is used as a commutating capacitor for stopping light emission.
(実施例)
本発明の第1の実施例を第1図ないし第3図を
用いて説明する。(Example) A first example of the present invention will be described using FIGS. 1 to 3.
第1図は、本実施例のストロボ装置における電
気回路の主回路100を示し、第2図は、同回路
100の発光を制御するための制御回路200を
示し、第3図A,Bはタイムチヤートを示す。 FIG. 1 shows a main circuit 100 of the electric circuit in the strobe device of this embodiment, FIG. 2 shows a control circuit 200 for controlling the light emission of the circuit 100, and FIGS. 3A and 3B show a timer circuit 100. Show chart.
第1図において、電源電池等の電源電圧を高圧
に変換する昇圧電源回路DCCの一端は負電圧供
給ライン(以下、ラインl0と略称する)に接続さ
れると共に接地され、他端は整流用のダイオード
D1を介して正電圧供給ライン(以下、ラインl1と
略称する)に接続されている。同ラインl1,l0間
にはメインコンデンサC1が接続され、同メイン
コンデンサC1の両端には抵抗R0と抵抗R1でなる
分圧回路が接続され、両抵抗R0,R1の分圧点か
ら後述する制御回路200へモニタ電圧信号Mが
送出されるようになつている。 In Figure 1, one end of the step-up power supply circuit DCC, which converts the power supply voltage of a power supply battery, etc., into high voltage is connected to a negative voltage supply line (hereinafter abbreviated as line l0 ) and grounded, and the other end is used for rectification. diode of
It is connected to the positive voltage supply line (hereinafter abbreviated as line l 1 ) via D 1 . A main capacitor C 1 is connected between the same lines l 1 and l 0 , and a voltage divider circuit consisting of a resistor R 0 and a resistor R 1 is connected to both ends of the main capacitor C 1 , and both resistors R 0 and R 1 A monitor voltage signal M is sent from a voltage dividing point to a control circuit 200, which will be described later.
また、両ラインl0,l1間には、抵抗R2とネオン
ランプNEの直列回路でなる周知の充電完了表示
回路が接続されると共に、抵抗R3,R4,R5、ト
リガコンデンサC2、コンデンサC3、トリガサイ
リスタQ1、トリガトランスTでなる周知のトリ
ガ回路が接続されている。 In addition, a well-known charging completion indicating circuit consisting of a series circuit of a resistor R 2 and a neon lamp NE is connected between both lines l 0 and l 1 , as well as resistors R 3 , R 4 , R 5 , and a trigger capacitor C. 2 , a capacitor C 3 , a trigger thyristor Q 1 , and a trigger transformer T.
上記抵抗R5にはオアゲートOR1の出力端が接
続され、同オアゲートOR1の入力端のそれぞれに
は後述する制御回路200から送出される、フラ
ツト発光トリガ信号A1と閃光発光トリガ信号A5
が供給されるようになつている。 The output terminal of the OR gate OR 1 is connected to the resistor R 5 , and the input terminals of the OR gate OR 1 receive a flat light emission trigger signal A 1 and a flash light emission trigger signal A 5 sent from the control circuit 200, which will be described later.
are now being supplied.
更に上記両ラインl0,l1間には、ダオオードD2
とコイルL1の並列回路と、閃光放電管XLと、第
1のスイツチング素子である第3のサイリスタ
Q2との直列回路が接続されている。上記閃光放
電管XLのトリガ電極は、上記トリガトランスT
のトリガ出力端に接続され、上記第1のサイリス
タQ2のアノード・カソード間には抵抗R6が接続
されている。同サイリスタQ2のゲートとラインl0
との間にはバイアス設定用の抵抗R7が接続され
ると共に、同ゲートはコンデンサC4と抵抗R8を
介して後述する制御回路200からの閃光発光開
始信号A6が供給されるようになつている。また、
上記両ラインl0,l1間にはコイルL2と第2のスイ
ツチング素子である第2のサイリスタQ3と第3
のスイツチング素子である第3のサイリスタQ4
との直列回路が接続されている。上記第2のサイ
リスタQ3のゲート・カソード間にはバイアス設
定用の抵抗R10が接続され、同ゲートはコンデン
サC6と抵抗R11を介して後述する制御回路200
からの放電制御信号A3が供給されるようになつ
ている。 Furthermore, between the above two lines l 0 and l 1 , there is a diode D 2
and a parallel circuit of coil L1 , flash discharge tube XL, and third thyristor which is the first switching element.
A series circuit with Q 2 is connected. The trigger electrode of the flash discharge tube XL is the trigger transformer T.
A resistor R6 is connected between the anode and cathode of the first thyristor Q2 . Same thyristor Q 2 gate and line l 0
A resistor R7 for bias setting is connected between the gate and the gate, and a flash light emission start signal A6 from a control circuit 200, which will be described later, is supplied to the gate via a capacitor C4 and a resistor R8 . It's summery. Also,
Between the above two lines l 0 and l 1 are a coil L 2 and a second thyristor Q 3 which is a second switching element, and a third thyristor Q 3 which is a second switching element.
The third thyristor Q4 is the switching element of
A series circuit with is connected. A bias setting resistor R10 is connected between the gate and cathode of the second thyristor Q3 , and the gate is connected to a control circuit 200, which will be described later, via a capacitor C6 and a resistor R11 .
A discharge control signal A3 is supplied from the terminal.
上記第3のサイリスタQ4のゲート・カソード
間にはバイアス設定用の抵抗R12が接続され、同
ゲートはコンデンサC7と抵抗R13を介して3入力
形のオアゲートOR2の出力端に接続されている。
同オアゲートOR2の入力端のそれぞれには後述す
る制御回路200からの小発光開始信号A2、小
発光再開信号A4、閃光発光停止信号A7が供給さ
れるようになつている。上記閃光放電管XLと第
1のサイリスタQ2との接続点と、上記第2と第
3のサイリスタQ4の接続点との間には発光制御
用コンデンサC5が接続されている。また閃光放
電管XLと発光制御用コンデンサC5との接続点に
はダイオードD3のアノードが接続され、同ダイ
オードのカソードはラインl1に接続されている。
また、ラインl1と第2のサイリスタQ3のカソード
との間には抵抗R9が接続されている。このよう
に本実施例の主回路100が構成されている。次
にこの主回路100に接続される制御回路200
を第2図を用いて説明する。本実施例においては
カメラに設けられる同調接点1はフオーカルプレ
ーンシヤツタの先幕が走行開始し、同先幕でフイ
ルム画面上を走行し始める直前に1回オンとな
り、同先幕でフイルム画面上を走行し終えた直後
にもう1度オンとなるようになつている。従つて
「フラツト発光モード」と「閃光発光モード」と
を有するストロボ装置においては、2回にわたつ
てオンとなる同調接点1の信号を上記両モードに
応じて識別して用いる必要がある。このような識
別機能を有して上記制御回路200が構成されて
いる。 A bias setting resistor R12 is connected between the gate and cathode of the third thyristor Q4 , and the gate is connected to the output terminal of a 3-input OR gate OR2 via a capacitor C7 and a resistor R13 . has been done.
A small light emission start signal A 2 , a small light emission restart signal A 4 , and a flash light emission stop signal A 7 are supplied to the input terminals of the OR gate OR 2 from a control circuit 200, which will be described later. A light emission control capacitor C5 is connected between the connection point between the flash discharge tube XL and the first thyristor Q2 and the connection point between the second and third thyristor Q4 . Further, the anode of a diode D3 is connected to the connection point between the flash discharge tube XL and the light emission control capacitor C5 , and the cathode of the diode is connected to the line l1 .
Further, a resistor R9 is connected between the line l1 and the cathode of the second thyristor Q3 . The main circuit 100 of this embodiment is configured in this way. Next, a control circuit 200 connected to this main circuit 100
will be explained using FIG. In this embodiment, the tuning contact 1 provided on the camera is turned on once just before the front curtain of the focal plane shutter starts running and the front curtain starts running on the film screen, It is designed to turn on again immediately after the vehicle finishes running above it. Therefore, in a strobe device having a "flat light emission mode" and a "flash light emission mode", it is necessary to distinguish and use the signal of the tuning contact 1 which is turned on twice according to the above-mentioned two modes. The control circuit 200 is configured to have such an identification function.
同調接点1の一端は接地され、他端は抵抗2を
介して正電圧が供給される端子+Bに接続される
と共にNPN形のトランジスタ3のベースに接続
されている。同トランジスタ3のエミツタは接地
され、コレクタは抵抗4を介して上記端子+Bに
接続されている。このトランジスタ3のコレクタ
は、入力レベルがHレベルからLレベルに立下る
に伴なつてHレベルのワンシヨツトパルス出力を
送出するワンシヨツトパルス発生回路(以下パル
ス発生回路と略称する)5の入力端に接続され、
同回路5の出力端は、3入力形のアンドゲート6
の第1入力端と2入力形のアンドゲート7の一方
の入力端に接続されている。同アンドゲート7の
他方の入力端はインバータ8の入力端に、同イン
バータ8の出力端はアンドゲート6の第2の入力
端に接続されている。上記アンドゲート6の出力
端はRS形のフリツプフロツプ回路(以下、FF回
路と略称する)9のセツト入力端に接続されてい
る。上記FF回路9の出力端はアンドゲート7の
他方の入力端に接続され、同アンドゲート7の出
力端はFF回路10のセツト入力端に接続される
と共に、同出力端から上記主回路100(第1図
参照)側へ閃光発光トリガ信号A5と閃光発光開
始信号A6が送出されるようになつている。上記
アンドゲート6の第3の入力端は、「フラツト発
光モード」と「閃光発光モード」とを切換えるモ
ードスイツチ11の共通端子11cに接続される
と共にインバータ12を介して、上記パルス発生
回路5の出力端が一方の入力端に接続されたアン
ドゲート13の他方の入力端に接続されている。
モードスイツチ11の一方の端子11aは抵抗1
0を介して上記同様の端子+Bに接続され、他方
の端子11bは接地されている。上記アンドゲー
ト13の出力端はFF回路14のセツト入力端に
接続され、同回路14の出力端は、一方の入力端
にV−Fコンバータ15の出力端が接続されたア
ンドゲート16の他方の入力端に接続されてい
る。 One end of the tuning contact 1 is grounded, and the other end is connected via a resistor 2 to a terminal +B to which a positive voltage is supplied and to the base of an NPN transistor 3. The emitter of the transistor 3 is grounded, and the collector is connected to the terminal +B via a resistor 4. The collector of this transistor 3 is connected to the input terminal of a one-shot pulse generation circuit (hereinafter abbreviated as pulse generation circuit) 5 that sends out a one-shot pulse output of H level as the input level falls from H level to L level. connected to
The output terminal of the circuit 5 is a 3-input type AND gate 6
and one input terminal of a two-input type AND gate 7. The other input terminal of the AND gate 7 is connected to the input terminal of an inverter 8, and the output terminal of the inverter 8 is connected to the second input terminal of the AND gate 6. The output terminal of the AND gate 6 is connected to the set input terminal of an RS type flip-flop circuit (hereinafter abbreviated as FF circuit) 9. The output terminal of the FF circuit 9 is connected to the other input terminal of the AND gate 7, and the output terminal of the AND gate 7 is connected to the set input terminal of the FF circuit 10, and from the same output terminal to the main circuit 100 ( A flash trigger signal A5 and a flash start signal A6 are sent to the side (see FIG. 1). The third input terminal of the AND gate 6 is connected to the common terminal 11c of the mode switch 11 for switching between the "flat light emission mode" and the "flash light emission mode", and is also connected to the common terminal 11c of the mode switch 11 for switching between the "flat light emission mode" and the "flash light emission mode", and is connected to the pulse generating circuit 5 via the inverter 12. The output terminal is connected to the other input terminal of an AND gate 13 whose output terminal is connected to one input terminal.
One terminal 11a of the mode switch 11 is connected to a resistor 1.
0 to the same terminal +B as described above, and the other terminal 11b is grounded. The output terminal of the AND gate 13 is connected to the set input terminal of the FF circuit 14, and the output terminal of the circuit 14 is connected to the other input terminal of the AND gate 16, which has one input terminal connected to the output terminal of the V-F converter 15. Connected to the input end.
上記主回路100(第1図参照)からのモニタ
電圧信号Mが供給される端子は2乗回路17と逆
数回路18を順次に介してV−Fコンバータ15
の入力端に接続されている。同V−Fコンバータ
15の出力端は、アンドゲート19の一方の入力
端に接続され、同アンドゲート19の出力端は放
電タイミング設定カウンタ回路20のカウント入
力端に接続され、同回路20の出力端はパルス発
生回路21の入力端と出力端を介してアンドゲー
ト22の一方の入力端に接続されていると共に、
上記放電制御信号A3を上記主回路100側に送
り出されるようになつている。 A terminal to which the monitor voltage signal M from the main circuit 100 (see FIG. 1) is supplied is connected to a V-F converter 15 via a square circuit 17 and a reciprocal circuit 18 in sequence.
is connected to the input end of the The output terminal of the V-F converter 15 is connected to one input terminal of the AND gate 19, the output terminal of the AND gate 19 is connected to the count input terminal of the discharge timing setting counter circuit 20, and the output terminal of the same circuit 20 is connected to the output terminal of the AND gate 19. The end is connected to one input end of the AND gate 22 via the input end and output end of the pulse generation circuit 21, and
The discharge control signal A3 is sent to the main circuit 100 side.
一方、発振回路23には発振周波数を決めるた
めの抵抗23aとコンデンサ23bの一端が接続
され、夫々の他端は上記端子+Bに接続されてい
る。同回路23の出力端はアンドゲート24の一
方の入力端に接続され、同アンドゲート24の出
力端は、総発光時間設定カウンタ回路25の入力
端と出力端、パルス発生回路26の入力端と出力
端、FF回路27のセツト入力端と出力端を順次
に介して上記アンドゲート22の他方の入力端に
接続され、同アンドゲート22の出力端からリセ
ツト信号Rが送出されるようになつている。 On the other hand, one end of a resistor 23a and a capacitor 23b for determining the oscillation frequency are connected to the oscillation circuit 23, and the other end of each is connected to the terminal +B. The output terminal of the circuit 23 is connected to one input terminal of an AND gate 24, and the output terminal of the AND gate 24 is connected to the input terminal and output terminal of the total light emission time setting counter circuit 25, and the input terminal of the pulse generation circuit 26. The output terminal is connected to the other input terminal of the AND gate 22 via the set input terminal and output terminal of the FF circuit 27 in sequence, and the reset signal R is sent from the output terminal of the AND gate 22. There is.
上記アンドゲート16の出力端は小発光間隔設
定カウンタ回路28の入力端に接続され、同回路
28の出力端は、パルス発生回路29の入力端に
接続され、同回路29の出力端から上記小発光再
開信号A4が上記主回路100(第1図参照)側
に送出されるようになつている。上記FF回路1
4の出力端はパルス発生回路30の入力端にも接
続されており、同回路30の出力端はオアゲート
31の一方の入力端に接続されると共に、同出力
端からはフラツト発光トリガ信号A1と小発光開
始信号A2が上記主回路100(第1図参照)側
に送出されるようになつている。上記オアゲート
31の他方の入力端は、上記パルス発生回路29
の出力端に接続されている。同オアゲート31の
出力端はFF回路32のセツト入力端に接続され、
同回路32の出力端は上記アンドゲート19の他
方の入力端に接続されている。 The output terminal of the AND gate 16 is connected to the input terminal of a small light emission interval setting counter circuit 28, the output terminal of the circuit 28 is connected to the input terminal of a pulse generation circuit 29, and the output terminal of the circuit 29 is connected to the small emission interval setting counter circuit 28. The light emission restart signal A4 is sent to the main circuit 100 (see FIG. 1). Above FF circuit 1
The output terminal of 4 is also connected to the input terminal of a pulse generation circuit 30, and the output terminal of the circuit 30 is connected to one input terminal of an OR gate 31, and the flat light emission trigger signal A 1 is output from the same output terminal. and a small light emission start signal A2 are sent to the main circuit 100 (see FIG. 1). The other input terminal of the OR gate 31 is connected to the pulse generating circuit 29.
connected to the output end of the The output terminal of the OR gate 31 is connected to the set input terminal of the FF circuit 32,
The output terminal of the circuit 32 is connected to the other input terminal of the AND gate 19.
一方、ストロボ装置本体には受光ダイオード3
3が設けられていて、この受光ダイオード33の
アノードは接地されると共に積分回路を形成する
オベアンプ34の非反転入力端に接続されてお
り、カソードは同オペアンプ34の反転入力端に
接続されている。そして、同オペアンプ34の反
転入力端と出力端との間には積分用コンデンサ3
5が接続され、同コンデンサ35の両端にはアナ
ログスイツチ36が接続されている。同アナログ
スイツチ36の制御端には、上記FF回路10の
出力端に接続されたインバータ37の出力端が接
続されている。 On the other hand, the main body of the strobe device has a light receiving diode 3.
3, the anode of this light receiving diode 33 is grounded and connected to the non-inverting input terminal of an operational amplifier 34 forming an integrating circuit, and the cathode is connected to the inverting input terminal of the operational amplifier 34. . An integrating capacitor 3 is connected between the inverting input terminal and the output terminal of the operational amplifier 34.
5 is connected to the capacitor 35, and an analog switch 36 is connected to both ends of the capacitor 35. The control end of the analog switch 36 is connected to the output end of an inverter 37, which is connected to the output end of the FF circuit 10.
上記オペアンプ34の非反転入力端は接地さ
れ、出力端は、電圧比較回路を形成するオペアン
プ38の非反転入力端に接続されており、同オペ
アンプ38の反転入力端には一端が上記端子+B
に接続された抵抗39,40によつて形成される
分圧回路の分圧点が接続されている。なお抵抗4
0は基準電圧設定用の可変抵抗となつていて、絞
り値、フイルム感度に応じて変化されるようにな
つている。 The non-inverting input terminal of the operational amplifier 34 is grounded, and the output terminal is connected to the non-inverting input terminal of an operational amplifier 38 forming a voltage comparator circuit.One end of the operational amplifier 34 is connected to the terminal +B.
A voltage dividing point of a voltage dividing circuit formed by resistors 39 and 40 connected to is connected. Note that resistance 4
0 is a variable resistor for setting a reference voltage, which can be changed according to the aperture value and film sensitivity.
上記オペアンプ38の出力端はパルス発生回路
41の入力端に接続され、同回路41の出力端か
ら上記閃光発光停止信号A7が上記主回路100
(第1図参照)側に送出されるようになつている。 The output terminal of the operational amplifier 38 is connected to the input terminal of the pulse generation circuit 41, and the flash emission stop signal A7 is sent from the output terminal of the circuit 41 to the main circuit 100.
(See Figure 1).
また、アンドゲート22の出力端から送出され
るリセツト信号RはFF回路14,27、放電タ
イミング設定カウンタ20、総発光量設定カウン
タ回路25、小発光間隔設定カウンタ回路28の
それぞれのリセツト端に送出されるようになつて
いて、上記パスル発生回路41の出力端は上記
FF回路9,10のそれぞれのリセツト端に接続
されている。また、上記パスル発生回路21の出
力端は上記FF回路32のリセツト端に接続され
ている。上記小発光間隔設定カウンタ回路28に
は、シヤツタ秒時、フイルム感度等に応じて設定
されるプリセツトデータX1が供給されるように
なつていて、上記総発光時間設定カウンタ回路2
5には、シヤツタ秒時等に応じて決められる、フ
イルム露光開始から終了までの時間以上に対応す
るカウント数に設定される。プリセツトデータ
X2が供給されるようになつており、上記放電タ
イミング設定カウンタ回路20には、上記プリセ
ツトデータX1に対応するカウント数より少ない
カウント数に対応するプリセツトデータX3が供
給されるようになつている。 Further, the reset signal R sent from the output terminal of the AND gate 22 is sent to the reset terminals of the FF circuits 14 and 27, the discharge timing setting counter 20, the total light emission amount setting counter circuit 25, and the small light emission interval setting counter circuit 28. The output terminal of the pulse generating circuit 41 is
It is connected to each reset terminal of FF circuits 9 and 10. Further, the output terminal of the pulse generating circuit 21 is connected to the reset terminal of the FF circuit 32. The small flash interval setting counter circuit 28 is supplied with preset data X1 set according to the shutter speed, film sensitivity, etc., and the total flash time setting counter circuit 2
5 is set to a count number corresponding to or longer than the time from the start to the end of film exposure, which is determined according to the shutter time and the like. Preset data
X 2 is supplied, and the discharge timing setting counter circuit 20 is supplied with preset data X 3 corresponding to a count number smaller than the count number corresponding to the preset data X 1 . It's getting old.
このように構成された本実施例における動作を
第3図A,Bを参照して説明する。 The operation of this embodiment configured in this way will be explained with reference to FIGS. 3A and 3B.
先ず、「フラツト発光モード」時における動作
を説明する。この場合にはモードスイツチ11の
共通端子11cが端子11b側に切換えられてい
るので、アンドゲート6が閉じられ、これに伴な
つてFF回路9の出力がLレベルであるのでアン
ドゲート7が閉じられた状態にある。従つて、閃
光発光トリガ信号A5、閃光発光開始信号A6、閃
光発光停止信号A7が共にLレベルを保たれる。 First, the operation in the "flat light emission mode" will be explained. In this case, the common terminal 11c of the mode switch 11 is switched to the terminal 11b side, so the AND gate 6 is closed, and the output of the FF circuit 9 is at L level, so the AND gate 7 is closed. is in a state of being Therefore, the flash light emission trigger signal A 5 , the flash light emission start signal A 6 , and the flash light emission stop signal A 7 are all maintained at the L level.
今、シヤツタレリーズを行なうと先幕走行が開
始し、これに伴なつて同調接点1がオンとなる。
これに伴なつてトランジスタ3のベースが接地さ
れるので同トランジスタ3がオフとなり同調信号
Xが第3図Aに示すようにHレベルとなる。する
とパルス発生回路5にHレベルのワンシヨツトパ
ルスが生じる。このパルスは開かれているアンド
ゲート13を通過しFF回路14をセツトし、同
回路14の出力がHレベルに反転する。すると、
パルス発生回路30の出力端からのフラツト発光
トリガ信号A1、小発光開始信号A2にHレベルの
ワンシヨツトパルスが生じる。このような信号
A1のHレベルのワンシヨツトパルスは主回路1
00のオアゲートOR1、抵抗R5、コンデンサC3
を介してトリガサイリスタQ1のゲートに供給さ
れ、同サイリスタQ1をオンする。すると、ライ
ンl1→抵抗R3→トリガコンデンサC2→トリガトラ
ンスTの一次コイル→ラインl0の経路で既に充電
されているトリガコンデンサC2の電荷は放電さ
れ、このときの放電電流がトリガトランスTの1
次コイルに流れ、同トランスTの2次コイルに高
圧が生じ閃光放電管XLがトリガされる。 Now, when the shutter is released, the front curtain starts running, and along with this, the tuning contact 1 turns on.
Along with this, the base of the transistor 3 is grounded, so the transistor 3 is turned off and the tuning signal X becomes H level as shown in FIG. 3A. Then, a one-shot pulse of H level is generated in the pulse generating circuit 5. This pulse passes through the open AND gate 13, sets the FF circuit 14, and the output of the circuit 14 is inverted to H level. Then,
An H level one shot pulse is generated in the flat light emission trigger signal A 1 and the small light emission start signal A 2 from the output terminal of the pulse generating circuit 30. signal like this
The high level one shot pulse of A1 is the main circuit 1.
00 OR gate OR 1 , resistor R 5 , capacitor C 3
is supplied to the gate of the trigger thyristor Q1 through the circuit, turning on the trigger thyristor Q1 . Then, the charge of the trigger capacitor C 2 that has already been charged in the path of line l 1 → resistor R 3 → trigger capacitor C 2 → primary coil of trigger transformer T → line l 0 is discharged, and the discharge current at this time is the trigger Transformer T 1
The current flows to the next coil, and high voltage is generated in the secondary coil of the transformer T, triggering the flash discharge tube XL.
これと同時に制御回路200からの小発光開始
信号A2のHレベルのワンシヨツトパルスはオア
ゲートOR2、抵抗R13、コンデンサC7を介して第
3のサイリスタQ4のゲートに供給され、同サイ
リスタQ4をオンする。すると、ラインl1→コイル
L1→閃光放電管XL→発光制御用コンデンサC5→
第3のサイリスタQ4のアノード・カソード→ラ
インl0の経路に電流が流れ、閃光放電管XLによ
る発光が開始する。 At the same time, the H-level one-shot pulse of the small light emission start signal A2 from the control circuit 200 is supplied to the gate of the third thyristor Q4 via the OR gate OR2 , the resistor R13 , and the capacitor C7 . Turn on Q4 . Then, line l 1 → coil
L 1 → Flash discharge tube XL → Light emission control capacitor C 5 →
A current flows through the path from the anode/cathode of the third thyristor Q4 to the line l0 , and the flash discharge tube XL starts emitting light.
これと同時に上記FF回路14のHレベル出力
によつてアンドゲート24が開かれるので発振回
路23の出力パルスが総発光時間設定カウンタ回
路25に入力されカウントを開始する。また、こ
のときのメインコンデンサC1の電圧は抵抗R0,
R1によつて分圧されたモニタ電圧信号Mとして
2乗回路17に供給され、同回路17によつて上
記メインコンデンサC1のエネルギーに比例した
電圧に変換され、逆数回路18によつて上記メイ
ンコンデンサC1のエネルギーに反比例した電圧
に変換される。この電圧はV−Fコンバータ15
によつて入力電圧に比例した周波数を有するパル
ス信号Pに変換される。このパルス信号Pはアン
ドゲート16を介して小発光間隔設定カウンタ回
路28に入力され同回路28によつてカウントが
開始される。又、上記パルス信号Pは上記信号
A1,A2にHレベルパルスが生じることによつて
Hレベルに反転された出力を生じるFF回路32
によつて開かれるアンドゲート19を通過し、放
電タイミング設定カウンタ回路20によつてカウ
ントが開始される。 At the same time, the AND gate 24 is opened by the H level output of the FF circuit 14, and the output pulse of the oscillation circuit 23 is input to the total light emission time setting counter circuit 25, which starts counting. Also, the voltage of the main capacitor C 1 at this time is the resistance R 0 ,
It is supplied to the square circuit 17 as a monitor voltage signal M divided by R1 , and converted by the same circuit 17 into a voltage proportional to the energy of the main capacitor C1 , and by the reciprocal circuit 18 It is converted into a voltage that is inversely proportional to the energy of the main capacitor C1 . This voltage is V-F converter 15
is converted into a pulse signal P having a frequency proportional to the input voltage. This pulse signal P is input to the small light emission interval setting counter circuit 28 via the AND gate 16, and counting is started by the same circuit 28. Moreover, the above pulse signal P is the above signal
FF circuit 32 that generates an output inverted to H level by generating H level pulses at A 1 and A 2
The discharge timing setting counter circuit 20 starts counting.
そして閃光放電管XLの放電電流によるコンデ
ンサC5への充電が完了し、第3のサイリスタQ4
の通電電流が保持電流以下になると同サイリスタ
Q4がオフとなつて発光が停止する。そして、上
記パルス信号Pのパルス数がプリセツトデータ
X3に対応するカウント数に達すると放電タイミ
ング設定カウンタ回路20の出力がHレベルにな
る。するとパスル発生回路21がトリガされ、H
レベルパルスが生じ、このHレベルパルスは放電
制御信号A3として主回路100の抵抗R11、コン
デンサC6を介して第2のサイリスタQ3をオンす
る。すると、閃光放電管XLに流れる電流によつ
て充電されている発光制御用コンデンサC5の電
荷が、ダイオードD2のアノード・カソード→ラ
インl1→コイルL2→第2のサイリスタQ3のアノー
ド・カソードの経路で瞬時に放電され、次回の小
発光開始、言い換えれば小発光再開に備えられ
る。これと同時に上記放電制御信号A3のHレベ
ルパルスによつてFF回路32がリセツトされる
ので同回路32の出力がLレベルに反転し、これ
に伴なつてアンドゲート19が閉じられるので上
記パルス信号Pが放電タイミング設定カウンタ回
路20に入力されなくなる。 Then, charging of the capacitor C 5 by the discharge current of the flash discharge tube XL is completed, and the third thyristor Q 4
When the energizing current of the thyristor becomes less than the holding current, the same thyristor
Q4 turns off and stops emitting light. Then, the number of pulses of the pulse signal P is the preset data.
When the count number corresponding to X 3 is reached, the output of the discharge timing setting counter circuit 20 becomes H level. Then, the pulse generation circuit 21 is triggered and the H
A level pulse is generated, and this H level pulse turns on the second thyristor Q 3 as a discharge control signal A 3 via the resistor R 11 and capacitor C 6 of the main circuit 100. Then, the electric charge of the light emission control capacitor C5 charged by the current flowing through the flash discharge tube XL is transferred from the anode/cathode of the diode D2 to the line L1 to the coil L2 to the anode of the second thyristor Q3 .・It is instantaneously discharged in the cathode path and is ready for the next small light emission start, in other words, the small light emission restart. At the same time, the FF circuit 32 is reset by the H level pulse of the discharge control signal A3 , so the output of the circuit 32 is inverted to L level, and the AND gate 19 is closed accordingly, so that the above pulse is reset. The signal P is no longer input to the discharge timing setting counter circuit 20.
しかる後、上記小発光間隔設定カウンタ回路2
8による上記パルス信号Pのパルスカウント数が
プリセツトデータX1に対応するカウント数に達
すると、同回路28の出力にHレベルパルスが生
じ、同回路28がリセツトされると共にこのパル
スによつてパスル発生回路29がトリガされ、同
回路29の出力端にHレベルパルスが生じる。こ
のパルスは小発光再開信号A4として主回路10
0のオアゲートOR2、抵抗R13、コンデンサC7を
介して第3のサイリスタQ4のゲートに印加され、
同サイリスタQ4がオンとなる。これと同時に小
発光再開信号A4のHレベルパルスがオアゲート
31を介してFF回路32をセツトするので同回
路32の出力がHレベルに反転され、これに伴な
つてアンドゲート19が再び開かれ上記パルス信
号Pが放電タイミング設定カウンタ回路20に入
力され上述同様にカウントが開始する。 After that, the above-mentioned small light emission interval setting counter circuit 2
When the pulse count number of the pulse signal P by 8 reaches the count number corresponding to the preset data X1 , an H level pulse is generated at the output of the circuit 28, the circuit 28 is reset, and this pulse The pulse generating circuit 29 is triggered, and an H level pulse is generated at the output terminal of the circuit 29. This pulse is sent to the main circuit 10 as a small light emission restart signal A4 .
applied to the gate of the third thyristor Q 4 via the OR gate OR 2 of 0, the resistor R 13 and the capacitor C 7 ,
The same thyristor Q4 turns on. At the same time, the H level pulse of the small light emission restart signal A4 sets the FF circuit 32 via the OR gate 31, so the output of the circuit 32 is inverted to H level, and accordingly, the AND gate 19 is opened again. The pulse signal P is input to the discharge timing setting counter circuit 20, and counting is started in the same manner as described above.
以下、同様に放電制御信号A4と小発光再開信
号A3に順次にHレベルパルスが繰返し発生され
ることによつて閃光放電管XLによる小発光が繰
返し行なわれる。このような小発光の繰返し間
隔、即ち発光間隔は、メインコンデンサC1の電
圧が高い時には長く、低い時には短かくなる。従
つてメインコンデンサC1の電圧低下に伴なつて
1つの小発光の光量が徐々に減少するので、発光
間隔を徐々に短かくして、実質的な発光量が一定
になるようにしている。なおこの発光間隔は閃光
放電管XLにおける消イオン時間以下に設定する
必要があることは勿論である。 Thereafter, similarly, H level pulses are repeatedly generated in sequence in the discharge control signal A4 and the small light emission restart signal A3 , thereby causing the flash discharge tube XL to repeatedly emit small light. The repetition interval of such small light emission, ie, the light emission interval, becomes longer when the voltage of the main capacitor C1 is high, and becomes shorter when the voltage of the main capacitor C1 is low. Therefore, as the voltage of the main capacitor C1 decreases, the amount of light from each small light emission gradually decreases, so the light emission interval is gradually shortened so that the substantial amount of light emission remains constant. It goes without saying that this emission interval must be set to be shorter than the deionization time in the flash discharge tube XL.
しかる後、総発光時間設定カウンタ回路25に
入力されるパルス数がプリセツトデータX2に達
すると同回路25の出力がHレベルになる。この
出力によつてパルス発生回路26がトリガされ、
FF回路27がセツトされ、アンドゲート22が
開かれる。すると、同アンドゲート22を放電制
御信号A3のHレベルパルスが通過した時点で同
アンドゲート22の出力端に生じるリセツト信号
Rで関連回路各部がリセツトされ一連のフラツト
発光が完了する。 Thereafter, when the number of pulses input to the total light emitting time setting counter circuit 25 reaches the preset data X2 , the output of the circuit 25 becomes H level. This output triggers the pulse generation circuit 26,
FF circuit 27 is set and AND gate 22 is opened. Then, when the H level pulse of the discharge control signal A3 passes through the AND gate 22, the reset signal R generated at the output terminal of the AND gate 22 resets each part of the related circuit, completing a series of flat light emissions.
次に、「閃光発光モード」時における動作を説
明する。この場合にはモードスイツチ11の共通
端子11cが端子11a側に切換えられる。今、
シヤツタレリーズを行なうと先幕走行が開始し、
これに伴なつて同調接点1がオンとなる。これに
伴なつてトランジスタ3のベースが接地されるの
で同トランジスタ3がオフとなり同調信号Xが第
3図Bに示すようにHレベルとなる。するとパル
ス発生回路5にHレベルパルスが生じる。このパ
ルスはを通過しFF回路9をセツトし、同アンド
ゲート6を閉じると共にアンドゲート7を開く。 Next, the operation in the "flash light emission mode" will be explained. In this case, the common terminal 11c of the mode switch 11 is switched to the terminal 11a side. now,
When the shutter is released, the front curtain starts running.
Along with this, the tuning contact 1 is turned on. Along with this, the base of the transistor 3 is grounded, so the transistor 3 is turned off and the tuning signal X becomes H level as shown in FIG. 3B. Then, an H level pulse is generated in the pulse generating circuit 5. This pulse passes through, sets the FF circuit 9, closes the AND gate 6, and opens the AND gate 7.
しかる後、同調接点1が先幕がフイルム画面を
走行完了(シヤツタ全開)すると同時に再びオン
になると同調信号Xが再びHレベルになる。する
とパルス発生回路5がトリガされ、Hレベルパル
スが生じる。このHレベルパルスは、FF回路9
の出力によつて開かれているアンドゲート7を通
過し、閃光発光トリガ信号A5と閃光発光開始信
号A6にHレベルパルスが生じる。そして、閃光
発光トリガ信号A5のHレベルパルスが上記主回
路100のオアゲートOR1、抵抗R5、コンデン
サC3を介してトリガサイリスタQ1のゲートに印
加されるので同サイリスタQ1がオンとなり、上
述同様に閃光放電管XLのトリガがなされる。こ
れと同時に閃光発光開始信号A6のHレベルパル
スが抵抗R8、コンデンサC4を介して第1のサイ
リスタQ2のゲートに印加されるので同サイリス
タQ2がオンとなる。同サイリスタQ2のオンに伴
なつて閃光放電管による発光が開始する。 Thereafter, when the tuning contact 1 is turned on again at the same time as the leading curtain completes running on the film screen (the shutter is fully open), the tuning signal X becomes H level again. Then, the pulse generating circuit 5 is triggered and an H level pulse is generated. This H level pulse is transmitted to the FF circuit 9.
The signal passes through the AND gate 7 which is opened by the output of , and an H level pulse is generated in the flash trigger signal A5 and the flash start signal A6 . Then, the H level pulse of the flash light emission trigger signal A5 is applied to the gate of the trigger thyristor Q1 via the OR gate OR1 , the resistor R5 , and the capacitor C3 of the main circuit 100 , so that the thyristor Q1 is turned on. , the flash discharge tube XL is triggered in the same manner as described above. At the same time, the H level pulse of the flash light emission start signal A6 is applied to the gate of the first thyristor Q2 via the resistor R8 and the capacitor C4 , so that the first thyristor Q2 is turned on. As the thyristor Q2 turns on, the flash discharge tube starts emitting light.
又、これと同時に上記信号A5,A6のHレベル
パルスによつてFF回路10がセツトされるので
これに伴なつてアナログスイツチ36が開かれ、
受光ダイオード33とコンデンサ35による被写
体からの反射光の積分が開始する。このときの積
分出力電圧、即ち、オペアンプ34の出力端の電
圧がオペアンプ38によつて抵抗39,40によ
る基準電圧と比較される。 At the same time, the FF circuit 10 is set by the H level pulses of the signals A 5 and A 6 , and accordingly the analog switch 36 is opened.
The light receiving diode 33 and the capacitor 35 start integrating the reflected light from the subject. The integrated output voltage at this time, ie, the voltage at the output end of the operational amplifier 34, is compared by the operational amplifier 38 with the reference voltage provided by the resistors 39 and 40.
しかる後、受光ダイオード33の受光量が適正
露出を得る値に達すると、オペアンプ38の出力
がHレベルとなつてパルス発生回路41がトリガ
され、同回路41の出力端にHレベルパルスが生
じる。このHレベルパルスは閃光発光停止信号
A7として上記主回路100のオアゲートOR2、
抵抗R13、コンデンサC7を介して第3のサイリス
タQ4のゲートに印加されるので同サイリスタQ4
がオンとなる。この第3のサイリスタQ4がオン
となると、ラインl1→抵抗R9→発光制御用コンデ
ンサC5→抵抗R6→ラインl0の経路ですでに充電さ
れている発光制御用コンデンサC5によつて第1
のサイリスタQ2が逆バイアスされる同サイリス
タQ2がオフとなつて閃光放電管XLの発光が停止
し、一連の閃光発光動作が完了する。 Thereafter, when the amount of light received by the light receiving diode 33 reaches a value for obtaining proper exposure, the output of the operational amplifier 38 becomes H level, triggering the pulse generating circuit 41, and an H level pulse is generated at the output terminal of the circuit 41. This H level pulse is a flash light emission stop signal.
A 7 is the OR gate OR 2 of the main circuit 100,
The voltage is applied to the gate of the third thyristor Q 4 through the resistor R 13 and the capacitor C 7 , so that the same thyristor Q 4
turns on. When this third thyristor Q4 is turned on, the light emission control capacitor C5, which has already been charged, is connected to the line l1 → resistor R9 → light emission control capacitor C5 → resistor R6 → line l0 . Yotsutte 1st
The thyristor Q2 is reverse biased, and the same thyristor Q2 is turned off, and the flashlight discharge tube XL stops emitting light, completing a series of flashlight emission operations.
次に、本発明の第2実施例を第4図を用いて説
明する。本実施例は、上記第1図に示す主回路1
00のダイオードD3を回路301に置き換えた
主回路300とし、この主回路300に上記第2
図に示す制御回路200を接続するようにしたも
のである。 Next, a second embodiment of the present invention will be described using FIG. 4. In this embodiment, the main circuit 1 shown in FIG.
A main circuit 300 is obtained by replacing the diode D3 of 00 with a circuit 301, and the above-mentioned second
The control circuit 200 shown in the figure is connected thereto.
即ち、ラインl1と閃光放電管XLと発光制御用
コンデンサC5との接続点との間には、回路30
1が接続されている。この回路301は抵抗
R301、ダイオードD301、抵抗302の直列回路と
サイリスタQ301を並列接続したもので、同サイリ
スタQ301のゲートは抵抗R301とダイオードD301の
カソードの接続点に接続されている。 That is, a circuit 30 is connected between the line l1 and the connection point between the flash discharge tube XL and the light emission control capacitor C5 .
1 is connected. This circuit 301 is a resistor
A series circuit of R 301 , diode D 301 , and resistor 302 is connected in parallel with thyristor Q 301 , and the gate of thyristor Q 301 is connected to the connection point of the cathode of resistor R 301 and diode D 301 .
このように構成することによつて「フラツト発
光モード」時に放電制御信号A3がHレベルにな
ると第2のサイリスタQ3がオンになるに伴なつ
て発光制御用コンデンサC5→サイリスタQ301→コ
イルL2→第2のサイリスタQ3の経路で発光制御
用コンデンサC5の放電がなされる。 With this configuration, when the discharge control signal A3 goes to H level in the "flat light emission mode", the second thyristor Q3 turns on and the light emission control capacitor C5 → thyristor Q 301 → The light emission control capacitor C5 is discharged along the path from the coil L2 to the second thyristor Q3 .
また、上記第1実施例においては、「フラツト
発光モード」時における小発光量を決定する発光
制御用コンデンサC5は容量固定のものであるが、
第5図に示すように、閃光放電管XLと第1のサ
イリスタQ2の接続点と、第2及び第3のサイリ
スタQ2,Q4の接続点との間に第5図に示すよう
にそれぞれの容量が異なる複数のコンデンサ
C401,C402,C403を切換スイツチS404で選択的に
接続するような回路400に置き換えても良く、
このようにすることによつて複数のコンデンサ
C401,C402,C403のそれぞれの容量に応じた小発
光の光量が選択的に得られる。即ち、容量が大き
いときには大きな発光をし、小さな時には小さな
発光をすることになる。 Furthermore, in the first embodiment, the light emission control capacitor C5 , which determines the small amount of light emission in the "flat light emission mode", has a fixed capacity;
As shown in FIG. 5, there is a connection point between the flash discharge tube XL and the first thyristor Q 2 and the connection point of the second and third thyristors Q 2 and Q 4 as shown in FIG. 5. Multiple capacitors, each with a different capacity
It may be replaced with a circuit 400 in which C 401 , C 402 , and C 403 are selectively connected by a changeover switch S 404 .
By doing this you can use multiple capacitors
A small amount of light emission can be selectively obtained depending on the capacity of each of C 401 , C 402 , and C 403 . That is, when the capacitance is large, a large amount of light is emitted, and when the capacitance is small, a small amount of light is emitted.
また、上記第2実施例においても第6図に示す
ように、発光制御用コンデンサC2を同様な回路
400に置き換えても小発光の光量を変化させる
ことができることは勿論である。 Furthermore, in the second embodiment as well, as shown in FIG. 6, it is of course possible to change the light amount of the small light emission by replacing the light emission control capacitor C2 with a similar circuit 400.
また上記各実施例において実質的な発光量を変
化させるために小発光間隔設定カウンタ回路28
に入力されるプリセツトデータX1を変化させる
ことによつて発光間隔を変化させるようにしても
良いこと勿論である。 In addition, in each of the above embodiments, a small light emission interval setting counter circuit 28 is used to change the substantial amount of light emission.
Of course, the light emitting interval may be changed by changing the preset data X1 input to the .
更に、「フラツト発光モード」時のトリガと
「閃光発光モード」時のトリガを上述のように2
回にわたつてオンとなる同調接点1を用いずに、
上記両モードのそれぞれに対応する2系統のトリ
ガ信号を受けるようにしても良いこと勿論であ
る。 Furthermore, the trigger for "flat flash mode" and the trigger for "flash flash mode" are set to two as described above.
Without using the tuning contact 1 that turns on over and over again,
Of course, two systems of trigger signals corresponding to each of the above two modes may be received.
(発明の効果)
このように本発明によれば、従来装置に用いら
れている、充電時間が多くかかる転
発光が行なえると共に、閃光発光も従来同様に
行なえる利点がある。(Effects of the Invention) As described above, the present invention has the advantage of not only being able to carry out light transfer, which takes a long time to charge, which is used in conventional devices, but also allowing flash light to be emitted in the same way as in the conventional device.
第1図は、本発明の第1実施例を示すストロボ
装置の主回路部の電気回路図、第2図は、上記第
1図に示す主回路に接続される制御回路部の電気
回路図、第3図Aは、上記第1実施例におけるス
トロボ装置の「フラツト発光モード」時の動作説
明用の波形図、第3図Bは、上記第1実施例にお
けるストロボ装置の「閃光発光モード」時の動作
説明用の波形図、第4図は、本発明の第2実施例
を示すストロボ装置の主回路部の電気回路図、第
5図は、上記第1図に示すストロボ装置の主回路
部の変形例を示す電気回路図、第6図は、上記第
4図に示すストロボ装置の主回路部の変形例を示
す電気回路図、第7図は、従来の直列制御形スト
ロボ装置を示す電気回路図である。
C1……メインコンデンサ、C5……発光制御用
コンデンサ、Q2……第1のサイリスタ(第1の
スイツチング素子)、Q3……第2のサイリスタ
(第2のスイツチング素子),Q4……第3のサイ
リスタ(第3のスイツチング素子)、D3……ダイ
オード、XL……閃光放電管、200……制御回
路。
FIG. 1 is an electric circuit diagram of a main circuit section of a strobe device showing a first embodiment of the present invention, and FIG. 2 is an electric circuit diagram of a control circuit section connected to the main circuit shown in FIG. 1 above. FIG. 3A is a waveform diagram for explaining the operation of the strobe device in the first embodiment in the "flat light emission mode", and FIG. 3B is a waveform diagram for explaining the operation of the strobe device in the first embodiment in the "flash light emission mode". 4 is an electric circuit diagram of the main circuit section of the strobe device showing the second embodiment of the present invention, and FIG. 5 is an electric circuit diagram of the main circuit section of the strobe device shown in FIG. 1 above. FIG. 6 is an electric circuit diagram showing a modification of the main circuit section of the strobe device shown in FIG. 4, and FIG. 7 is an electric circuit diagram showing a conventional series control strobe device. It is a circuit diagram. C 1 ... Main capacitor, C 5 ... Capacitor for light emission control, Q 2 ... First thyristor (first switching element), Q 3 ... Second thyristor (second switching element), Q 4 ... third thyristor (third switching element), D 3 ... diode, XL ... flash discharge tube, 200 ... control circuit.
Claims (1)
ロボ装置において、 メインコンデンサの両端に並列接続された、閃
光放電管と第1のスイツチング素子の直列回路
と、第2のスイツチング素子と第3のスイツチン
グ素子の直列回路と、 上記閃光放電管と第1のスイツチング素子の接
続点と、上記第2と第3のスイツチング素子の接
続点との間に接続された、発光制御用コンデンサ
と、 上記第2のスイツチング素子のオン動作によつ
て形成される、上記発光制御用コンデンサの充電
電荷の放電回路と、 上記第3のスイツチング素子のオン動作によつ
て形成される、上記第1のスイツチング素子への
逆バイアス回路と、 フラツト発光モード時に上記第3のスイツチン
グ素子をオンする小発光開始信号と、上記第2の
スイツチング素子をオンする放電制御信号とを上
記閃光放電管の消イオン時間内に繰返し発生さ
せ、閃光発光モード時には上記第1のスイツチン
グ素子をオンする閃光発光開始信号と、上記第3
のスイツチング素子をオンする閃光発光停止信号
とを発生させる制御回路と、 を具備し、 フラツト発光時には閃光放電管と発光制御用コ
ンデンサと第3のスイツチング素子との経路にて
発光動作を行わせ、閃光発光時には閃光放電管と
第1のスイツチング素子との経路にて発光動作を
行わせるようにしたことを特徴とするストロボ装
置。[Scope of Claims] 1. A strobe device capable of selecting between flat light emission and flash light emission, comprising: a series circuit of a flash discharge tube and a first switching element, and a second switching element connected in parallel to both ends of a main capacitor. a series circuit of a third switching element; a light emission control capacitor connected between a connection point between the flash discharge tube and the first switching element and a connection point between the second and third switching elements; , a discharging circuit for the charge charged in the light emission control capacitor, which is formed by the ON operation of the second switching element; and the first circuit, which is formed by the ON operation of the third switching element. A reverse bias circuit for the switching element, a small light emission start signal that turns on the third switching element in the flat light emission mode, and a discharge control signal that turns on the second switching element are connected to the deionization time of the flash discharge tube. a flash light emission start signal that is repeatedly generated within the flash light emission mode and turns on the first switching element in the flash light emission mode;
a control circuit that generates a flash light emission stop signal that turns on a switching element; and, during flat light emission, the light emission operation is performed through a path between the flash discharge tube, the light emission control capacitor, and the third switching element; 1. A strobe device characterized in that when a flash is emitted, a light emitting operation is performed in a path between a flash discharge tube and a first switching element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22181984A JPS6199126A (en) | 1984-10-22 | 1984-10-22 | Strobing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22181984A JPS6199126A (en) | 1984-10-22 | 1984-10-22 | Strobing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6199126A JPS6199126A (en) | 1986-05-17 |
JPH0528369B2 true JPH0528369B2 (en) | 1993-04-26 |
Family
ID=16772681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22181984A Granted JPS6199126A (en) | 1984-10-22 | 1984-10-22 | Strobing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6199126A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160037064A (en) * | 2014-09-26 | 2016-04-05 | 가부시기가이샤 후지고오키 | Drain pump |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5638031A (en) * | 1979-09-04 | 1981-04-13 | West Electric Co Ltd | Automatic dimming electronic flash device |
JPS57148899A (en) * | 1981-03-11 | 1982-09-14 | Sunpak Kk | Light quantity controller for flash discharge light emitting unit |
JPS59103299A (en) * | 1982-12-03 | 1984-06-14 | キヤノン株式会社 | Electronic flashing device |
-
1984
- 1984-10-22 JP JP22181984A patent/JPS6199126A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5638031A (en) * | 1979-09-04 | 1981-04-13 | West Electric Co Ltd | Automatic dimming electronic flash device |
JPS57148899A (en) * | 1981-03-11 | 1982-09-14 | Sunpak Kk | Light quantity controller for flash discharge light emitting unit |
JPS59103299A (en) * | 1982-12-03 | 1984-06-14 | キヤノン株式会社 | Electronic flashing device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160037064A (en) * | 2014-09-26 | 2016-04-05 | 가부시기가이샤 후지고오키 | Drain pump |
Also Published As
Publication number | Publication date |
---|---|
JPS6199126A (en) | 1986-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2201052A (en) | Electronic flash | |
US4592639A (en) | Electronic flash units | |
US4626093A (en) | Flash control device for electronic flash apparatus | |
JPH0528369B2 (en) | ||
US4450506A (en) | Automatic light-quantity-control speed light | |
JPH0123918B2 (en) | ||
JPH0528808B2 (en) | ||
US4469989A (en) | Electric flash apparatus | |
JPS6227365B2 (en) | ||
GB2125978A (en) | Photographic flash device | |
JPH0610709B2 (en) | Strobe device | |
JPH0473851B2 (en) | ||
JPH0695222A (en) | Consecutive emission type stroboscopic device provided with two flash light discharge tubes | |
JPH0473852B2 (en) | ||
JPH0695193B2 (en) | Strobe device | |
JPH0473853B2 (en) | ||
JPS597369B2 (en) | Combination device of photographic camera and strobe device | |
JPH0617962B2 (en) | Continuous flash strobe device | |
JPS59218431A (en) | Electronic flash light device | |
JPH05100292A (en) | Electronic flash device | |
JPS6155240B2 (en) | ||
JPH0462369B2 (en) | ||
JPS61256336A (en) | Irradiation control circuit of strobe device | |
JPS5984231A (en) | Flash device | |
JPS6239408B2 (en) |