JPH05282246A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 複数のマイコンが同一のバスに接続されてデ
−タを共有するマイコンシステムにおいて、簡易なバス
調停機能によって、システム設計を容易にでき、１種類
のマイコンのみで構成することができると共に、端子数
が少ないマイクロコンピュータを提供する。 【構成】 マイコン１，８，１３は、共有バス６に接続
されており、夫々同一構成を有している。マイコン１
は、ＣＰ∪２，ＤＭΑ３及び共有バス制御部４で構成さ
れている。マイコン１はメモリ５に接続され、ＣＰ∪２
は、メモリ５に書き込まれた命令プログラムに基づいて
動作する。各マイコンは、共有バス６の使用を許可する
許可信号１８，１９，２０の信号線によりリング状に接
続されており、その許可信号は、各マイコン間において
循環される。各マイコンは、許可信号を入力すると、共
有バス６の使用を開始し、許可信号を保持する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特に複数のマイクロコンピュ−タを同一のバス
に接続してデ−タを共有するためのバス調停回路を有す
るマイクロコンピュ−タに関する。

【０００２】

【従来の技術】従来のマイクロコンピュ−タ（以下、マ
イコンと記す）としては、ダイレクトメモリアクセス装
置（以下、ＤＭΑと記す）及び中央処理装置（以下、Ｃ
ＰＵと記す）とそのＤＭΑ及びＣＰＵが通常命令フェッ
チをするメモリ空間とを接続するバスと、ＤＭΑと主に
そのＤＭΑがアクセスするデ−タの格納をするメモリ空
間とを接続するバスとを持つ高速なデ−タ処理に適した
マイコンがある。またＤＭΑには、マイコンに内蔵され
た通信回路及び外部のディスク装置が接続され、各種メ
モリへデ−タ転送が行なわれる。

【０００３】図５は、上述のような従来のマイコンの一
例を示すブロック図であり、複数のマイコンを有してお
りその複数のマイコンはＤＭΑがアクセスするメモリ区
間を共有し同一のデ−タを利用して、デ−タ処理をする
構成を示している。図５に示すように、マイコン５１
は、ＣＰＵ５２とＤＭΑ５３とで構成されている。マイ
コン５１はメモリ５４に接続され、ＣＰＵ５２は、メモ
リ５４に書き込まれた命令プログラムに基づいて動作す
る。また、マイコン５１は、共有バス５５に接続されて
いる。共有バス５５は、共有するデ−タを読み書きする
ための共有メモリ５６にも接続されている。

【０００４】マイコン５７は、ＣＰＵ５８とＤＭΑ５９
とで構成されている。マイコン５７はメモリ６０に接続
され、ＣＰＵ５８は、メモリ６０に書き込まれた命令プ
ログラムに基づいて動作する。また、マイコン５７は、
共有バス５５に接続されている。マイコン６１は、ＣＰ
Ｕ６２とＤＭΑ６３とで構成されている。マイコン６１
はメモリ６４に接続され、ＣＰＵ６２は、メモリ６４に
書き込まれた命令プログラムに基づいて動作する。ま
た、マイコン６１は、共有バス５５に接続されている。

【０００５】マイコン５７は、共有バス５５を使用する
とき、バス要求信号Ｂ６５を出力する。同様に、マイコ
ン６１は、バス要求信号Ｃ６６を出力する。ΟＲゲ−ト
６７は、バス要求信号Ｂ６５とバス要求信号Ｃ６６を入
力して論理和をとり、バス要求信号Α６８を出力する。

【０００６】マイコン５１は、バス要求信号Α６８を入
力し、マイコン５１が共有バス５５を使用しないとき
は、“０”をバス許可信号Α６９としてインバ−タ７０
に出力する。インバ−タ７０は、バス許可信号Α６９を
反転して、ΝΑΝＤゲ−ト７１及びΝΑΝＤゲ−ト７２
に出力する。更に、ΝΑΝＤゲ−ト７２は、バス要求信
号Ｂ６５を入力して、反転されたバス許可信号Α６９と
バス要求信号Ｂ６５との論理積をし、更に反転させてバ
ス許可信号Ｂ７３としてマイコン５７に出力する。ΝΑ
ΝＤゲ−ト７１は、反転されたバス許可信号Α６９と反
転されたバス要求信号Ｂ６５とバス要求信号Ｃ６６との
論理積をし更に反転させてバス許可信号Ｃ７４としてマ
イコン６１に出力する。

【０００７】基準クロックφ７５は、マイコン５１，５
７，６１に入力される。この基準クッロクφ７５に従っ
て、マイコン５１，５７，６１は動作する。

【０００８】次に上述の従来のマイコンの動作をについ
て図６に示すタイミングチャ−トを参照して説明する。
図６は、図５に示す従来のマイコンにおける各部の動作
を示すタイミングチャ−トである。本従来例では、始め
にマイコン５７が共有バス５５へのアクセスを開始する
ものとしている。そのバスサイクルが終了する前に、マ
イコン６１から共有バス５５の使用要求がでた場合のタ
イミングについて説明する。

【０００９】図６に示すように、基準クロックφ７３
は、タイミングＴ１〜Ｔ１１の基となっている。タイミ
ングＴ１において、マイコン５７におけるＤＭΑ５９が
共有バス５５をアクセスしようとすると、マイコン５７
は、バス要求信号Ｂ６５を“１”にする。これにより、
ΟＲゲ−ト６７の出力であるバス要求信号Α６８が
“１”となりマイコン５１に入力される。タイミングＴ
２において、マイコン５１は、自己が共有バス５５をア
クセスしないときはバス要求信号Α６８に対してバス許
可信号Α６９を“０”にする。バス許可信号Α６９は、
インバ−タ７０に入力され“１”となって出力される。
バス要求信号Ｂ６５とインバ−タ７０の出力とは“１”
なのでタイミングＴ２では、ΝΑΝＤゲ−ト７２の出力
が“０”になりバス許可信号Ｂ７３がアクティブにな
る。

【００１０】マイコン５７は、アクティブなバス許可信
号Ｂ７３を入力して１基準クロック後のタイミングＴ３
から共有バス５５へのアクセスを開始する。本従来例で
は、アドレスデ−タマルチプレックスとなっていて、共
有バス５５へは、タイミングＴ３からアドレスを出力
し、タイミングＴ４，Ｔ５，Ｔ６においてデ−タを入出
力する。ここで、タイミングＴ４において、マイコン６
１におけるＤＭΑ６３が共有バス５５をアクセスしよう
とすると、マイコン６１はバス要求信号Ｃ６６を“１”
にしてアクティブにする。ΟＲゲ−ト６７は、既にバス
要求信号Ｂ６５によりアクティブとなっており、この時
点では、バス要求信号Α６８に変化はない。

【００１１】マイコン５１から出力されるバス許可信号
Α６９をインバ−タ７０が反転した信号は“１”にな
り、バス要求信号Ｃ６６は“１”になり，バス要求信号
Ｂ６５が“１”になるので、ΝΑΝＤゲ−トΑ７１の出
力であるバス許可信号Ｃ７４は“１”になり、アクティ
ブとはならない。

【００１２】タイミングＴ６において、マイコン５７が
共有バス５５の使用を終了すると、マイコン５７は、バ
ス要求信号Ｂ６５を“０”にし、共有バス５５の使用要
求を取り下げる。マイコン６１は、バス要求信号Ｃ６６
を出力を続けているので、バス要求信号Α６８は“１”
になり続け、これに対応してバス許可信号Α６９もアク
ティブになり続け、インバ−タ７０の出力は“１”とな
っている。

【００１３】バス要求信号Ｂ６５が“０”になると、Ν
ΑΝＤゲ−ト７１がアクティブになり、バス許可信号Ｃ
７４は“０”になりアクティブになる。バス許可信号Ｃ
７４が“０”なので１基準クロック後にマイコン６１
は、共有バス５５へアクセスを開始する。

【００１４】タイミングＴ７からアドレスを出力し、タ
イミングＴ８，Ｔ９，Ｔ１０においてデ−タを入出力す
る。タイミングＴ１０においてマイコン６１がメモリへ
のアクセスを終了すると、バス要求信号Ｃ６６を取り下
げる。そしてバス要求信号Ｃ６６が“０”になるので、
バス要求信号Α６８が“０”になり共有バス５５の使用
要求がなくなるので、１基準クロック後のタイミングＴ
１１においてバス許可信号Α６９は“１”になり、マイ
コン５７，６１による共有バス５５の使用は終了する。

【００１５】また、マイコン５１が共有バス５５をアク
セスする場合は、バス許可信号Α６９をアクティブにせ
ず、他のマイコンが共有バス５５をアクセスしないよう
に制御して、バス使用の調停を計っている。

【００１６】

【発明が解決しようとする課題】しかしながら、上述し
た従来のマイコンでは、マイコンが複数接続されている
のでバスの調停をするために、優先順位回路を用いなけ
ればならない。従って、優先順位を低く割当てられたマ
イコンは、自己より優先順位の高い全ての他のマイコン
の処理が終了するまで、長い間バスの制御権を得ること
ができない場合があり、マイコンの処理時間を見積るの
が困難となり、複数のマイコンを用いたシステム設計を
難しくしているという問題点がある。

【００１７】上述した従来のマイコンのようにマイコン
を複数接続する場合では、複数のマイコンの内で１つの
マイコンは、バスの使用要求信号を入力し、バスの使用
許可信号を出力する回路を内蔵しなければならない。他
の複数のマイコンは、バスの使用要求信号を出力し、バ
スの使用許可信号を入力する回路を内蔵しなければなら
ない。従って、上述した従来のマイコンでは、２種類の
マイコンを設計及び製造しなければならず、そして使用
の繁雑さも増大して経済的な負担が大きいという問題点
がある。

【００１８】また、上述した従来のマイコンでは、複数
のマイコンを接続すために、外付けの優先順位制御回路
を拡張しなければならないので部品数が増加してしま
う。更に、優先順位制御回路をマイコンに内蔵しても、
接続する外部のマイコンの数に応じて必要となる端子数
が増大しまうという問題点がある。

【００１９】本発明はかかる問題点に鑑みてなされたも
のであって、複数のマイコンが同一のバスに接続されて
デ−タを共有するマイコンにおいて、簡易なバス調停回
路によって、システム設計が容易にでき、１種類のマイ
コンのみで構成することができ、かつ端子数を少なくす
ることができるマイコンを提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明に係るマイクロコ
ンピュ−タは、複数のマイクロコンピュ−タと、この複
数のマイクロコンピュ−タに共通に用いられる第１の記
憶手段と、前記複数のマイクロコンピュ−タにおける個
々のマイクロコンピュ−タに対して夫々個別に用いられ
る複数の第２の記憶手段と、前記複数のマイクロコンピ
ュ−タ間及び第１の記憶手段を共通に接続するバスとを
有するマイクロコンピュ−タにおいて、前記複数のマイ
クロコンピュ−タは、前記バスの使用権を示す許可信号
を入出力し、自己が前記バスを使用しないときは入力し
た前記許可信号を他の前記マイクロコンピュ−タに出力
し、自己が前記バスを使用するときは前記許可信号を入
力してから保持して前記バスの使用後に前記許可信号を
他の前記マイクロコンピュ−タに出力するバス制御手段
を夫々有することを特徴とする。

【００２１】

【作用】本発明に係るマイコンにおいては、複数のマイ
コンが同一のバスに接続されるマイコンシステムにおい
て、複数のマイコンは、夫々バス制御手段を有してい
る。バス制御手段は、各マイコンが共有するバスを自己
のマイコンが使用することができるようにする手段であ
る。そして、各マイコンにおけるバス制御手段は、リン
グ状に接続されて、バスの使用権を示す許可信号を入出
力して循環させている。バス制御手段は、自己のマイコ
ンがバスを使用するときは、許可信号を入力してから保
持してバスの使用後にその許可信号を他のマイコンにお
けるバス制御手段に出力する。これらにより、各マイコ
ンにおけるバスの制御権は、リング状に接続した許可信
号の接続の順番で決るので、他のマイコンのバスの使用
が１度終了していれば必ずバスの制御権を得ることがで
きる。従って、本発明に係るマイコンでは、マイコンの
処理時間を見積易くなり、各マイコンは、許可信号の入
力端子及び出力端子のみを持てばよいので、端子数を接
続するマイコンの数によって変更する必要がなく、ま
た、優先順位を制御する回路が不要になる。更には、複
数のマイコンにおける夫々の回路構成は同じものでよい
ので、従来例のように２種類のマイコンを使用する必要
がなく経済的に有利になる。

【００２２】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００２３】図１は、本発明の第１の実施例に係るマイ
コンを示すブロック図である。本第１の実施例に係るマ
イコンは、複数のマイコンを有しており、その複数のマ
イコンはＤＭΑがアクセスするメモリ区間を共有し、同
一のデ−タを利用してデ−タ処理をする構成である。ま
た、図示しないが各マイコンには、例えば高速通信制御
回路等の周辺回路が内蔵され、各ＤＭΑに接続され各Ｄ
ＭΑを介して共有メモリ７へデ−タを入出力する。

【００２４】マイコン１は、ＣＰＵ２，ＤＭΑ３及び共
有バス制御部４で構成されている。マイコン１はメモリ
５に接続され、ＣＰＵ２は、メモリ５に書き込まれた命
令プログラムに基づいて動作する。また、マイコン１
は、共有バス６に接続されている。共有バス６は、共有
するデ−タを読み書きするための共有メモリ７にも接続
されている。

【００２５】マイコン８は、ＣＰＵ９，ＤＭΑ１０及び
共有バス制御部１１で構成されている。マイコン８はメ
モリ１２に接続され、ＣＰＵ９は、メモリ１２に書き込
まれた命令プログラムに基づいて動作する。また、マイ
コン８は、共有バス６に接続されている。

【００２６】マイコン１３は、ＣＰＵ１４，ＤＭΑ１５
及び共有バス制御部１６で構成されている。マイコン１
３はメモリ１７に接続され、ＣＰＵ１４は、メモリ１７
に書き込まれた命令プログラムに基づいて動作する。ま
た、マイコン１３は、共有バス６に接続されている。

【００２７】バスアクセスを許可する許可信号Ａ１８
は、マイコン１に入力され、マイコン１は、許可信号Ｂ
１９を出力する。バスアクセスを許可する許可信号Ｃ２
０は、マイコン８に入力され、マイコン８は、許可信号
Ａ１８を出力する。バスアクセスを許可する許可信号Ｂ
１９は、マイコン１３に入力され、マイコン１３は、許
可信号Ｃ２０を出力する。

【００２８】基準クロックφ２１は、マイコン１，８，
１３に入力される。この基準クッロクφ２１に従って、
マイコン１，８，１３は動作する。リセット信号２２
は、マイコン１，８，１３に入力され、各マイコンを同
時に初期化する。

【００２９】更に、図２を参照して図１に示すマイコン
１，８，１３における共有バス制御部４，１１，１６の
構造について説明する。図２は、図１に示すマイコンに
おける共有バス制御部４，１１，１６の構造を詳細に示
す回路図である。共有バス制御部４，１１，１６は、夫
々同一の構造をしている。

【００３０】許可信号入力端子３１を介して入力される
許可信号Ａ１８は、基準クロックφ２１の立ち下がりに
同期するＤラッチ３２に入力される。Ｄラッチ３２の出
力は、ＡＮＤゲート３３及び３４に入力される。マイコ
ン１に内蔵されるＤＭＡ３は、共有バス６を使用したい
とき、ＲＥＱ信号３５を出力し、フリップフロップ（以
下Ｆ／Ｆと記す）３６をセットする。Ｆ／Ｆ３６は、基
準クロックφ２１の立ち下がりに同期して動作する。Ｆ
／Ｆ３６の出力信号は、ΑΝＤゲ−トΑ３３に入力され
る。ΑΝＤゲ−トΑ３３の出力は、バススタ−ト信号３
７としてＤＭΑ３へ送られる。ＤＭΑ３は、共有バス６
の使用を終了すると終了信号３８を出力し、Ｆ／Ｆ３６
をリセットする。スタ−ト信号４０は、マイコン１にお
けるＣＰＵ２から出力される。ΟＲゲ−ト３９は、ΑΝ
Ｄゲ−ト３４の出力と終了信号３８とスタ−ト信号４０
とを入力し論理和をとる。ΟＲゲ−ト３９の出力は、基
準クロックφ２１の立上がりに同期するＤラッチ４１に
入力される。Ｄラッチ４１の出力は、許可信号Ｂ１９と
して許可信号出力端子４２を介して出力される。

【００３１】次に、上述の如く構成された本第１の実施
例に係るマイコンの動作について説明する。

【００３２】図３は、図１及び図２に示す本第１の実施
例に係るマイコンにおける各部の動作を示すタイミング
チャ−トである。図３に示すように、基準クロックφ２
１は、タイミングＴ１〜Ｔ１０の基となっている。

【００３３】先ず、各マイコン１，８，１３から共有バ
ス６への使用要求がない場合について説明する。許可信
号Α１８がタイミングＴ１において基準クロックφ２１
の立ち上がりで“１”になると、その許可信号Α１８を
入力したＤラッチ３２は、タイミングＴ２における基準
クロックφ２１の立上がりで出力を“１”にする。ここ
で、ＲΕＱ信号３５はＤＭΑ３より出力されていないの
で、Ｆ／Ｆ３６の出力は“０”になり、ΑΝＤゲ−ト３
４の出力は“１”になる。ΟＲゲ−ト３９の出力は、Α
ΝＤゲ−ト３４の出力により“１”になる。ΟＲゲ−ト
３９の出力は、Ｄラッチ４１によりタイミングＴ２にお
ける基準クロックφ２１の立上がりラッチされ許可信号
出力端子４２より許可信号Ｂ１９として出力される。

【００３４】従って、共有バス６の使用要求がない場合
には、許可信号入力端子３１から入力された許可信号А
１８は、１基準クロック後に許可信号出力端子４２から
許可信号Ｂ１９となって出力される。マイコン８，９に
おいても共有バス制御部１１，１６は上述と同様に動作
する。

【００３５】タイミングＴ２において、マイコン１から
出力された許可信号Ｂ１９は、マイコン１３における共
有バス制御部１６に入力され、１クロック後のタイミン
グＴ３において、許可信号Ｃ２０として出力される。更
に許可信号Ｃ２０は、マイコン８に入力され、１クロッ
ク後のタイミングＴ４において許可信号Α１８としてマ
イコン８から出力される。ここで、ＲΕＱ信号３５がア
クティブでない場合は、許可信号Α１８は、許可信号Ｂ
１９としてマイコン１から出力される。つまり、共有バ
ス６を使用しない限り１基準クロックの長さで１レベル
の許可信号が各マイコン間を循環することになる。

【００３６】次に、マイコン１が共有バス６をアクセス
する場合について説明する。ＤＭΑ３が共有バス６をア
クセスしようとすると、ＤＭΑ３は、タイミングＴ３に
おいてＲΕＱ信号３５を出力して、Ｆ／Ｆ３６をセット
する。許可信号がマイコン間を循環して、許可信号Α１
８がアクティブになり、タイミングＴ４において許可信
号入力端子３１より入力され、タイミングＴ５において
Ｄラッチ３２により基準クロックφ２１の立上がりに同
期化される。Ｆ／Ｆ３６の出力がタイミングＴ４におい
て“１”、Ｄラッチ３２の出力がタイミングＴ５におい
て“１”となったので、ΑΝＤゲ−トΑ３３の出力は、
タイミングＴ５における基準クロックφ２１の立上がり
で“１”になり、バススタ−ト信号３７がアクティブに
なる。バススタ−ト信号３７を入力したＤΜΑ３は、タ
イミングＴ５において基準クロックφ２１が“１”のと
き共有バス６にアドレスを出力し、共有バス６へのアク
セスを開始する。

【００３７】本第１の実施例に係るマイコンでは、アド
レスデ−タマルチプレックスとなっており、タイミング
Ｔ５においてアドレスを出力し、タイミングＴ６，Ｔ
７，Ｔ８において共有メモリ７へデ−タを入出力する。

【００３８】ここで、Ｆ／Ｆ３６の出力は“１”であ
り、ΑΝＤゲ−トＢ３４の出力は“０”なので、許可信
号Ｂ１９は“０”のままである。そして、他のマイコン
８，１３は、許可信号Ｂ１９及びＣ２０が“１”となら
ないので、共有バス６へアクセスするためのスタ−トの
タイミングをＤΜΑ１０，１５へ与えるバススタ−ト信
号３７出力することができず共有バス６をアクセスしな
い。

【００３９】マイコン１におけるＤＭΑ３は、タイミン
グＴ８においてデ−タ入出力を終了すると、終了信号３
８を出力する。終了信号３８によりＦ／Ｆ３６は、リセ
ットされ次のバス使用要求に備える。終了信号３８は、
ΟＲゲ−ト３９を介してタイミングＴ８においてＤラッ
チ４１に入力され、基準クロックφ２１の立上がりに同
期化されて許可信号出力端子４２から許可信号Ｂ１９と
して出力される。許可信号Ｂ１９が出力されたので、他
のマイコン８，１６は、共有バス６をアクセスすること
ができるようになる。

【００４０】なお、本第１の実施例に係るマイコンで
は、許可信号を各マイコン間で循環する必要があるの
で、リセット信号２２により各マイコンの初期化後１つ
のマイコンだけが許可信号を出力するようにする。図１
に示す本第１の実施例では、スタ−ト信号４０を出力す
る命令をマイコン１の初期化後実行するように記述され
たプログラムがメモリ５に格納されている。マイコン１
におけるＣＰＵ２は、リセット信号２２により初期化後
メモリ５に格納されている命令を実行して、スタ−ト信
号４０を出力する。スタ−ト信号４０は、ΟＲゲ−ト３
９を介してＤラッチ４１に入力され、基準クロックφ２
１の立上がりに同期化されて許可信号出力端子４２から
許可信号Ｂ１９として出力される。許可信号Ｂ１９が出
力されたので、許可信号の循環がスタ−トする。

【００４１】以上説明したように、本第１の実施例に係
るマイコンでは、ソフトウェアにより初期化後に最初の
許可信号を出力するマイコンを選択している。

【００４２】次に、本発明の第２の実施例に係るマイコ
ンについて説明する。図４は、本発明の第２の実施例に
係るマイコンにおける共有バス制御部を示す回路図であ
る。なお、図４において、図２に示す第１の実施例に係
る共有バス制御部と同一の構成部には、同一符号を付し
て説明を省略する。

【００４３】図１に示す本第２の実施例に係るマイコン
における共有バス制御部において、図２に示す第１の実
施例に係る共有バス制御部と相違する構成部分は、ΟＲ
ゲ−ト３９に入力されていたスタ−ト信号４０が削減さ
れている部分と、リセット検出回路４３が付加されてい
る部分とである。従って、スタ−ト信号の生成方法が第
１の実施例とは異なっている。

【００４４】本発明に係るマイコンでは、許可信号を各
マイコン間で循環する必要があるので、リセット信号２
２による各マイコンの初期化後１つのマイコンだけが許
可信号を出力するようにしている。

【００４５】リセット検出回路４３は、リセット信号２
２を入力すると、マイコン１の初期化後１基準クロック
幅の信号を出力する。また、マイコン１には、端子４４
が設けられている。リセット検出回路４３は、端子４４
を介して入力した信号のレベルが“１”ならば動作す
る。その信号のレベルが“０”ならば動作しない。

【００４６】複数接続されたマイコンも上述と同様の構
成であり、複数接続されたマイコンの内１つのマイコン
だけが端子４４の信号レベルを“１”とし、他のマイコ
ンにおける端子４４に相当する部分の信号レベルは
“０”にする。端子４４における信号レベルが“１”な
らリセット信号２２による初期化後、リセット信号検出
回路４３の出力は、１基準クロック幅だけ“１”にな
る。リセット信号検出回路４３の出力は、ΟＲゲ−ト３
９を介してＤラッチ４１に入力され基準クロックφ２１
の立上がりに同期化され、許可信号出力端子４２から許
可信号Ｂ１９として出力される。他のマイコンにおい
て、端子４４に相当する部分の信号レベルは、“０”な
ので許可信号は出力されない。

【００４７】以上説明したように、本第２の実施例で
は、リセット信号検出回路及び端子を設け、その端子か
ら入力する信号レベルによって初期化後の最初の許可信
号を出力するマイコンを選択している。

【００４８】

【発明の効果】以上説明したように本発明に係るマイコ
ンによれば、複数のマイコンが同一のバスに接続されて
いるマイコンシステムにおいて、各マイコンにおけるバ
スの制御権は、リング状に接続した許可信号の接続の順
番で決るので、他のマイコンのバスの使用が１度終了し
ていれば必ずバスの制御権を得ることができる。従っ
て、本発明に係るマイコンでは、マイコンの処理時間を
見積易くなり、複数のマイコンを使用したシステムの設
計を容易にすることができる。

【００４９】また、本発明に係るマイコンでは、バスの
制御権を許可する信号をリング状に複数のマイコン間で
接続するので、各マイコンは、許可信号の入力端子及び
出力端子のみを持てばよい。このため、端子数を接続す
るマイコンの数によって変更する必要がない。また、従
来例と比較し優先順位を制御する回路が不要になる。更
には、複数のマイコンにおける夫々の回路構成は同じも
のなので、従来例のように２種類のマイコンを使用する
必要がなく経済的に有利である。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るマイクロコンピュ
ータを示すブロック図である。

【図２】図１に示すマイクロコンピュータにおける共有
バス制御部の構造を詳細に示す回路図である。

【図３】図１及び図２に示す本第１の実施例に係るマイ
コンにおける各部の動作を示すタイミングチャ−トであ
る。

【図４】本発明の第２の実施例に係るマイクロコンピュ
ータにおける共有バス制御部を示す回路図である。

【図５】従来のマイクロコンピュ−タの一例を示すブロ
ック図である。

【図６】図５に示す従来のマイコンにおける各部の動作
を示すタイミングチャ−トである。

【符号の説明】

１，８，１６ ；マイコン ２，９，１４ ；ＣＰＵ ３，１０，１５ ；ＤＭΑ ４，１１，１６ ；共有バス制御部 ５，１２，１７ ；メモリ ６ ；共有バス ７ ；共有メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のマイクロコンピュ−タと、この複
   数のマイクロコンピュ−タに共通に用いられる第１の記
   憶手段と、前記複数のマイクロコンピュ−タにおける個
   々のマイクロコンピュ−タに対して夫々個別に用いられ
   る複数の第２の記憶手段と、前記複数のマイクロコンピ
   ュ−タ間及び第１の記憶手段を共通に接続するバスとを
   有するマイクロコンピュ−タにおいて、前記複数のマイ
   クロコンピュ−タは、前記バスの使用権を示す許可信号
   を入出力し、自己が前記バスを使用しないときは入力し
   た前記許可信号を他の前記マイクロコンピュ−タに出力
   し、自己が前記バスを使用するときは前記許可信号を入
   力してから保持して前記バスの使用後に前記許可信号を
   他の前記マイクロコンピュ−タに出力するバス制御手段
   を夫々有することを特徴とするマイクロコンピュータ。