JPH05281296A - 半導体試験装置のテスト・ヘッド - Google Patents
半導体試験装置のテスト・ヘッドInfo
- Publication number
- JPH05281296A JPH05281296A JP8011292A JP8011292A JPH05281296A JP H05281296 A JPH05281296 A JP H05281296A JP 8011292 A JP8011292 A JP 8011292A JP 8011292 A JP8011292 A JP 8011292A JP H05281296 A JPH05281296 A JP H05281296A
- Authority
- JP
- Japan
- Prior art keywords
- performance board
- test head
- test
- connection assembly
- connecting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 テスト・ヘッドの反転およびコネクション・
アセンブリとパフォーマンス・ボードの交換を要しない
ＩＣ試験装置のテスト・ヘッドを提供する。 【構成】 テスト・ヘッド本体１ａを具備し、テスト・
ヘッド本体１ａの上面に第１のパフォーマンス・ボード
２を具備すると共にその下面には第２のパフォーマンス
・ボード３を具備し、テスト・ヘッド本体１ａ内にはコ
ネクション・アセンブリ２１およびピン・カード６を具
備し、ここでコネクション・アセンブリ２１はパフォー
マンス・ボードとピン・カード６とを電気的に接続する
ものであり、コネクション・アセンブリ２１はピン・カ
ード６を第１のパフォーマンス・ボード２或は第２のパ
フォーマンス・ボード３の何れかに切り替え接続する切
り替えスイッチを有するものである半導体試験装置用テ
スト・ヘッド。
アセンブリとパフォーマンス・ボードの交換を要しない
ＩＣ試験装置のテスト・ヘッドを提供する。 【構成】 テスト・ヘッド本体１ａを具備し、テスト・
ヘッド本体１ａの上面に第１のパフォーマンス・ボード
２を具備すると共にその下面には第２のパフォーマンス
・ボード３を具備し、テスト・ヘッド本体１ａ内にはコ
ネクション・アセンブリ２１およびピン・カード６を具
備し、ここでコネクション・アセンブリ２１はパフォー
マンス・ボードとピン・カード６とを電気的に接続する
ものであり、コネクション・アセンブリ２１はピン・カ
ード６を第１のパフォーマンス・ボード２或は第２のパ
フォーマンス・ボード３の何れかに切り替え接続する切
り替えスイッチを有するものである半導体試験装置用テ
スト・ヘッド。
Description
【０００１】
【産業上の利用分野】この発明は、半導体（以下、Ｉ
Ｃ、と称す）試験装置のテスト・ヘッドに関し特に、テ
スト・ヘッドの反転およびコネクション・アセンブリと
パフォーマンス・ボードの交換を行う必要のないＩＣ試
験装置のテスト・ヘッドに関する。
Ｃ、と称す）試験装置のテスト・ヘッドに関し特に、テ
スト・ヘッドの反転およびコネクション・アセンブリと
パフォーマンス・ボードの交換を行う必要のないＩＣ試
験装置のテスト・ヘッドに関する。
【０００２】
【従来の技術】ＩＣ試験装置のテスト・ヘッドの従来例
を図１、図２および図３を参照して説明する。従来のテ
スト・ヘッド１においては、試験されるべきＩＣと電気
的に接続するパフォーマンス・ボード２はテスト・ヘッ
ド１の上面のみにしか装着されない。
を図１、図２および図３を参照して説明する。従来のテ
スト・ヘッド１においては、試験されるべきＩＣと電気
的に接続するパフォーマンス・ボード２はテスト・ヘッ
ド１の上面のみにしか装着されない。
【０００３】ここで、図２に示される如く、完成品であ
るパッケージ化ＩＣ４を試験する場合は、ＩＣソケット
５が取り付けられたパフォーマン・スボード２をテスト
・ヘッド１に取付け、パッケージ化ＩＣ４をこのＩＣソ
ケット５に取付ける。なお、レバー５ａはパッケージ化
ＩＣ４をＩＣソケット５に取付け、取外すに使用するも
のである。パフォーマンス・ボード２の底面側にはコネ
クタ７ａ、金パット８その他の接続部材が設けられ、パ
ッケージ化ＩＣ４はこれらの接続部材を介してテスト・
ヘッド１内に収容される多数のピンカード６に電気的に
接続する。コネクタ７ａに嵌合する相手側コネクタ７
ｂ、金パット８に圧接するプローブ・コンタクト・ピン
９はピンカード６側に取付けられている。
るパッケージ化ＩＣ４を試験する場合は、ＩＣソケット
５が取り付けられたパフォーマン・スボード２をテスト
・ヘッド１に取付け、パッケージ化ＩＣ４をこのＩＣソ
ケット５に取付ける。なお、レバー５ａはパッケージ化
ＩＣ４をＩＣソケット５に取付け、取外すに使用するも
のである。パフォーマンス・ボード２の底面側にはコネ
クタ７ａ、金パット８その他の接続部材が設けられ、パ
ッケージ化ＩＣ４はこれらの接続部材を介してテスト・
ヘッド１内に収容される多数のピンカード６に電気的に
接続する。コネクタ７ａに嵌合する相手側コネクタ７
ｂ、金パット８に圧接するプローブ・コンタクト・ピン
９はピンカード６側に取付けられている。
【０００４】図３に示される如く、半完成品であるウエ
ハＩＣを試験する場合は、パフォーマンス・ボード３が
テスト・ヘッド１の上面に取付けられる。この場合、パ
フォーマンス・ボード３の上面には、図示されてはいな
いが、試験されるべきウエハＩＣを収容したウエハ・プ
ローバ１１の上面の接続部材と電気的に接続するための
接続部材例えば金パットが設けられている。そして、パ
フォーマンス・ボード３の下面側には図２Ｂに示される
パフォーマンス・ボード２の下面と同様の接続部材が設
けられている。ウエハＩＣの試験に際しては、テスト・
ヘッド１を反転させて、パフォーマンス・ボード３の上
面を下向きにしてウエハ・プローバ１１の上面に重ね合
わせて相互の電気的接続を行う。
ハＩＣを試験する場合は、パフォーマンス・ボード３が
テスト・ヘッド１の上面に取付けられる。この場合、パ
フォーマンス・ボード３の上面には、図示されてはいな
いが、試験されるべきウエハＩＣを収容したウエハ・プ
ローバ１１の上面の接続部材と電気的に接続するための
接続部材例えば金パットが設けられている。そして、パ
フォーマンス・ボード３の下面側には図２Ｂに示される
パフォーマンス・ボード２の下面と同様の接続部材が設
けられている。ウエハＩＣの試験に際しては、テスト・
ヘッド１を反転させて、パフォーマンス・ボード３の上
面を下向きにしてウエハ・プローバ１１の上面に重ね合
わせて相互の電気的接続を行う。
【０００５】テスト・ヘッド１は冷却用エア・ダクト１
３および多数のケーブル１４を介してＩＣ試験装置本体
１５に接続している。エア・ダクト１３およびケーブル
１４はこれらの中間においてＩＣ試験装置本体１５より
延伸する支持体１６に吊下げ保持されている。テスト・
ヘッド１を反転させる理由は、試験ウエハ１Ｃとの距離
をできるだけ短くして、高周波信号を伝達し易くするた
めである。
３および多数のケーブル１４を介してＩＣ試験装置本体
１５に接続している。エア・ダクト１３およびケーブル
１４はこれらの中間においてＩＣ試験装置本体１５より
延伸する支持体１６に吊下げ保持されている。テスト・
ヘッド１を反転させる理由は、試験ウエハ１Ｃとの距離
をできるだけ短くして、高周波信号を伝達し易くするた
めである。
【０００６】ところで、近年、ＩＣの大規模化に伴って
テスト・ヘッド１のピン数が多くなった結果、テスト・
ヘッド１はその重量が例えば２００kgという大きな重量
に達すると共に寸法も大きくなり、テスト・ヘッド１を
反転させる部材が大型、高価となるに到った。そして、
テスト・ヘッド１を反転させる際、ケーブル１４には大
きなストレスが加わり、断線事故につながる恐れがあっ
た。このような事情から、試験されるべきＩＣがパッケ
ージ化ＩＣ或はウエハＩＣの何れであっても、反転の必
要のないテスト・ヘッドが提案されている（特願平３−
３２４５８６号明細書参照）。
テスト・ヘッド１のピン数が多くなった結果、テスト・
ヘッド１はその重量が例えば２００kgという大きな重量
に達すると共に寸法も大きくなり、テスト・ヘッド１を
反転させる部材が大型、高価となるに到った。そして、
テスト・ヘッド１を反転させる際、ケーブル１４には大
きなストレスが加わり、断線事故につながる恐れがあっ
た。このような事情から、試験されるべきＩＣがパッケ
ージ化ＩＣ或はウエハＩＣの何れであっても、反転の必
要のないテスト・ヘッドが提案されている（特願平３−
３２４５８６号明細書参照）。
【０００７】以下、上述の反転の必要のないテスト・ヘ
ッドを図４および図５を参照して説明する。テスト・ヘ
ッド１は、パフォーマンス・ボード２と、コネクション
・アセンブリ２１と、テスト・ヘッド本体１ａと、コネ
クション・アセンブリ２２およびパフォーマンス・ボー
ド３より成る。パフォーマンス・ボード２の上面には試
験されるべきパッケージ化ＩＣを装着するＩＣソケット
５が実装され、その下面にはこのＩＣソケット５の端子
ピンに接続すると共に、コネクション・アセンブリ２１
に接続する接続部材２ａが具備されている。接続部材２
ａとしては例えば図２Ｂに示されるコネクタ７ａ或は金
パット８が使用される。
ッドを図４および図５を参照して説明する。テスト・ヘ
ッド１は、パフォーマンス・ボード２と、コネクション
・アセンブリ２１と、テスト・ヘッド本体１ａと、コネ
クション・アセンブリ２２およびパフォーマンス・ボー
ド３より成る。パフォーマンス・ボード２の上面には試
験されるべきパッケージ化ＩＣを装着するＩＣソケット
５が実装され、その下面にはこのＩＣソケット５の端子
ピンに接続すると共に、コネクション・アセンブリ２１
に接続する接続部材２ａが具備されている。接続部材２
ａとしては例えば図２Ｂに示されるコネクタ７ａ或は金
パット８が使用される。
【０００８】パフォーマンス・ボード３の下面には試験
されるべきウエハＩＣを収容するウエハ・プローバ１１
の上面の接続部材と電気的に接続する接続部材３ａを具
備し、その上面には接続部材３ａと電気的に接続すると
共に、コネクション・アセンブリ２２と接続する接続部
材３ｂを具備している。接続部材３ａ、３ｂとしては例
えば図２Ｂに示されるコネクタ７ａ或は金パット８が用
いられる。
されるべきウエハＩＣを収容するウエハ・プローバ１１
の上面の接続部材と電気的に接続する接続部材３ａを具
備し、その上面には接続部材３ａと電気的に接続すると
共に、コネクション・アセンブリ２２と接続する接続部
材３ｂを具備している。接続部材３ａ、３ｂとしては例
えば図２Ｂに示されるコネクタ７ａ或は金パット８が用
いられる。
【０００９】テスト・ヘッド本体１ａには水平断面がほ
ぼ正方形の貫通孔２３が上下方向に形成され、その貫通
孔２３の周囲には複数のピン・カード６が水平に、多段
に収容されている。従って、ピン・カード６は貫通孔の
周面と直角である。ピン・カード６には貫通孔２３の周
面と対向するコネクタ６ａが取付けられている。コネク
ション・アセンブリ２１は上端の周縁にリング状のフラ
ンジ部２１ａを有する筒状体であり、テスト・ヘッド本
体１ａの貫通孔２３に上方から挿脱自在とされ、その筒
状体の外周面にピン・カード６のコネクタ６ａに嵌合さ
れるコネクタ２６が取付けられている。フランジ部２１
ａには、パフォーマンス・ボード２の下面の接続部材２
ａに接続する接続部材２８が具備されている。接続部材
２８としては、パフォーマンス・ボード２の接続部材２
ａが図２Ｂのコネクタ７ａであるか或は金パット８であ
るかに依って、コネクタ７ｂ或はプローブ・コンタクト
・ピン９が使用される。コネクタ７ｂのコンタクト或は
金パット８は対応するコネクタ２６のコンタクトに接続
している。
ぼ正方形の貫通孔２３が上下方向に形成され、その貫通
孔２３の周囲には複数のピン・カード６が水平に、多段
に収容されている。従って、ピン・カード６は貫通孔の
周面と直角である。ピン・カード６には貫通孔２３の周
面と対向するコネクタ６ａが取付けられている。コネク
ション・アセンブリ２１は上端の周縁にリング状のフラ
ンジ部２１ａを有する筒状体であり、テスト・ヘッド本
体１ａの貫通孔２３に上方から挿脱自在とされ、その筒
状体の外周面にピン・カード６のコネクタ６ａに嵌合さ
れるコネクタ２６が取付けられている。フランジ部２１
ａには、パフォーマンス・ボード２の下面の接続部材２
ａに接続する接続部材２８が具備されている。接続部材
２８としては、パフォーマンス・ボード２の接続部材２
ａが図２Ｂのコネクタ７ａであるか或は金パット８であ
るかに依って、コネクタ７ｂ或はプローブ・コンタクト
・ピン９が使用される。コネクタ７ｂのコンタクト或は
金パット８は対応するコネクタ２６のコンタクトに接続
している。
【００１０】コネクション・アセンブリ２２はコネクシ
ョン・アセンブリ２１とほぼ同様に構成されている。た
だ、テスト・ヘッド本体１ａの貫通孔２３には下方から
挿脱自在とされるところが相違している。筒状体の外周
面にはピン・カード６のコネクタ６ａに嵌合されるコネ
クタ３１が具備されており、フランジ部２２ａの下面に
はパフォーマンス・ボード３上面の接続部材３ｂと接続
する接続部材３２が具備されている。
ョン・アセンブリ２１とほぼ同様に構成されている。た
だ、テスト・ヘッド本体１ａの貫通孔２３には下方から
挿脱自在とされるところが相違している。筒状体の外周
面にはピン・カード６のコネクタ６ａに嵌合されるコネ
クタ３１が具備されており、フランジ部２２ａの下面に
はパフォーマンス・ボード３上面の接続部材３ｂと接続
する接続部材３２が具備されている。
【００１１】
【発明が解決しようとする課題】上述の通りのテスト・
ヘッドは、コネクション・アセンブリ２２とパフォーマ
ンス・ボード３とを結合したものはテスト・ヘッド本体
１ａの貫通孔２３には下方から挿脱されるものであるか
ら、ウエハＩＣを試験する場合も、テスト・ヘッドの反
転を行う必要はない。しかし、試験されるべきＩＣがパ
ッケージ化ＩＣであるか或はウエハＩＣであるかに依っ
て、コネクション・アセンブリ２１とパフォーマンス・
ボード２とを結合したもの或はコネクション・アセンブ
リ２２とパフォーマンス・ボード３とを結合したものが
選択使用されるものであり、試験されるべきＩＣに対応
してコネクション・アセンブリとパフォーマンス・ボー
ドとをその都度交換しなければならない。
ヘッドは、コネクション・アセンブリ２２とパフォーマ
ンス・ボード３とを結合したものはテスト・ヘッド本体
１ａの貫通孔２３には下方から挿脱されるものであるか
ら、ウエハＩＣを試験する場合も、テスト・ヘッドの反
転を行う必要はない。しかし、試験されるべきＩＣがパ
ッケージ化ＩＣであるか或はウエハＩＣであるかに依っ
て、コネクション・アセンブリ２１とパフォーマンス・
ボード２とを結合したもの或はコネクション・アセンブ
リ２２とパフォーマンス・ボード３とを結合したものが
選択使用されるものであり、試験されるべきＩＣに対応
してコネクション・アセンブリとパフォーマンス・ボー
ドとをその都度交換しなければならない。
【００１２】この発明は、コネクション・アセンブリ内
にスイッチを具備してこれによりピン・カードのコネク
タをテスト・ヘッド上面および下面に具備せしめたパフ
ォーマンス・ボードの何れかに選択接続するようにし
て、テスト・ヘッドの反転およびコネクション・アセン
ブリとパフォーマンス・ボードの交換を行う必要をなく
した。
にスイッチを具備してこれによりピン・カードのコネク
タをテスト・ヘッド上面および下面に具備せしめたパフ
ォーマンス・ボードの何れかに選択接続するようにし
て、テスト・ヘッドの反転およびコネクション・アセン
ブリとパフォーマンス・ボードの交換を行う必要をなく
した。
【００１３】
【課題を解決するための手段】テスト・ヘッド本体１ａ
を具備し、テスト・ヘッド本体１ａの上面に第１のパフ
ォーマンス・ボード２を具備すると共にその下面には第
２のパフォーマンス・ボード３を具備し、テスト・ヘッ
ド本体１ａ内にはコネクション・アセンブリ２１および
ピン・カード６を具備し、ここでコネクション・アセン
ブリ２１はパフォーマンス・ボード２或はパフォーマン
ス・ボード３とピン・カード６とを電気的に接続するも
のであり、コネクション・アセンブリ２１はピン・カー
ド６を第１のパフォーマンス・ボード２或は第２のパフ
ォーマンス・ボード３の何れかに切り替え接続する切り
替えスイッチを有するものである半導体試験装置用テス
ト・ヘッド、を構成した。
を具備し、テスト・ヘッド本体１ａの上面に第１のパフ
ォーマンス・ボード２を具備すると共にその下面には第
２のパフォーマンス・ボード３を具備し、テスト・ヘッ
ド本体１ａ内にはコネクション・アセンブリ２１および
ピン・カード６を具備し、ここでコネクション・アセン
ブリ２１はパフォーマンス・ボード２或はパフォーマン
ス・ボード３とピン・カード６とを電気的に接続するも
のであり、コネクション・アセンブリ２１はピン・カー
ド６を第１のパフォーマンス・ボード２或は第２のパフ
ォーマンス・ボード３の何れかに切り替え接続する切り
替えスイッチを有するものである半導体試験装置用テス
ト・ヘッド、を構成した。
【００１４】
【実施例】この発明の実施例を図６および２’を参照し
て説明する。この発明のＩＣ試験装置のテスト・ヘッド
は、テスト・ヘッド本体１ａを具備し、テスト・ヘッド
本体１ａの上面にパフォーマンス・ボード２を具備する
と共に、その下面にパフォーマンス・ボード３を具備し
ている。そして、テスト・ヘッド本体１ａ内にはコネク
ション・アセンブリ２１およびピン・カード６を具備し
ている。
て説明する。この発明のＩＣ試験装置のテスト・ヘッド
は、テスト・ヘッド本体１ａを具備し、テスト・ヘッド
本体１ａの上面にパフォーマンス・ボード２を具備する
と共に、その下面にパフォーマンス・ボード３を具備し
ている。そして、テスト・ヘッド本体１ａ内にはコネク
ション・アセンブリ２１およびピン・カード６を具備し
ている。
【００１５】テスト・ヘッド本体１ａ上面のパフォーマ
ンス・ボード２は、試験されるべきパッケージ化ＩＣを
装着するＩＣソケット５をその上面に具備している。パ
フォーマンス・ボード２の下面には、このＩＣソケット
５の端子ピンと接続すると共に、コネクション・アセン
ブリ２１の接続部材２８にも接続する接続部材２ａが具
備されている。
ンス・ボード２は、試験されるべきパッケージ化ＩＣを
装着するＩＣソケット５をその上面に具備している。パ
フォーマンス・ボード２の下面には、このＩＣソケット
５の端子ピンと接続すると共に、コネクション・アセン
ブリ２１の接続部材２８にも接続する接続部材２ａが具
備されている。
【００１６】テスト・ヘッド本体１ａ下面のパフォーマ
ンス・ボード３はその下面に、試験されるべきウエハＩ
Ｃを収容するウエハ・プローバ１１の上面の接続部材と
電気的に接続する接続部材３ａを具備している。パフォ
ーマンス・ボード３の上面には、この接続部材３ａに電
気的に接続すると共に、コネクション・アセンブリ２１
の接続部材３２にも電気的に接続する接続部材３ｂを具
備している。この発明のテスト・ヘッドの従来例と異な
るところは、テスト・ヘッド本体１ａ下面にも完成品で
あるパッケージ化ＩＣとこれに適合するパフォーマンス
・ボード３を具備せしめてパッケージ化ＩＣの試験をす
る様にしたところである。
ンス・ボード３はその下面に、試験されるべきウエハＩ
Ｃを収容するウエハ・プローバ１１の上面の接続部材と
電気的に接続する接続部材３ａを具備している。パフォ
ーマンス・ボード３の上面には、この接続部材３ａに電
気的に接続すると共に、コネクション・アセンブリ２１
の接続部材３２にも電気的に接続する接続部材３ｂを具
備している。この発明のテスト・ヘッドの従来例と異な
るところは、テスト・ヘッド本体１ａ下面にも完成品で
あるパッケージ化ＩＣとこれに適合するパフォーマンス
・ボード３を具備せしめてパッケージ化ＩＣの試験をす
る様にしたところである。
【００１７】テスト・ヘッド本体１ａには上下方向の貫
通孔２３が形成されており、そしてこの貫通孔２３の周
囲には複数のピン・カード６が貫通孔２３の周面と直角
に取付けられる。ピン・カード６には貫通孔２３に対向
してコネクタ６ａが具備されている。コネクション・ア
センブリ２１は上端周縁および下端周縁にフランジ部２
１ａおよび２２ａを有する筒状体であり、この筒状体は
テスト・ヘッド本体１ａの貫通孔２３と共役の形状をし
ている。上述された接続部材２８はフランジ部２１ａ
に、そして接続部材３２はフランジ部２２ａにそれぞれ
取り付けられている。コネクション・アセンブリ２１の
筒状体の外周面にはピン・カード６のコネクタ６ａと嵌
合するコネクタ２６が具備されている。そして、このコ
ネクタ２６は、図７に示される如く、この発明により切
り替えスイッチ４０それぞれの可動接点に接続してい
る。切り替えスイッチ４０それぞれの固定接点の内の一
方はフランジ部２１ａの接続部材２８に接続すると共
に、他方はフランジ部２２ａの接続部材３２に接続して
いる。
通孔２３が形成されており、そしてこの貫通孔２３の周
囲には複数のピン・カード６が貫通孔２３の周面と直角
に取付けられる。ピン・カード６には貫通孔２３に対向
してコネクタ６ａが具備されている。コネクション・ア
センブリ２１は上端周縁および下端周縁にフランジ部２
１ａおよび２２ａを有する筒状体であり、この筒状体は
テスト・ヘッド本体１ａの貫通孔２３と共役の形状をし
ている。上述された接続部材２８はフランジ部２１ａ
に、そして接続部材３２はフランジ部２２ａにそれぞれ
取り付けられている。コネクション・アセンブリ２１の
筒状体の外周面にはピン・カード６のコネクタ６ａと嵌
合するコネクタ２６が具備されている。そして、このコ
ネクタ２６は、図７に示される如く、この発明により切
り替えスイッチ４０それぞれの可動接点に接続してい
る。切り替えスイッチ４０それぞれの固定接点の内の一
方はフランジ部２１ａの接続部材２８に接続すると共
に、他方はフランジ部２２ａの接続部材３２に接続して
いる。
【００１８】図８はこの発明の他の実施例を示す図であ
る。テスト・ヘッド本体１ａ上面にパフォーマンス・ボ
ード２を具備すると共に、下面にパフォーマンス・ボー
ド３を具備し、テスト・ヘッド本体１ａ内にピン・カー
ド６1およびピン・カード６2を具備し、ピン・カード６
1およびピン・カード６2をそれぞれ切り替えスイッチ４
０1および切り替えスイッチ４０2によりパフォーマンス
・ボード２或はパフォーマンス・ボード３に切り替え接
続する様に構成することにより、２種類以上のＩＣを同
時にテスト・ヘッドの反転およびコネクション・アセン
ブリとパフォーマンス・ボードの交換を行う必要をなく
簡単に実施することができる。
る。テスト・ヘッド本体１ａ上面にパフォーマンス・ボ
ード２を具備すると共に、下面にパフォーマンス・ボー
ド３を具備し、テスト・ヘッド本体１ａ内にピン・カー
ド６1およびピン・カード６2を具備し、ピン・カード６
1およびピン・カード６2をそれぞれ切り替えスイッチ４
０1および切り替えスイッチ４０2によりパフォーマンス
・ボード２或はパフォーマンス・ボード３に切り替え接
続する様に構成することにより、２種類以上のＩＣを同
時にテスト・ヘッドの反転およびコネクション・アセン
ブリとパフォーマンス・ボードの交換を行う必要をなく
簡単に実施することができる。
【００１９】
【発明の効果】この発明のテスト・ヘッドは上述した通
りのものであって、図７に示される切り替えスイッチ４
０の可動接点を上側に切り替えることにより、パフォー
マンス・ボード２に接続したパッケージ化ＩＣの試験を
実施することができる。そして、切り替えスイッチ４０
の可動接点を下側に切り替えることにより、パフォーマ
ンス・ボード２とは異なるパフォーマンス・ボード３に
接続したウエハＩＣ或はパッケージ化ＩＣの試験を実施
することができる。これら相異なる試験をテスト・ヘッ
ドの反転およびコネクション・アセンブリとパフォーマ
ンス・ボードの交換を行う必要をなく簡単に実施するこ
とができる。
りのものであって、図７に示される切り替えスイッチ４
０の可動接点を上側に切り替えることにより、パフォー
マンス・ボード２に接続したパッケージ化ＩＣの試験を
実施することができる。そして、切り替えスイッチ４０
の可動接点を下側に切り替えることにより、パフォーマ
ンス・ボード２とは異なるパフォーマンス・ボード３に
接続したウエハＩＣ或はパッケージ化ＩＣの試験を実施
することができる。これら相異なる試験をテスト・ヘッ
ドの反転およびコネクション・アセンブリとパフォーマ
ンス・ボードの交換を行う必要をなく簡単に実施するこ
とができる。
【図１】テスト・ヘッドの原理図を示し、Ａはその平面
図、ＢはＡのＣ−Ｃ′断面図である。
図、ＢはＡのＣ−Ｃ′断面図である。
【図２】パフォーマンス・ボードを示し、Ａそのは斜視
図、Ｂは断面図である。
図、Ｂは断面図である。
【図３】ＩＣ試験装置の従来例の斜視図である。
【図４】ＩＣ試験装置の従来例の分解斜視図である。
【図５】パフォーマンス・ボード、コネクション・アセ
ンブリおよびテスト・ヘッド本体間の電気的接続を説明
する図である。
ンブリおよびテスト・ヘッド本体間の電気的接続を説明
する図である。
【図６】この発明の実施例の分解斜視図である。
【図７】切り替えスイッチによる信号回路切り替えを説
明する図である。
明する図である。
【図８】この発明の他の実施例を示す図である。
１ａ テスト・ヘッド本体 ２ 第１のパフォーマンス・ボード ３ 第２のパフォーマンス・ボード ６ ピン・カード ２１ コネクション・アセンブリ ４０ 切り替えスイッチ
Claims (1)
- 【請求項１】 テスト・ヘッド本体を具備し、テスト・
ヘッド本体の上面に第１のパフォーマンス・ボードを具
備すると共にその下面には第２のパフォーマンス・ボー
ドを具備し、テスト・ヘッド本体内にはコネクション・
アセンブリおよびピン・カードを具備し、ここでコネク
ション・アセンブリはパフォーマンス・ボードとピン・
カードとを電気的に接続するものであり、コネクション
・アセンブリはピン・カードを第１のパフォーマンス・
ボード或は第２のパフォーマンス・ボードの何れかに切
り替え接続する切り替えスイッチを有するものであるこ
とを特徴とする半導体試験装置用テスト・ヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08011292A JP3175854B2 (ja) | 1992-04-02 | 1992-04-02 | 半導体試験装置のテスト・ヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08011292A JP3175854B2 (ja) | 1992-04-02 | 1992-04-02 | 半導体試験装置のテスト・ヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05281296A true JPH05281296A (ja) | 1993-10-29 |
| JP3175854B2 JP3175854B2 (ja) | 2001-06-11 |
Family
ID=13709108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08011292A Expired - Fee Related JP3175854B2 (ja) | 1992-04-02 | 1992-04-02 | 半導体試験装置のテスト・ヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175854B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101500482B1 (ko) | 2013-11-06 | 2015-03-09 | (주)유니코엠텍 | 다층 복합 방열시트 |
-
1992
- 1992-04-02 JP JP08011292A patent/JP3175854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3175854B2 (ja) | 2001-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025730A (en) | Direct connect interconnect for testing semiconductor dice and wafers | |
| EP0294939A2 (en) | Multiple lead probe for integrated circuits in wafer form | |
| EP0304868A2 (en) | Multiple lead probe for integrated circuits in wafer form | |
| WO2004027437A1 (ja) | パフォーマンスボード及び試験システム | |
| JP2008185420A (ja) | 試験装置およびプローブカード | |
| JPS62163973A (ja) | プロ−ブ装置 | |
| CA2488832A1 (en) | Multi-socket board for open/short tester | |
| EP0298219A2 (en) | Method and apparatus for testing unpackaged integrated circuits in a hybrid circuit environment | |
| JPH07263501A (ja) | ピボット運動可能な自己中心位置設定エラストマー圧力ウェハプローブ | |
| US20020118029A1 (en) | Probe card and contactor | |
| US6483331B2 (en) | Tester for semiconductor device | |
| US6097199A (en) | Universal decoder test board | |
| JPH05281296A (ja) | 半導体試験装置のテスト・ヘッド | |
| JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
| EP0654672B1 (en) | Integrated circuit test apparatus | |
| JP3204272B2 (ja) | Ｉｃ試験装置のテストヘッドの構造 | |
| JPH0726716Y2 (ja) | Ｉｃテスト用接続具 | |
| US6335627B1 (en) | Apparatus and method for testing an electronics package substrate | |
| JP3076293B2 (ja) | 半導体装置特性試験装置およびその試験方法 | |
| KR20230106933A (ko) | 반도체 시험 장치 | |
| JPH1187440A (ja) | プローブカード | |
| JPH06180343A (ja) | Ｉｃ測定装置用テストボード | |
| KR0137963Y1 (ko) | 오토셋업 프로우버용 범프 프로우브 카드 | |
| JPH06267629A (ja) | Ｉｃテスト装置 | |
| KR100240112B1 (ko) | 접속 패드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |