JPH0528085A - 電子計算機におけるアドレス変換方式 - Google Patents

Abstract

(57)【要約】 【目的】メインメモリをアクセスすること無く入出力装
置が起動情報を容易に読み取れるようし、電子計算機シ
ステム全体の動作性能の向上を図る。 【構成】バスアダプタ３３のローカルメモリ３５には起
動情報が予め設定されており、アドレス変換テーブルに
は、ローカルメモリ３５上に設定されている起動情報の
記憶位置を示すバッファアドレス値と、メインメモリ３
２の所定記憶位置を示すバッファアドレス値、さらには
これらアドレスを識別するための情報が登録されてい
る。それらアドレス値は第２のシステムバス２２の上位
ビットアドレスでそれぞれ読み出される。このため、メ
インメモリ３２とローカルメモリ３５のどちらのバッフ
ァアドレスが読み出された場合でも、第２のシステムバ
ス２２のアドレスを、メインメモリ３２またはローカル
メモリ３５のアクセスのためのアドレスにそれぞれ適切
に変換する事ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は互いに異なるアドレス
幅を有する２種類のシステムバスを有する電子計算機に
おいて、一方のバスに接続されているモジュールから他
方のバスに接続されているメモリをアクセスする際のア
ドレス変換方式に関する。

【０００２】

【従来の技術】一般に、互いに異なるアドレス幅を有す
る２種類のシステムバスを有する電子計算機は、図３の
ように構成されている。

【０００３】図３において、１は例えば３２ビットのア
ドレス幅を有する第１のシステムバス、２は例えば２４
ビットのアドレス幅を有する第２のシステムバス、１１
はＣＰＵ、１２はメインメモリ、１３はバスアダプタ、
１４はローカルメモリ、１５は入出力装置（Ｉ／Ｏ）で
ある。ここで、入出力装置（Ｉ／Ｏ）１５がメインメモ
リ１２の特定の記憶領域をアクセスする場合を考える。

【０００４】この場合、入出力装置（Ｉ／Ｏ）１５は、
ＣＰＵ１１からバスアダプタ１３を介して起動される。
この時、バスアダプタ１３には、ＣＰＵ１１から、入出
力装置（Ｉ／Ｏ）１５が使用するメインメモリ１２内の
バッファアドレス（使用可能な記憶空間の先頭アドレ
ス）と、バッファレングス（その記憶空間の大きさ）が
通知される。

【０００５】従来は、システムバス１と２のアドレス幅
の違いにより、入出力装置（Ｉ／Ｏ）１５がメインメモ
リ１２を直接アクセスできないため、バスアダプタ１３
が入出力装置（Ｉ／Ｏ）１５への起動をＣＰＵ１１から
受けた時には、バスアダプタ１３は、入出力装置（Ｉ／
Ｏ）１５が使用するメインメモリ１２のバッファエリア
をローカルメモリ１４にデータ転送してから、入出力装
置（Ｉ／Ｏ）１５を起動していた。

【０００６】入出力装置（Ｉ／Ｏ）１５が起動される
と、入出力装置（Ｉ／Ｏ）１５はローカルメモリ１４の
バッファを作業エリアとして動作を行い、動作が完了す
るとバスアダプタ１３に完了通知を行う。そして、バス
アダプタ１３は、入出力装置（Ｉ／Ｏ）１５から動作完
了を通知された時、入出力装置（Ｉ／Ｏ）１５が使用し
ていたローカルメモリ１４内のバッファエリアを元のメ
インメモリ１２にデータ転送してから、ＣＰＵ１１に完
了通知を行っていた。

【０００７】このように、入出力装置（Ｉ／Ｏ）１５が
メインメモリ１２をアクセスする際には、従来では、必
ずバスアダプタ１３によるデータ転送が２回発生し、こ
れがオーバーヘッドの原因となっていた。

【０００８】また、バスアダプタ１３が入出力装置（Ｉ
／Ｏ）１５へのコマンドを解析し、例えば入出力装置
（Ｉ／Ｏ）１５から見てリードだけの場合は、起動時の
みデータ転送をして完了時のデータ転送を省略すること
もできるが、この場合でも、オーバーヘッドの原因とな
るアダプタ１３によるデータ転送が１回発生する。ま
た、コマンドを解析するための新たなオーバーヘッドも
発生する。

【０００９】さらに、バスアダプタ１３によるバッファ
エリアのデータ転送は、入出力装置（Ｉ／Ｏ）１５によ
って実際に実行される入出力のサイズに関係なく、常に
ＣＰＵ１１から与えられたバッファレングス分だけ実行
しなければならない。このような無駄なデータ転送も、
オーバーヘッドの原因となる。

【００１０】そこで、最近では、入出力装置（Ｉ／Ｏ）
１５からの２４ビットアドレスを、メインメモリ１２を
アクセスするための３２ビットアドレスに変換するため
のアドレス変換テーブルをバスアダプタ１３内に設ける
構成が考えられている。

【００１１】このようなアドレス変換機構を用いれば、
メインメモリ１２上の所定の記憶空間に対して入出力装
置（Ｉ／Ｏ）１５が直接的にアクセスすることができ
る。このため、前述のように、バスアダプタ１３から入
出力装置（Ｉ／Ｏ）１５に対してメインメモリ１２をア
クセスするために必要な起動情報（リード／ライトコマ
ンド、バッファアドレス、バッファレングス等）を直接
通知する方式においては、無駄なデータ転送を省け、効
率の良いメモリアクセスを実現できる。

【００１２】しかしながら、入出力装置（Ｉ／Ｏ）１５
がメインメモリ１２をアクセスするために必要な起動情
報（リード／ライトコマンド、バッファアドレス、バッ
ファレングス等）をメインメモリ１２上に予め登録して
おく方式のシステムにおいては、バスアダプタ１３は、
入出力装置（Ｉ／Ｏ）１５を起動する前に、メインメモ
リ１２から起動情報を読み取る必要がある。このため、
このようなシステムに前述のアドレス変換機構を用いた
場合には、入出力装置（Ｉ／Ｏ）１５は、起動を受け取
ると、まず、アドレス変換機構を用いてメインメモリ１
２の起動情報を読取り、その後、再びアドレス変換機構
を用いてメインメモリ１２に対するデータ入出力を行う
ことになる。

【００１３】このようにメインメモリ１２への２度に渡
るアクセスは、第１のシステムバス１１に余分な負荷を
かける事になるので、システム全体の動作性能の低下を
引き起こす大きな原因となる。

【００１４】

【発明が解決しようとする課題】従来では、起動情報の
読取りのためにメインメモリに対するアクセス回数が増
加され、これによって電子計算機システム全体の動作性
能が低下される欠点があった。

【００１５】この発明はこのような点に鑑みてなされた
もので、メインメモリをアクセスすること無く入出力装
置が起動情報を容易に読み取れるようし、電子計算機シ
ステム全体の動作性能を向上し得るアドレス変換方式を
提供することを目的とする。

【００１６】

【課題を解決するための手段および作用】この発明によ
るアドレス変換方式は、互いに異なるアドレス幅を有す
る第１および第２のシステムバスと、これら第１および
第２のシステムバスにそれぞれ接続されたメモリおよび
入出力装置と、前記第１および第２のシステムバス間を
接続するバスアダプタとを備えた電子計算機において、
前記バスアダプタに、前記メモリに登録されている前記
入出力装置に対する起動情報が予め設定される内部メモ
リと、前記第２のシステムバスの上位ビットアドレスで
指定可能な複数の格納領域を有し、各格納領域に、前記
内部メモリ上に設定されている前記起動情報の記憶領域
を示す第１のアドレス値および前記メモリ上の所定の記
憶空間を示す第２のアドレス値のいずれか一方のアドレ
ス値、およびこれら第１および第２のアドレス値を識別
するための識別情報が登録されるアドレス記憶手段と、
前記第２のシステムバスの上位ビットアドレスでアドレ
ス指定された格納領域から読み出された前記第１または
第２のアドレス値と、前記第２のシステムバスの下位ビ
ットアドレスの値とに基づいて、前記メモリまたは内部
メモリをアクセスするためのアドレスを生成する手段
と、前記アドレス指定された格納領域から読み出された
前記識別情報に基づいて、前記メモリと内部メモリのい
ずれか一方をアクセス先として選定する手段とを具備
し、前記第２のシステムバスのアドレスを、前記メモリ
または前記内部メモリをアクセスのためのアドレスに変
換することを特徴とする。

【００１７】このアドレス変換方式においては、バスア
ダプタの内部メモリに起動情報が予め設定されているの
で、入出力装置は、第１のシステムバスに接続されたメ
モリにアクセスすることなく、バスアダプタの内部メモ
リをアクセスすることによって起動情報を読み取ること
ができる。このため、第１のシステムバスを介したデー
タ転送回数が減り、システム性能を向上できる。

【００１８】また、アドレス記憶手段には、内部メモリ
上に設定されている起動情報の記憶領域を示す第１のア
ドレス値と、メモリの所定記憶空間を示す第２アドレス
値、さらにはこれらアドレスを識別する識別情報が登録
されており、それらアドレス値は第２のシステムバスの
上位ビットアドレスでそれぞれ読み出される。この場
合、どちらのアドレスが読み出されたかは識別情報によ
って識別される。このため、第１および第２のどちらの
アドレスが読み出された場合でも、第２のシステムバス
のアドレスを、メモリまたは内部メモリをアクセスのた
めのアドレスにそれぞれ適切に変換する事ができる。し
たがって、メモリと内部メモリの双方に対するアクセス
を直接的に実行できるようになり、無駄なデータ転送無
しで効率の良いメモリアクセスを実現する事が可能とな
る。

【００１９】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００２０】図１にはこの発明の一実施例に係わる電子
計算機のシステム構成が示されている。この電子計算機
システムは、第３図の従来のシステムと同様に、アドレ
ス幅の異なる２種類のシステムバスを有するものであ
り、第１および第２のシステムバス２１，２２、ＣＰＵ
３１、メインメモリ３２、バスアダプタ３３を備えてい
る。

【００２１】第１のシステムバス２１は、データバス、
アドレスバス、およびコントロールラインから構成され
るものであり、そのアドレスバスは例えば３２ビットの
バス幅を有している。

【００２２】第２のシステムバス２２は、データバス、
アドレスバス、およびコントロールラインから構成され
るものであり、そのアドレスバスは例えば２４ビットの
バス幅を有している。

【００２３】ＣＰＵ３１は、この電子計算機の全体の制
御を司るものであり、第１のシステムバス２１を介して
メインメモリ３２、およびバスアダプタ３３に接続され
ている。このＣＰＵ３１は、入出力装置（Ｉ／Ｏ）３８
を起動要求する際、入出力装置（Ｉ／Ｏ）３８によって
使用されるメインメモリ３２のバッファアドレス（使用
可能な記憶空間の先頭アドレス）と、そのバッファレン
グス（その記憶空間の大きさ）をバスアダプタ３３に通
知する。

【００２４】メインメモリ３２は、３２ビットのアドレ
スによって定義されるアドレス空間を有するデータ記憶
部であり、ＣＰＵ３１または入出力装置（Ｉ／Ｏ）３５
によってアクセスされる。このメインメモリ３２には、
入出力装置（Ｉ／Ｏ）３８を起動するための起動情報
（リード／ライトコマンド、バッファアドレス、バッフ
ァレングス等）が格納されている。

【００２５】バスアダプタ３３は、第１のシステムバス
２１と第２のシステムバス２２を結合するためのもので
あって、アドレス変換機構３４、ローカルメモリ３５、
アダプタＣＰＵ３６、および１６ビットのアドレス幅を
持つアダプタ内部バス３７を備えている。アドレス変換
機構３４、ローカルメモリ３５、およびアダプタＣＰＵ
３６は、アダプタ内部バス３７を介して相互接続されて
いる。

【００２６】アドレス変換機構３４は、第１のシステム
バス２１、第２のシステムバス２２およびアダプタ内部
バス３７との間で、２４ビットのアドレスと３２ビット
のアドレスとの変換、および２４ビットのアドレスと１
６ビットのアドレスとの変換を行う。このアドレス変換
機構３４の具体的構成については、図２を参照して後述
する。

【００２７】ローカルメモリ３５は、１６ビットのアド
レスによって定義されるアドレス空間を有するデータ記
憶部であり、通常はアダプタＣＰＵ３６によって作業エ
リアとして使用される。このローカルメモリ３５には、
ＣＰＵ３１から指定される起動情報（リード／ライトコ
マンド、バッファアドレス、バッファレングス等）が格
納される。アダプタＣＰＵ３６は、バスアダプタ３３の
制御およびローカルメモリ３５の管理等を行う。入出力
装置（Ｉ／Ｏ）３８は、第２のシステムバス２２に接続
されており、２４ビットのアドレスでメインメモリ３２
に対するアクセスを実行する。次に、図２を参照して、
アドレス変換機構３４の具体的な構成を説明する。

【００２８】図において、１０１はアドレス変換テーブ
ルであり、このアドレス変換テーブル１０１は、例え
ば、３２ビット×２５６ワード構成のＲＡＭによって構
成されている。このアドレス変換テーブル１０１は、ロ
ーカルメモリ３５上に設定されている起動情報の記憶領
域を示す第１のバッファアドレス（１６ビット）、およ
びＣＰＵ３１によって与えられるメインメモリ３２上の
第２のバッファアドレス（３２ビット）をデータとして
登録するためのものであり、これらバッファアドレスを
示すデータの格納位置は、８ビットのアドレスで指定で
きるように構成されている。また、アドレス変換テーブ
ル１０１に登録されたデータを読み出す際にも、入出力
装置（Ｉ／Ｏ）３８によって与えられる２４ビットのア
ドレス（ＡＢ）１１１のうちの上位８ビットのアドレス
（Ａ）１１２がその読み出しアドレスとして使用され、
これによってアドレス変換テーブル１０１から３２ビッ
トのデータが読み出される。

【００２９】また、アドレス変換テーブル１０１には、
登録されているアドレスデータが第１のバッファアドレ
スと第２のバッファアドレスのいずれであるかを示す識
別情報Ｖが登録されている。この識別情報Ｖは、アドレ
ス変換テーブル１０１の各エントリの最下位ビットに設
けられおり、対応するエントリに登録されているアドレ
スデータがローカルメモリ３５上の格納領域を示す第１
のバッファアドレスの時は“０”に設定され、また対応
するエントリに登録されているアドレスデータがメイン
メモリ３２上の格納領域を示す第２のバッファアドレス
の時は“１”に設定される。

【００３０】このような識別情報Ｖの“１”／“０”の
値は、アダプタＣＰＵ３６が第１及び第２のバッファア
ドレスをアドレス変換テーブル１０１に登録する際に設
定される。ここで、識別情報Ｖを各エントリの最下位ビ
ットに設けたのは、第１および第２のバッファアドレス
の最下位ビットは通常“０”に固定されており、有効ア
ドレスとして使用する必要がないためである。

【００３１】１０２は加算回路（ＡＤＤＲ）であり、そ
の第１入力（ＩＮ１）には、アドレス変換テーブル１０
１から読み出されたビット１からビット３１までの３１
ビットデータがベースアトレス１１４として入力され、
その第２入力（ＩＮ２）には、２４ビットのアドレス
（ＡＢ）１１1 のうちの下位１６ビットのアドレス
（Ｂ）１１３がオフセットアドレスとして入力される。

【００３２】加算回路（ＡＤＤＲ）１０２は、ベースア
ドレス１１４とオフセットアドレス１１３を桁合わせし
た状態で加算し、その加算結果である３２ビットのデー
タをエラー検出回路１０３に出力する。

【００３３】エラー検出回路１０３は、識別情報Ｖの
“１”／“０”の値にしたがってアドレスの出力先を選
定するためのものであり、識別情報Ｖが“１”の時は加
算回路（ＡＤＤＲ）１０２からの３２ビットの出力デー
タをメインメモリ３２をアクセスするためのアドレスと
して第１のシステムバス２１に出力する。また、識別情
報Ｖが“０”の時は、エラー検出回路１０３は、加算回
路（ＡＤＤＲ）１０２からの３２ビットの出力データの
うちの下位１６ビットをローカルメモリ３５をアクセス
するためのアドレスとしてアダプタ内部バス３７に出力
する。この場合、エラー検出回路１０３は、ローカルメ
モリ３５に対する１６ビットアドレスにオバーフローが
発生しているか否か、つまりビット１６へのキャリーの
有無を検出し、オバーフロー発生時にはエラー発生を検
出する。次に、入出力装置（Ｉ／Ｏ）３８によるメイン
メモリ３２、ローカルメモリ３５のアクセス動作を説明
する。

【００３４】まず、ＣＰＵ３１は、入出力装置（Ｉ／
Ｏ）３８が使用するメインメモリ３２のバッファアドレ
ス、バッファレングスと共に入出力装置（Ｉ／Ｏ）３８
の起動要求をバスアダプタ３３に供給する。バスアダプ
タ３３は、アドレス変換機構３４のアドレス変換テーブ
ル１０１の空きエントリに、与えられたメインメモリ３
２のバッファアドレスを登録する。そして、バスアダプ
タ３３は、アダプタＣＰＵ３６の制御によって、メイン
メモリ３２からローカルメモリ３５に起動情報（リード
／ライトコマンド、バッファアドレス、バッファレング
ス等）を転送し、ローカルメモリ３５の所定記憶領域に
格納する。この場合、ローカルメモリ３５に格納される
バッファアドレスの値は、ＣＰＵ３１から与えられたメ
インメモリ３２のバッファアドレスではなく、そのバッ
ファアドレスが登録されているアドレス変換テーブル１
０１のエントリ番号に変換される。この変換は、アダプ
タＣＰＵ３６によって行われる。

【００３５】この後、アダプタＣＰＵ３６は、その起動
情報を格納したローカルメモリ３５の所定記憶領域を示
すバッファアドレスをアドレス変換テーブル１０１の空
きエントリに登録する。

【００３６】このように、アドレス変換テーブル１０１
には、メインメモリ３２上のバッファアドレスとローカ
ルメモリ３５上のバッファアドレスとの２種類のアドレ
ス値が登録される。メインメモリ３２上のバッファアド
レスは３２ビットで表現され、ローカルメモリ３５上の
バッファアドレスは１６ビットで表現される。

【００３７】また、アドレス変換テーブル１０１にメイ
ンメモリ３２上のバッファアドレスを登録する際には、
アダプタＣＰＵ３６は、対応するエントリのＶビットに
“１”をセットする。一方、アドレス変換テーブル１０
１にローカルメモリ３５上のバッファアドレスを登録す
る際には、アダプタＣＰＵ３６は、対応するエントリの
Ｖビットに“０”をセットする。

【００３８】次いで、アダプタＣＰＵ３６は、ローカル
メモリ３５上のバッファアドレスを示すアドレス変換テ
ーブル１０１のエリトリ番号と、オフフセットアドレス
とを２４ビットのバッファアドレスとして入出力装置
（Ｉ／Ｏ）３８に通知し、起動をかける。この場合、そ
の２４ビットのアドレスのうちの上位８ビットを登録さ
れたアドレス変換テーブル１０１のエリトリ番号として
使用し、下位１６ビットをオール“０”とするオフセッ
ト値として使用する。

【００３９】起動された入出力装置（Ｉ／Ｏ）３８は、
まず、起動情報を読むために、２４ビットのメモリアド
レス（ＡＢ）１１１を第２のシステムバス２２を介して
バスアダプタ３３に供給する。この２４ビットのメモリ
アドレス（ＡＢ）１１１は、その上位８ビット（Ａ）１
１２がアドレス変換テーブル１０１のリードアドレスと
して使用され、下位１６ビット（Ｂ）１１３がオフセッ
トアドレスとして使用される。このオフセットアドレス
の値は、オール“０”である。

【００４０】アドレス変換テーブル１０１からの読み出
しデ−タ１１４は、起動時にバスアダプタ３３がアドレ
ス変換テーブル１０１に登録したバッファアドレスであ
り、アダプタＣＰＵ３６は、Ｖビットを参照する事によ
ってバッファアドレスが、メインメモリ３２とローカル
メモリ３５のどちらのバッファアドレスに対応するもの
であるかを判断する。

【００４１】アダプタＣＰＵ３６、Ｖビットが“１”の
時はメインメモリ３２へのアクセスであると認識し、Ｖ
ビットが“０”の時はローカルロモリ３５へのアクセス
であると認識する。

【００４２】アドレス変換テーブル１０１からの読み出
されたビット１からビット３１までのベースアドレス
は、下位１６ビット（Ｂ）１１３と桁合わせされた状態
で加算され、その加算結果はエラー検出回路１０３に供
給される。この場合、その加算結果は、Ｖビットが
“１”の時は３２ビットすべてが有効アドレスとなり、
Ｖビットが“０”の時は３２ビットのうちの下位１６ビ
ットが有効アドレスとなる。

【００４３】入出力装置（Ｉ／Ｏ）３８がローカルメモ
リ３５の起動情報を読む場合には、Ｖビットは“０”で
あるので、エラー検出回路１０３は、加算回路（ＡＤＤ
Ｒ）１０２からの３２ビット出力のうちの下位１６ビッ
トを、アダプタ内部バス３７に出力する。この時、エラ
ー検出回路１０３は、加算回路（ＡＤＤＲ）１０２から
の３２ビット出力の中で、ローカルメモリ３５に対する
１６ビットアドレスにオバーフローが発生しているか否
か、つまりビット１６へのキャリーの有無を検出し、オ
バーフロー発生時にはエラー発生を検出してアダプタＣ
ＰＵ３６に通知する。

【００４４】このようにしてローカルメモリ３５が１６
ビットのバッファアドレスによりアクセスされ、ローカ
ルメモリ３５に格納されている起動情報が入出力装置
（Ｉ／Ｏ）３８に渡される。

【００４５】入出力装置（Ｉ／Ｏ）３８は、その起動情
報によってメインメモリ３２のバッファアドレスを認識
し、２４ビットのメモリアドレス（ＡＢ）１１１を第２
のシステムバス２２を介してバスアダプタ３３に供給す
る。この２４ビットのメモリアドレス（ＡＢ）１１１
は、その上位８ビット（Ａ）１１２がアドレス変換テー
ブル１０１のリードアドレスとして使用され、下位１６
ビット（Ｂ）１１３がオフセットアドレスとして使用さ
れる。このオフセットアドレスの値は、オール“０”で
ある。

【００４６】アドレス変換テーブル１０１からの読み出
しデ−タ１１４は、起動時にバスアダプタ３３がアドレ
ス変換テーブル１０１に登録したメインメモリ３２上の
バッファアドレスであり、アダプタＣＰＵ３６は、Ｖビ
ットが“１”であることによって、そのバッファアドレ
スが、メインメモリ３２のバッファアドレスに対応する
ものであることを認識する。

【００４７】アドレス変換テーブル１０１からの読み出
されたビット１からビット３１までのベースアドレス
は、下位１６ビット（Ｂ）１１３と桁合わせされた状態
で加算され、その加算結果はエラー検出回路１０３に供
給される。この場合、その加算結果は、３２ビットすべ
てが有効アドレスとなる。

【００４８】エラー検出回路１０３は、加算回路（ＡＤ
ＤＲ）１０２からの３２ビット出力を第１システムバス
２１に供給する。これによって、入出力装置（Ｉ／Ｏ）
３８は、メインメモリ３２をアクセスする。

【００４９】ここでは、入出力装置（Ｉ／Ｏ）３８から
供給される２４ビットアドレスの内の下位１６ビット
（Ｂ）１１３をオール“０”である場合を説明したが、
このオフセットアドレスの値は、ＣＰＵ３１から与えら
れるバッファレングスで指定されるアドレス範囲内で可
変される。この結果、入出力装置（Ｉ／Ｏ）３８は、メ
インメモリ３２の所定のアドレス空間に対してアクセス
する事ができる。

【００５０】以上のように、この実施例においては、バ
スアダプタ３３のローカルメモリ３５に起動情報が予め
設定されているので、入出力装置３８は、第１のシステ
ムバス２１に接続されたメインメモリ３２にアクセスす
ることなく、バスアダプタ３３のローカルメモリ３５を
アクセスすることによって起動情報を読み取ることがで
きる。このため、入出力装置（Ｉ／Ｏ）３８がメインメ
モリ３２に登録された起動情報を読み取る方式において
も、第１のシステムバス２１を介したデータ転送回数が
減り、システム性能を向上できる。

【００５１】また、アドレス変換テーブル１０１には、
ローカルメモリ３５上に設定されている起動情報の記憶
位置を示すバッファアドレス値と、メインメモリ３２の
所定記憶位置を示すバッファアドレス値、さらにはこれ
らアドレスを識別するＶビットが登録されており、それ
らアドレス値は第２のシステムバス２２の上位ビットア
ドレスでそれぞれ読み出される。この場合、どちらのア
ドレスが読み出されたかはＶビットによって識別され
る。このため、メインメモリ３２とローカルメモリ３５
のどちらのバッファアドレスが読み出された場合でも、
第２のシステムバス２２のアドレスを、メインメモリ３
２またはローカルメモリ３５をアクセスのためのアドレ
スにそれぞれ適切に変換する事ができる。

【００５２】したがって、メインメモリ３２とローカル
メモリ３５の双方に対するアクセスを直接的に実行でき
るようになり、無駄なデータ転送無しで効率の良いメモ
リアクセスを実現する事が可能となる。

【００５３】なお、ここでは、オフセットアドレスを１
６ビットとしたので、バッファレングスは６４Ｋバイト
以下であることが必要となるが、オフセットアドレスの
ビット数を増加するか、あるいはアドレス変換テーブル
１０１のエントリを２つ以上使用すれば、６４Ｋバイト
のバッファを扱うことが可能となる。

【００５４】また、ローカルメモリ３５が１６ビットア
ドレスで定義されている場合について説明したが、ロー
カルメモリ３５の記憶空間は、メインメモリ３２と同じ
３２ビットアドレス、またはそれ以下の任意のビット数
のアドレスで定義することができる。

【００５５】さらに、この実施例では、入出力装置（Ｉ
／Ｏ）３８からローカルメモリ３５に対するアクセス
は、リード／ライトを特に限定してないが、仮にローカ
ルメモリ３５に対してのリードのみを許可するとして、
Ｖビットが“０”で且つライト命令であるとするとライ
トエラーとしてローカルメモリ３５の情報を保護する事
により、簡易な保護回路を構成できる。

【００５６】

【発明の効果】以上のように、この発明によれば、メイ
ンメモリをアクセスすること無く入出力装置が起動情報
を容易に読み取れるようになり、電子計算機システム全
体の動作性能を向上することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる電子計算機のシス
テム構成を示すブロック図。

【図２】図１に示した電子計算機に設けられたアドレス
変換機構の構成の一例を示すブロック図。

【図３】従来の電子計算機のシステム構成を示すブロッ
ク図である。

【符号の説明】

２１，２２…システムバス、３２…メインメモリ、３３
…バスアダプタ、３４…アドレス変換機構、３５…ロー
カルメモリ、３６…アダプタＣＰＵ、３７…アダプタ内
部バス、３８…入出力装置、１０１…アドレス変換テー
ブル、１０２…加算器、１０３…エラー検出回路。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 互いに異なるアドレス幅を有する第１お
   よび第２のシステムバスと、これら第１および第２のシ
   ステムバスにそれぞれ接続されたメモリおよび入出力装
   置と、前記第１および第２のシステムバス間を接続する
   バスアダプタとを備えた電子計算機において、前記バス
   アダプタは、 前記メモリに登録されている前記入出力装置に対する起
   動情報が予め設定される内部メモリと、 前記第２のシステムバスの上位ビットアドレスで指定可
   能な複数の格納領域を有し、各格納領域に、前記内部メ
   モリ上に設定されている前記起動情報の記憶領域を示す
   第１のアドレス値および前記メモリ上の所定の記憶空間
   を示す第２のアドレス値のいずれか一方のアドレス値、
   およびこれら第１および第２のアドレス値を識別するた
   めの識別情報が登録されるアドレス記憶手段と、 前記第２のシステムバスの上位ビットアドレスでアドレ
   ス指定された格納領域から読み出された前記第１または
   第２のアドレス値と、前記第２のシステムバスの下位ビ
   ットアドレスの値とに基づいて、前記メモリまたは内部
   メモリをアクセスするためのアドレスを生成する手段
   と、 前記アドレス指定された格納領域から読み出された前記
   識別情報に基づいて、前記メモリと内部メモリのいずれ
   か一方をアクセス先として選定する手段とを具備し、 前記第２のシステムバスのアドレスを、前記メモリまた
   は前記内部メモリをアクセスのためのアドレスに変換す
   ることを特徴とするアドレス変換方式。