JPH05276202A - Pseudo noise generator for digital modulation - Google Patents
Pseudo noise generator for digital modulationInfo
- Publication number
- JPH05276202A JPH05276202A JP4067207A JP6720792A JPH05276202A JP H05276202 A JPH05276202 A JP H05276202A JP 4067207 A JP4067207 A JP 4067207A JP 6720792 A JP6720792 A JP 6720792A JP H05276202 A JPH05276202 A JP H05276202A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pseudo noise
- pseudo
- waveform memory
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はディジタル自動車電話に
利用されるπ／４シフトＱＰＳＫ（Quadra Phase Shift
Keying ）変調方式におけるＩＱ信号発生器に必要な連
続波形疑似雑音を発生するディジタル変調用疑似雑音発
生器に関し、特に疑似雑音を格納するための波形メモリ
のビット数を削減したディジタル変調用疑似雑音発生器
に関する。BACKGROUND OF THE INVENTION The present invention relates to a π / 4 shift QPSK (Quadra Phase Shift) used in a digital mobile phone.
Keying) Pseudo noise generator for digital modulation that generates continuous waveform pseudo noise required for IQ signal generator in keying system, especially pseudo noise generation for digital modulation in which the number of bits of waveform memory for storing pseudo noise is reduced Regarding vessels.
【０００２】[0002]
【従来の技術】ディジタル自動車電話に変調方式として
π／４シフトＱＰＳＫ変調が用いられている。これは２
ビットから成るシンボルを直交軸（Ｉ軸とＱ軸）からπ
／４シフトした４組の位相位置に置くようにディジタル
データを変調したＩＱ信号を用いて行う方式である。こ
のＩＱ信号を発生するための疑似雑音を発生する方法と
して、従来は大別して２種類の方法がある。一つはリア
ルタイム動作可能なＤＳＰ技術やメモリを組み合わせて
実時間でディジタルデータを変調してＩＱ信号を発生さ
せる方式であり、他の方法は、ディジタルフィルタ処理
はオフライン（非実時間）処理として大容量メモリに蓄
え、ＩＱ信号発生時に順次メモリから読み出す構成のも
のである。2. Description of the Related Art A .pi. / 4 shift QPSK modulation is used as a modulation system in a digital car telephone. This is 2
A symbol consisting of bits is extracted from the orthogonal axes (I axis and Q axis) by
This is a method of using an IQ signal in which digital data is modulated so as to be placed in four phase positions shifted by / 4. Conventionally, there are roughly two types of methods for generating pseudo noise for generating this IQ signal. One is a method of modulating digital data in real time to generate an IQ signal by combining DSP technology and memory capable of operating in real time, and the other method is a digital filter processing that is largely off-line (non-real time) processing. It has a configuration in which it is stored in a capacity memory and is sequentially read from the memory when an IQ signal is generated.
【０００３】前者の例にヒューレット・パッカード社が
提案している方式がある。これは「Testing North Amer
ican Dual Mode Cellular, Japan Digital Cellular Tr
ansceivers」中に記されている。この中の一般的方法で
は大容量メモリが必要になるため、改良した方式ではＩ
Ｑ信号を格納するＲＯＭの代りに三角関数テーブルを持
つＲＯＭを利用することで必要メモリサイズを小さくし
ている。An example of the former is the method proposed by Hewlett-Packard Company. This is "Testing North Amer
ican Dual Mode Cellular, Japan Digital Cellular Tr
ansceivers ”. Since the general method among them requires a large amount of memory, the improved method requires I
The required memory size is reduced by using a ROM having a trigonometric function table instead of the ROM for storing the Q signal.
【０００４】[0004]
【発明が解決しようとする課題】ところで、後者の方法
では、リアルタイム性は犠牲となるが、大容量メモリを
利用することで発生時のハードウエアの構成が単純とな
る利点があるが、原理的に大容量メモリを必要とするこ
とを避けることができない。即ち、この方法では疑似雑
音の連続波の発生時に入力とするデータ長に相当するメ
モリ長の８倍ものサイズのメモリが必要となり、前者の
例に比べてハードウエアが単純となる利点が生きてこな
くなる。By the way, in the latter method, the real-time property is sacrificed, but there is an advantage that the hardware configuration at the time of occurrence becomes simple by using a large-capacity memory. There is an unavoidable need for large amounts of memory. In other words, this method requires a memory that is eight times as large as the memory length that corresponds to the data length that is input when a continuous wave of pseudo noise is generated, and the advantage that the hardware is simple compared to the former example is alive. Disappear.
【０００５】上記において、正規疑似雑音の連続波発生
時に波形メモリのサイズが８倍になる理由を次に説明す
る。説明の前提としてディジタル自動車電話用の疑似雑
音である５１１ビットの疑似雑音を例に取って説明す
る。この５１１ビットの疑似雑音として９個のフリップ
フロップと排他的論理和回路で作られるＭ系列が用いら
れており、このＭ系列におけるビット数は２9 −１＝５
１１である。The reason why the size of the waveform memory becomes eight times when a continuous wave of normal pseudo noise is generated will be described below. As a premise of the description, 511-bit pseudo noise, which is pseudo noise for digital car telephones, will be described as an example. As the 511-bit pseudo noise, an M series made up of nine flip-flops and an exclusive OR circuit is used, and the number of bits in this M series is 2 9 −1 = 5.
Eleven.
【０００６】このＭ系列を２ビット毎に１シンボルのＩ
Ｑデータに変換するために、データ列を２回繰り返して
データ点数を１０２２点の偶数とする。このデータ列を
π／４シフトＱＰＳＫ変調方式に従ってＩＱデータに変
換する。This M sequence is an I symbol of 1 symbol for every 2 bits.
In order to convert into Q data, the data string is repeated twice and the number of data points is an even number of 1022 points. This data string is converted into IQ data according to the π / 4 shift QPSK modulation method.
【０００７】この結果得られるデータ列は、その始点と
終点がπ／８だけずれていて連続していないため、その
まま連続波発生のためにループさせると不連続を生ず
る。従って、始点と終点とを連続にするために、入力デ
ータを８回繰り返して使用する。（波形発生時に１０２
２シンボルをそのままループさせると、始点の位相と波
形の最後の位相が異なるために、Ｍ系列中の先頭データ
の２ビットが変化してしまう。例えば、先頭データが
“００”の時に“０１”に変化してしまう。Since the starting point and the ending point of the resulting data sequence are deviated by π / 8 and they are not continuous, discontinuity occurs when they are looped to generate a continuous wave. Therefore, in order to make the start point and the end point continuous, the input data is repeatedly used eight times. (102 when waveform is generated
If the two symbols are looped as they are, two bits of the first data in the M sequence will change because the phase of the start point and the last phase of the waveform are different. For example, when the head data is "00", it changes to "01".
【０００８】以上のことから５１１ビットの連続疑似雑
音を発生させるために必要なビット数及びメモリサイズ
は下式のようになる。 ５１１×２×８＝８１７６ビット＝４０８８シンボル分 この制約は規格上定められた疑似雑音データ列をπ／４
シフトＱＰＳＫ・ＩＱ変換する際に、変換後のＩＱデー
タの始点と終点とが不連続になることにより起こる。From the above, the number of bits and memory size required to generate 511-bit continuous pseudo noise are given by the following equation. 511 × 2 × 8 = 8176 bits = 4088 symbols This constraint is based on the standardized pseudo-noise data sequence of π / 4.
This is caused by discontinuity between the start point and the end point of the IQ data after conversion when the shift QPSK / IQ conversion is performed.
【０００９】本発明は上記の点に鑑みてなされたもの
で、その目的は、最もメモリサイズの必要な連続疑似雑
音発生時に、必要なメモリサイズの削減された連続疑似
雑音を発生する疑似雑音発生器を実現することである。The present invention has been made in view of the above points, and an object thereof is to generate a pseudo noise that generates a continuous pseudo noise in which a required memory size is reduced when a continuous pseudo noise in which a memory size is required is generated. Is to realize the vessel.
【００１０】[0010]
【課題を解決するための手段】前記の課題を解決する本
発明は、外部から入力される疑似雑音信号をＩ信号とＱ
信号とに分離しフィルタ処理をするＩＱ変換／ディジタ
ルフィルタ処理回路と、Ｉ信号用の第１の波形メモリと
Ｑ信号用の第２の波形メモリと、前記第１の波形メモリ
にＩ信号を、前記第２の波形メモリにＱ信号を書き込む
ための書き込みアドレスを発生するアドレス発生器とで
構成されるディジタル変調用疑似雑音発生器において、
入力される疑似雑音データを２回分繋いだ後、更に前記
疑似雑音を構成するビットの数値の“０”又は“１”の
数が等しくなるように２ビット分追加して連続した数列
を形成する前記入力疑似雑音を疑似する信号を発生する
「疑似」疑似雑音発生器を具備することを特徴とするも
のである。According to the present invention for solving the above-mentioned problems, a pseudo noise signal inputted from the outside is converted into an I signal and a Q signal.
An IQ conversion / digital filter processing circuit for separating into a signal and performing a filtering process, a first waveform memory for an I signal, a second waveform memory for a Q signal, and an I signal in the first waveform memory, In a pseudo noise generator for digital modulation, which comprises an address generator that generates a write address for writing a Q signal in the second waveform memory,
After the input pseudo noise data is connected twice, two consecutive bits are formed by adding two bits so that the numbers of the bits constituting the pseudo noise are equal to "0" or "1". It is characterized by comprising a "pseudo" pseudo noise generator for generating a signal simulating the input pseudo noise.
【００１１】[0011]
【作用】「疑似」疑似雑音発生器は入力された疑似雑音
を２回分繋いだ後、構成する数列中の“０”と“１”の
数を等しくするように２ビットの“０”又は“１”を付
加して連続した数列を形成する疑似雑音を疑似する「疑
似」疑似雑音を発生して出力する。ＩＱ変換／ディジタ
ルフィルタリング処理回路はこの疑似雑音をＩＱ信号に
変調し、フィルタリングした後、Ｉ信号を第１の波形メ
モリに、Ｑ信号を第２の波形メモリに格納する。The "pseudo" pseudo noise generator connects the input pseudo noise twice, and then, the two bits "0" or "1" are equalized so that the numbers of "0" and "1" in the sequence are equal. 1 "is added to generate and output" pseudo "pseudo noise that simulates pseudo noise forming a continuous sequence. The IQ conversion / digital filtering processing circuit modulates and filters this pseudo noise into an IQ signal, and then stores the I signal in the first waveform memory and the Q signal in the second waveform memory.
【００１２】[0012]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の一実施例の装置のブロッ
ク図である。図において、１は元となる正規の疑似雑音
を本実施例の装置に外部から与える疑似雑音発生器であ
る。疑似雑音発生器１の発生する疑似雑音はディジタル
自動車電話の規格では５１１ビットの“０”，“１”の
データ列を使用するものとし、このデータ列をＰ0 とす
る。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram of an apparatus according to an embodiment of the present invention. In the figure, reference numeral 1 is a pseudo noise generator that externally supplies the original regular pseudo noise to the apparatus of this embodiment. As for the pseudo noise generated by the pseudo noise generator 1, a 511-bit data string of "0" and "1" is used in the digital car telephone standard, and this data string is designated as P 0 .
【００１３】２はこのＰ0 データ列を元にして、π／４
シフトＱＰＳＫ変調信号用のＩＱ信号を生成しても、必
要波形メモリサイズが増えない「疑似」疑似雑音Ｐ1 を
生成する「疑似」疑似雑音発生器である。2 is π / 4 based on this P 0 data string.
It is a "pseudo" pseudo noise generator that generates "pseudo" pseudo noise P 1 that does not increase the required waveform memory size even if the IQ signal for the shift QPSK modulation signal is generated.
【００１４】３は「疑似」疑似雑音発生器２で発生した
雑音を、π／４シフトＱＰＳＫ変調のためのＩＱデータ
変換を行った後、不要なノイズを除くためのディジタル
フィルタリング処理を行うＩＱ変換／ディジタルフィル
タリング処理回路である。Reference numeral 3 is an IQ conversion that performs noise data generated by the "pseudo" pseudo noise generator 2 after IQ data conversion for π / 4 shift QPSK modulation, and then performs digital filtering processing for removing unnecessary noise. / A digital filtering processing circuit.
【００１５】尚、「疑似」疑似雑音発生器２とＩＱ変換
／ディジタルフィルタリング処理回路３とは非実時間処
理の回路である。４はＩＱ信号に変換された「疑似」疑
似雑音のＩ信号を格納する波形メモリＡ、５はＱ信号を
格納する波形メモリＢである。波形メモリＡ４と波形メ
モリＢ５への書き込みアドレスはアドレス発生器６から
出力される。The "pseudo" pseudo noise generator 2 and the IQ conversion / digital filtering processing circuit 3 are non-real time processing circuits. Reference numeral 4 is a waveform memory A for storing an I signal of "pseudo" pseudo noise converted into an IQ signal, and 5 is a waveform memory B for storing a Q signal. The write address to the waveform memory A4 and the waveform memory B5 is output from the address generator 6.
【００１６】次に、上記のように構成された実施例の動
作を説明する。先ず、外部の疑似雑音発生器１から５１
１ビットの“０”，“１”データ列Ｐ0 が入力される。
「疑似」疑似雑音発生器２は次のような手順で「疑似」
疑似雑音Ｐ1 を生成する。 Ｐ0 を２回分繋いでビット数を倍にする。Ｐ0 が５１
１ビットであれば１０２２ビットになる。 できたデータ列に２ビットの“０”又は“１”を追加
する。これは５１１ビットのデータ列のうち“１”が
“０”より１つ多い時は“０”を追加、“０”が“１”
より多い時は“１”を追加する。このデータ列Ｐ0 は
“０”又は“１”の数が１個違っている数列であるため
単にＰ0 を２回分繋いだ数列では２個の差を生じている
ものである。従って、このように“０”又は“１”を追
加することにより“０”と“１”とは同数になる。この
結果のデータ列は１０２４ビットとなる。 得られた１０２４ビットのデータ列Ｐ1 が「疑似」疑
似雑音として用いられる。Next, the operation of the embodiment configured as described above will be described. First, the external pseudo noise generators 1 to 51
A 1-bit “0”, “1” data string P 0 is input.
The "pseudo" pseudo noise generator 2 is "pseudo" in the following procedure.
Pseudo noise P 1 is generated. Double the number of bits by connecting P 0 twice. P 0 is 51
If it is 1 bit, it will be 1022 bits. 2-bit "0" or "1" is added to the created data string. This is because when "1" is one more than "0" in the 511-bit data string, "0" is added, and "0" is "1".
If there are more, add "1". Since this data sequence P 0 is a sequence in which the number of “0” or “1” is different by 1, the number sequence in which P 0 is simply connected twice produces two differences. Therefore, by adding "0" or "1" in this way, "0" and "1" become the same number. The resulting data string is 1024 bits. The obtained 1024-bit data string P 1 is used as “pseudo” pseudo noise.
【００１７】このようにして作成した「疑似」疑似雑音
に対してＩＱ変換／ディジタルフィルタ処理回路３にお
いてπ／４シフトＱＰＳＫ変調のためのＩＱデータ変換
が行われ、ディジタルフィルタリング処理された後、ア
ドレス発生器６からの書き込みアドレスにより、Ｉ信号
は波形メモリＡ４に、Ｑ信号は波形メモリＢ５に書き込
まれる。これ等の信号は読み出されてＤＡ変換器に出力
される。The "pseudo" pseudo noise thus created is subjected to IQ data conversion for .pi. / 4 shift QPSK modulation in the IQ conversion / digital filter processing circuit 3 and subjected to digital filtering processing, followed by addressing. According to the write address from the generator 6, the I signal is written in the waveform memory A4 and the Q signal is written in the waveform memory B5. These signals are read and output to the DA converter.
【００１８】以上説明したように本実施例によれば、デ
ィジタル自動車電話等の変調方式であるπ／４シフトＱ
ＰＳＫ変調方式において、連続的な疑似雑音の発生を少
ないメモリ（正規のサイズの１／８）と簡単な回路構成
で実現することができる。As described above, according to this embodiment, a π / 4 shift Q which is a modulation system for a digital car telephone or the like is used.
In the PSK modulation method, continuous generation of pseudo noise can be realized with a small memory (1/8 of the regular size) and a simple circuit configuration.
【００１９】尚、上記の実施例において疑似雑音はＭ系
列データに限定されるものではなく、目的に適合する他
の系列のデータを用いても良い。In the above embodiment, the pseudo noise is not limited to the M series data, and other series data suitable for the purpose may be used.
【００２０】[0020]
【発明の効果】以上詳細に説明したように本発明によれ
ば、π／４ＱＰＳＫ変調に用いる疑似雑音データを、格
納するメモリのサイズを節減することのできる疑似雑音
とすることができて、実用上の効果は大きい。As described in detail above, according to the present invention, the pseudo noise data used for the π / 4 QPSK modulation can be made into the pseudo noise which can reduce the size of the memory to be stored, and can be put to practical use. The above effect is great.
【図１】本発明の一実施例の装置のブロック図である。FIG. 1 is a block diagram of an apparatus according to an embodiment of the present invention.
２ 「疑似」疑似雑音発生器 ３ ＩＱ変換／ディジタルフィルタリング処理回路 ４，５ 波形メモリ ６ アドレス発生器 2 “Pseudo” pseudo noise generator 3 IQ conversion / digital filtering processing circuit 4, 5 Waveform memory 6 Address generator
Claims (1)
号とＱ信号とに分離しフィルタ処理をするＩＱ変換／デ
ィジタルフィルタ処理回路（３）と、Ｉ信号用の第１の
波形メモリ（４）とＱ信号用の第２の波形メモリ（５）
と、前記第１の波形メモリ（４）にＩ信号を、前記第２
の波形メモリ（５）にＱ信号を書き込むための書き込み
アドレスを発生するアドレス発生器（６）とで構成され
るディジタル変調用疑似雑音発生器において、 入力される疑似雑音データを２回分繋いだ後、更に前記
疑似雑音を構成するビットの数値の“０”又は“１”の
数が等しくなるように２ビット分追加して連続した数列
を形成する前記入力疑似雑音を疑似する信号を発生する
「疑似」疑似雑音発生器（２）を具備することを特徴と
するディジタル変調用疑似雑音発生器。1. An IQ conversion / digital filter processing circuit (3) for separating a pseudo noise signal input from the outside into an I signal and a Q signal and performing a filtering process, and a first waveform memory (4) for the I signal. ) And a second waveform memory for the Q signal (5)
And the I signal to the first waveform memory (4) and the second signal to the second waveform memory (4).
In the pseudo noise generator for digital modulation, which is composed of the address generator (6) for generating the write address for writing the Q signal in the waveform memory (5) of FIG. Further, a signal simulating the input pseudo noise which forms a continuous number sequence by adding two bits so that the number of "0" or "1" of the bits constituting the pseudo noise becomes equal is generated. Pseudo noise generator for digital modulation, characterized in that it comprises a "pseudo" pseudo noise generator (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04067207A JP3106668B2 (en) | 1992-03-25 | 1992-03-25 | Pseudo noise generator for digital modulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04067207A JP3106668B2 (en) | 1992-03-25 | 1992-03-25 | Pseudo noise generator for digital modulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05276202A true JPH05276202A (en) | 1993-10-22 |
| JP3106668B2 JP3106668B2 (en) | 2000-11-06 |
Family
ID=13338236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04067207A Expired - Fee Related JP3106668B2 (en) | 1992-03-25 | 1992-03-25 | Pseudo noise generator for digital modulation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106668B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11122378A (en) * | 1997-10-17 | 1999-04-30 | Nec Corp | Modem signal generating circuit and generating method |
| KR100380770B1 (en) * | 1999-06-09 | 2003-04-18 | 닛본 덴기 가부시끼가이샤 | Spread spectrum receiver |
| US6831955B1 (en) | 1999-03-18 | 2004-12-14 | Ando Electric Co., Ltd. | Noise generator |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101934343B1 (en) | 2018-04-27 | 2019-01-02 | (주)피앤디시스템 | A automatic hand-drip coffee machine |
-
1992
- 1992-03-25 JP JP04067207A patent/JP3106668B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11122378A (en) * | 1997-10-17 | 1999-04-30 | Nec Corp | Modem signal generating circuit and generating method |
| US6831955B1 (en) | 1999-03-18 | 2004-12-14 | Ando Electric Co., Ltd. | Noise generator |
| KR100380770B1 (en) * | 1999-06-09 | 2003-04-18 | 닛본 덴기 가부시끼가이샤 | Spread spectrum receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3106668B2 (en) | 2000-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106502309B (en) | DA return-to-zero retention function-based time domain interleaving arbitrary waveform synthesis device and method | |
| JPS60160755A (en) | Code modulation system | |
| JP3106668B2 (en) | Pseudo noise generator for digital modulation | |
| JPS58216300A (en) | Frequency spectrum compression/expansion apparatus | |
| JP2002208971A (en) | Waveform generator | |
| JP2675468B2 (en) | Burst transmitter | |
| JPH07240763A (en) | Frequency shift signal generator | |
| JPH06291792A (en) | Clock reproduction device for digital modulation signal | |
| JP3434089B2 (en) | Spread spectrum signal generation circuit | |
| JP3177569B2 (en) | Wireless device | |
| JP3842396B2 (en) | Digital modulator | |
| JPS581357A (en) | Data transmitting system | |
| JP3272172B2 (en) | Wireless device | |
| JP2740373B2 (en) | Baseband signal generator for π / 4 shift QPSK quadrature modulator | |
| KR0159200B1 (en) | Hilbert transform ssb generator | |
| JPH0723066A (en) | Digital modulator | |
| KR100326754B1 (en) | Apparatus for generating a signal using a memory | |
| JPH10145332A (en) | Phase shift circuit for spread code | |
| JP3112668B1 (en) | Unwanted wave removal device | |
| JP3260873B2 (en) | 1 / 4πQPSK modulator | |
| JPH06152666A (en) | Envelope generating circuit | |
| US7492831B2 (en) | Method for generating multiplier coefficients for a mixer | |
| JPH06303264A (en) | Quantization orthogonal modulator | |
| JPS5931903B2 (en) | phase modulation communication device | |
| JPH05276203A (en) | Modulation data generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |