JPH05275995A - 帰還形パルス幅変調回路 - Google Patents
帰還形パルス幅変調回路Info
- Publication number
- JPH05275995A JPH05275995A JP7142592A JP7142592A JPH05275995A JP H05275995 A JPH05275995 A JP H05275995A JP 7142592 A JP7142592 A JP 7142592A JP 7142592 A JP7142592 A JP 7142592A JP H05275995 A JPH05275995 A JP H05275995A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- switching circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 本発明は帰還形パルス幅変調回路に関し、そ
の目的は、高精度の加算抵抗を用いることなく従来と同
様な高精度の変換結果が得られる帰還形パルス幅変調回
路を提供することにある。 【構成】 正負の対称振幅をもつ方形波基準電圧クロッ
クを出力する基準電圧発生回路と、該方形波基準電圧ク
ロックの振幅を２段階に分圧する分圧器と、該分圧器の
出力を切り替える切り替え回路と、該切り替え回路の出
力を積分する積分器と、該積分器の出力を基準電位と比
較するコンパレータと、該コンパレータの出力状態と前
記方形波基準電圧クロックの極性の組み合わせに応じて
前記切り替え回路を切り替え駆動する論理回路とを具備
し、前記切り替え回路の出力の一端（基準電位）を入力
電圧Ｅｘと等しくなるように接続することにより、切り
替え回路出力と入力電圧を加算した出力の１周期平均値
が零になるように制御し、前記コンパレータの出力をパ
ルス幅変調信号として取り出すようにした。
の目的は、高精度の加算抵抗を用いることなく従来と同
様な高精度の変換結果が得られる帰還形パルス幅変調回
路を提供することにある。 【構成】 正負の対称振幅をもつ方形波基準電圧クロッ
クを出力する基準電圧発生回路と、該方形波基準電圧ク
ロックの振幅を２段階に分圧する分圧器と、該分圧器の
出力を切り替える切り替え回路と、該切り替え回路の出
力を積分する積分器と、該積分器の出力を基準電位と比
較するコンパレータと、該コンパレータの出力状態と前
記方形波基準電圧クロックの極性の組み合わせに応じて
前記切り替え回路を切り替え駆動する論理回路とを具備
し、前記切り替え回路の出力の一端（基準電位）を入力
電圧Ｅｘと等しくなるように接続することにより、切り
替え回路出力と入力電圧を加算した出力の１周期平均値
が零になるように制御し、前記コンパレータの出力をパ
ルス幅変調信号として取り出すようにした。
Description
【０００１】
【産業上の利用分野】本発明は帰還形パルス幅変調回路
に関し、特に、高精度加算抵抗の削減に関する。
に関し、特に、高精度加算抵抗の削減に関する。
【０００２】
【従来の技術】図２は帰還形パルス幅変調回路の従来例
である。図において、Ｅｘは入力電圧、ＩＧは積分器、
ＣＯＰはゼロコンパレータ、±Ｅｃは方形波クロック電
圧、±Ｅｓは正，負の基準電圧で、該基準電圧±Ｅｓは
スイッチＳＷで切り替えられる。入力電圧Ｅｘは抵抗器
Ｒ１を、基準電圧±Ｅｓは抵抗器Ｒ２を、方形波クロッ
ク電圧±Ｅｃは抵抗器Ｒ３とコンデンサＣを介してそれ
ぞれ積分器ＩＧに加えられて加算積分される。積分器Ｉ
Ｇの出力ｅｏはコンパレータＣＯＰでゼロ電圧と比較さ
れ、その比較結果によってスイッチＳＷが駆動されて基
準電圧±Ｅｓが切り替えられる。これにより、積分器Ｉ
Ｇの加算点に流入する電流の１周期平均値が平衡するよ
うにこの系の制御動作が行われ、コンパレータＣＯＰの
状態出力の時間軸が入力電圧Ｅｘに比例して得られるよ
うになっている。
である。図において、Ｅｘは入力電圧、ＩＧは積分器、
ＣＯＰはゼロコンパレータ、±Ｅｃは方形波クロック電
圧、±Ｅｓは正，負の基準電圧で、該基準電圧±Ｅｓは
スイッチＳＷで切り替えられる。入力電圧Ｅｘは抵抗器
Ｒ１を、基準電圧±Ｅｓは抵抗器Ｒ２を、方形波クロッ
ク電圧±Ｅｃは抵抗器Ｒ３とコンデンサＣを介してそれ
ぞれ積分器ＩＧに加えられて加算積分される。積分器Ｉ
Ｇの出力ｅｏはコンパレータＣＯＰでゼロ電圧と比較さ
れ、その比較結果によってスイッチＳＷが駆動されて基
準電圧±Ｅｓが切り替えられる。これにより、積分器Ｉ
Ｇの加算点に流入する電流の１周期平均値が平衡するよ
うにこの系の制御動作が行われ、コンパレータＣＯＰの
状態出力の時間軸が入力電圧Ｅｘに比例して得られるよ
うになっている。
【０００３】このような回路において、入力電圧Ｅｘ＝
０とＥｘ＞０の場合の動作波形を図３の（イ），（ハ）
に示す。（イ）はＥｘ＝０、（ハ）はＥｘ＞０の場合で
ある。両図において、±Ｅｓは基準電圧、Ｅｃは方形波
クロック電圧、ｅｏは積分器ＩＧの出力波形である。こ
のような帰還形パルス幅変調回路は、例えば特許第５６
０９７１号等で公知のもので、直線性及び安定性に優
れ、ディジタル電圧計等多数の高精度の測定器に実用化
されている。
０とＥｘ＞０の場合の動作波形を図３の（イ），（ハ）
に示す。（イ）はＥｘ＝０、（ハ）はＥｘ＞０の場合で
ある。両図において、±Ｅｓは基準電圧、Ｅｃは方形波
クロック電圧、ｅｏは積分器ＩＧの出力波形である。こ
のような帰還形パルス幅変調回路は、例えば特許第５６
０９７１号等で公知のもので、直線性及び安定性に優
れ、ディジタル電圧計等多数の高精度の測定器に実用化
されている。
【０００４】ここで、図２に示すパルス幅変調回路にお
いて、正，負の基準電圧±Ｅｓの発生及びその切り替え
には種々の方式が採用されているが、実用化されている
その一つの具体的回路を図４に示す。図において、Ｒ１
〜Ｒ３は抵抗器、ＩＧは積分器、ＩＶはインバータ、Ｓ
１はスイッチ、（Ｒ２／２）は抵抗器Ｒ２の１／２の抵
抗値を持つ抵抗器である。該回路においては、スイッチ
Ｓ１をオフにしたとき正の基準電圧＋Ｅｓが積分器ＩＧ
に加わり、Ｓ１をオフにしたとき負の基準電圧−Ｅｓが
積分器ＩＧに加わるようになっている。
いて、正，負の基準電圧±Ｅｓの発生及びその切り替え
には種々の方式が採用されているが、実用化されている
その一つの具体的回路を図４に示す。図において、Ｒ１
〜Ｒ３は抵抗器、ＩＧは積分器、ＩＶはインバータ、Ｓ
１はスイッチ、（Ｒ２／２）は抵抗器Ｒ２の１／２の抵
抗値を持つ抵抗器である。該回路においては、スイッチ
Ｓ１をオフにしたとき正の基準電圧＋Ｅｓが積分器ＩＧ
に加わり、Ｓ１をオフにしたとき負の基準電圧−Ｅｓが
積分器ＩＧに加わるようになっている。
【０００５】しかし、この図４の回路においては、上記
のように負の基準電圧−Ｅｓを発生させるためにゲイン
が−１のインバータＩＶが必要であり、またスイッチＳ
１が（Ｒ２／２）の抵抗器に直列に接続されているの
で、スイッチＳ１のオン抵抗が（Ｒ２／２）に比べて無
視できないレベルのとき誤差となる。更に、該回路にお
いては、±Ｅｃの方形波クロック電圧を得る電源も必要
とする。加えて、該回路全体を例えばＣ−ＭＯＳ技術を
用いてＩＣ化しようとする場合には、高精度抵抗器Ｒ
４，Ｒ５を用いたインバータＩＶを使用しないことが必
要である。
のように負の基準電圧−Ｅｓを発生させるためにゲイン
が−１のインバータＩＶが必要であり、またスイッチＳ
１が（Ｒ２／２）の抵抗器に直列に接続されているの
で、スイッチＳ１のオン抵抗が（Ｒ２／２）に比べて無
視できないレベルのとき誤差となる。更に、該回路にお
いては、±Ｅｃの方形波クロック電圧を得る電源も必要
とする。加えて、該回路全体を例えばＣ−ＭＯＳ技術を
用いてＩＣ化しようとする場合には、高精度抵抗器Ｒ
４，Ｒ５を用いたインバータＩＶを使用しないことが必
要である。
【０００６】本発明の出願人は、このような問題点を解
決するために、特願昭６２−１７８７２４号（以下、先
願発明という）により、スイッチのオン抵抗に影響され
ないとともにＣ−ＭＯＳ半導体化に適した回路形式をも
ち、かつ方形波クロック電圧±Ｅｃも同時に発生させる
ことができる基準電圧発生手段を有する「帰還形パルス
幅変調回路」を出願している。
決するために、特願昭６２−１７８７２４号（以下、先
願発明という）により、スイッチのオン抵抗に影響され
ないとともにＣ−ＭＯＳ半導体化に適した回路形式をも
ち、かつ方形波クロック電圧±Ｅｃも同時に発生させる
ことができる基準電圧発生手段を有する「帰還形パルス
幅変調回路」を出願している。
【０００７】図５にこのような先願発明の回路図を示
す。図において、ＩＧは積分器、ＣＯＰはゼロコンパレ
ータである。入力電圧Ｅｘの信号源は抵抗Ｒ１を介して
積分器ＩＧに接続され、積分器ＩＧの出力端子はコンパ
レータＣＯＰに接続されている。ＳＶは単一極性の基準
電圧Ｅｒから正確な正，負対称の振幅をもつ方形波基準
電圧クロック±Ｅｒを発生させる基準電圧発生回路であ
る。基準電圧発生回路ＳＶにおいて、Ｅｒはその単一極
性の基準電圧源、Ｃはキャパシタ、Ｓｒ１，Ｓｒ２は２
つの接点ａ，ｂをもつ切り替えスイッチ、Ｓ２は単投の
スイッチである。スイッチＳｒ１，Ｓｒ２及びＳ２は互
いに連動している。キャパシタＣの両端はスイッチＳｒ
１，Ｓｒ２の接点ａを介して基準電圧源Ｅｒの両端に接
続されるとともに、スイッチＳｒ１の接点ａはスイッチ
Ｓ２を介してバッファアンプＢＡ１に接続され、接点ｂ
は基準電位点ＣＯＭに接続されている。
す。図において、ＩＧは積分器、ＣＯＰはゼロコンパレ
ータである。入力電圧Ｅｘの信号源は抵抗Ｒ１を介して
積分器ＩＧに接続され、積分器ＩＧの出力端子はコンパ
レータＣＯＰに接続されている。ＳＶは単一極性の基準
電圧Ｅｒから正確な正，負対称の振幅をもつ方形波基準
電圧クロック±Ｅｒを発生させる基準電圧発生回路であ
る。基準電圧発生回路ＳＶにおいて、Ｅｒはその単一極
性の基準電圧源、Ｃはキャパシタ、Ｓｒ１，Ｓｒ２は２
つの接点ａ，ｂをもつ切り替えスイッチ、Ｓ２は単投の
スイッチである。スイッチＳｒ１，Ｓｒ２及びＳ２は互
いに連動している。キャパシタＣの両端はスイッチＳｒ
１，Ｓｒ２の接点ａを介して基準電圧源Ｅｒの両端に接
続されるとともに、スイッチＳｒ１の接点ａはスイッチ
Ｓ２を介してバッファアンプＢＡ１に接続され、接点ｂ
は基準電位点ＣＯＭに接続されている。
【０００８】ＲＶは分圧抵抗器、ＢＡ２はバッファアン
プ、Ｒ２は抵抗器、Ｓａは接点ａとｂをもつ切り替えス
イッチである。基準電圧発生回路ＳＶの出力端子はバッ
ファアンプＢＡ１に接続され、該バッファアンプＢＡ１
の出力端子は分圧抵抗器ＲＶを介して基準電位点ＣＯＭ
に接続されるとともに、スイッチＳａの接点ａを介して
バッファアンプＢＡ２に接続され、該バッファアンプＢ
Ａ２の出力端子は抵抗器Ｒ２を介して積分器ＩＧの入力
端子に接続されている。分圧抵抗器ＲＶの分圧点はスイ
ッチＳａの接点ｂに接続されている。
プ、Ｒ２は抵抗器、Ｓａは接点ａとｂをもつ切り替えス
イッチである。基準電圧発生回路ＳＶの出力端子はバッ
ファアンプＢＡ１に接続され、該バッファアンプＢＡ１
の出力端子は分圧抵抗器ＲＶを介して基準電位点ＣＯＭ
に接続されるとともに、スイッチＳａの接点ａを介して
バッファアンプＢＡ２に接続され、該バッファアンプＢ
Ａ２の出力端子は抵抗器Ｒ２を介して積分器ＩＧの入力
端子に接続されている。分圧抵抗器ＲＶの分圧点はスイ
ッチＳａの接点ｂに接続されている。
【０００９】ＬＣは論理回路である。論理回路ＬＣにお
いて、Ｇ１，Ｇ２はアンドゲート、Ｇ３はオアゲート、
ＩＶ１はインバータである。コンパレータＣＯＰの出力
端子ＱはゲートＧ１の一方の入力端子に、出力端子Ｑ＊
（＊は負論理を表す）はゲートＧ２の一方の入力端子に
接続されている。前記したバッファアンプＢＡ１の出力
端子はゲートＧ２の他方の入力端子に接続されるととも
に、インバータＩＶ１を介してゲートＧ１の他方の入力
端子に接続されている。ゲートＧ１，Ｇ２の出力端子は
オアゲートＧ３を介してスイッチＳａに接続されてい
る。
いて、Ｇ１，Ｇ２はアンドゲート、Ｇ３はオアゲート、
ＩＶ１はインバータである。コンパレータＣＯＰの出力
端子ＱはゲートＧ１の一方の入力端子に、出力端子Ｑ＊
（＊は負論理を表す）はゲートＧ２の一方の入力端子に
接続されている。前記したバッファアンプＢＡ１の出力
端子はゲートＧ２の他方の入力端子に接続されるととも
に、インバータＩＶ１を介してゲートＧ１の他方の入力
端子に接続されている。ゲートＧ１，Ｇ２の出力端子は
オアゲートＧ３を介してスイッチＳａに接続されてい
る。
【００１０】このような構成の先願発明に係るパルス幅
変調回路の動作を、図３（ロ），（ニ）の波形図を用い
て説明する。（ロ）はＥｘ＝０、（ニ）はＥｘ＞０の場
合の動作波形で、以下においては主に（ニ）の波形図を
用いて説明する。
変調回路の動作を、図３（ロ），（ニ）の波形図を用い
て説明する。（ロ）はＥｘ＝０、（ニ）はＥｘ＞０の場
合の動作波形で、以下においては主に（ニ）の波形図を
用いて説明する。
【００１１】基準電圧発生回路ＳＶにおけるスイッチＳ
ｒ１，Ｓｒ２及びＳ２はそのデューティレシオが５０％
の矩形波パルスで繰り返し駆動される。これにより、Ｔ
／２時間（Ｔは周期）の間、基準電圧Ｅｒによりスイッ
チＳ２を介して＋Ｅｒを得るとともに、スイッチＳｒ
１，Ｓｒ２の接点ａを介してキャパシタＣ１をＥｒに接
続してこのＣを充電する。次のＴ／２の期間はスイッチ
Ｓｒ１，Ｓｒ２を接点ｂに切り替えてキャパシタＣ１に
充電されている電圧Ｅｒにより−Ｅｒを発生させる。こ
のようにして正，負対称の振幅をもつ方形波基準電圧ク
ロック±Ｅｒが得られる。この方形波基準電圧クロック
はバッファアンプＢＡ１を介して電圧ｅｒとなってスイ
ッチＳａの接点ａに加えられ、また分圧抵抗器ＲＶによ
りｋ・ｅｒ（ｋは分圧比）に分圧されてスイッチＳａの
接点ｂに加えられる。更に、この電圧ｅｒはバッファア
ンプＢＡ２に加えられて電圧ｅａとなって積分器ＩＧに
加えられる。スイッチＳａは論理回路ＬＣを構成するオ
アゲートＧ３の出力が“０”のとき接点ｂに接続される
ようになっている。
ｒ１，Ｓｒ２及びＳ２はそのデューティレシオが５０％
の矩形波パルスで繰り返し駆動される。これにより、Ｔ
／２時間（Ｔは周期）の間、基準電圧Ｅｒによりスイッ
チＳ２を介して＋Ｅｒを得るとともに、スイッチＳｒ
１，Ｓｒ２の接点ａを介してキャパシタＣ１をＥｒに接
続してこのＣを充電する。次のＴ／２の期間はスイッチ
Ｓｒ１，Ｓｒ２を接点ｂに切り替えてキャパシタＣ１に
充電されている電圧Ｅｒにより−Ｅｒを発生させる。こ
のようにして正，負対称の振幅をもつ方形波基準電圧ク
ロック±Ｅｒが得られる。この方形波基準電圧クロック
はバッファアンプＢＡ１を介して電圧ｅｒとなってスイ
ッチＳａの接点ａに加えられ、また分圧抵抗器ＲＶによ
りｋ・ｅｒ（ｋは分圧比）に分圧されてスイッチＳａの
接点ｂに加えられる。更に、この電圧ｅｒはバッファア
ンプＢＡ２に加えられて電圧ｅａとなって積分器ＩＧに
加えられる。スイッチＳａは論理回路ＬＣを構成するオ
アゲートＧ３の出力が“０”のとき接点ｂに接続される
ようになっている。
【００１２】一方、（ニ）に示す入力電圧Ｅｘは抵抗器
Ｒ１を介して積分器ＩＧに加えられる。積分器ＩＧは入
力電圧Ｅｘと、以下のように論理回路ＬＣによって制御
されるスイッチＳａを介して得られる電圧ｅａを加算積
分する。その結果、積分器ＩＧは（ロ）に示す波形の電
圧ｅｏを出力し、この電圧はコンパレータＣＯＰに加え
られる。コンパレータＣＯＰは積分器出力ｅｏとゼロ電
位とを比較し、ｅｏ＞０のときＱ＝１，ｅｏ＜０のとき
Ｑ＊＝１となる。ここで、（ニ）において、 （Ａ）時刻ｔ１でｅｏ＞０，かつ基準電圧発生回路ＳＶ
で発生する方形波基準電圧クロックが−Ｅｒであるとす
ると、アンドゲートＧ１の出力が“１”となり、その
ためスイッチＳａは接点ｂに接続される。その結果、電
圧ｅｒは−Ｅｒとなり、ｅａは−ｋＥｒとなる。この電
圧が抵抗器Ｒ２を介して積分器ＩＧに入力電圧Ｅｘとと
もに加えられるので、積分器ＩＧの出力は正方向に増大
する。 （Ｂ）時刻ｔ２で方形波基準電圧クロックＥｒが負より
正に切り替えられると、ゲートＧ１，Ｇ２の出力，
は共に“０”となるので、スイッチＳａは接点ａに接続
される。その結果、ｅｒ＝＋Ｅｒ，ｅａ＝＋Ｅｒとなっ
て積分器ＩＧは＋Ｅｘと＋Ｅｒとを加算積分し、出力ｅ
ｏは急激に負方向に向かう。 （Ｃ）時刻ｔ３において、積分器出力ｅｏが０をよぎる
と、ゲートＧ２の出力が“１”となり、スイッチＳａ
の接点はｂに切り替えられる。その結果、ｅｒ＝＋Ｅ
ｒ，ｅａ＝ｋＥｒとなり、積分器ＩＧは＋Ｅｘと＋ｋＥ
ｒとを加算積分し、積分器出力ｅｏはゆるやかに下降を
続ける。 （Ｄ）時刻ｔ４において、方形波基準電圧クロックＥｒ
が正より負に切り替えられると、ゲートＧ１，Ｇ２の出
力，は共に“０”となる。その結果、ｅｒ＝−Ｅ
ｒ，ｅａ＝−Ｅｒとなって入力電圧Ｅｘとともに積分器
ＩＧに加えられる。
Ｒ１を介して積分器ＩＧに加えられる。積分器ＩＧは入
力電圧Ｅｘと、以下のように論理回路ＬＣによって制御
されるスイッチＳａを介して得られる電圧ｅａを加算積
分する。その結果、積分器ＩＧは（ロ）に示す波形の電
圧ｅｏを出力し、この電圧はコンパレータＣＯＰに加え
られる。コンパレータＣＯＰは積分器出力ｅｏとゼロ電
位とを比較し、ｅｏ＞０のときＱ＝１，ｅｏ＜０のとき
Ｑ＊＝１となる。ここで、（ニ）において、 （Ａ）時刻ｔ１でｅｏ＞０，かつ基準電圧発生回路ＳＶ
で発生する方形波基準電圧クロックが−Ｅｒであるとす
ると、アンドゲートＧ１の出力が“１”となり、その
ためスイッチＳａは接点ｂに接続される。その結果、電
圧ｅｒは−Ｅｒとなり、ｅａは−ｋＥｒとなる。この電
圧が抵抗器Ｒ２を介して積分器ＩＧに入力電圧Ｅｘとと
もに加えられるので、積分器ＩＧの出力は正方向に増大
する。 （Ｂ）時刻ｔ２で方形波基準電圧クロックＥｒが負より
正に切り替えられると、ゲートＧ１，Ｇ２の出力，
は共に“０”となるので、スイッチＳａは接点ａに接続
される。その結果、ｅｒ＝＋Ｅｒ，ｅａ＝＋Ｅｒとなっ
て積分器ＩＧは＋Ｅｘと＋Ｅｒとを加算積分し、出力ｅ
ｏは急激に負方向に向かう。 （Ｃ）時刻ｔ３において、積分器出力ｅｏが０をよぎる
と、ゲートＧ２の出力が“１”となり、スイッチＳａ
の接点はｂに切り替えられる。その結果、ｅｒ＝＋Ｅ
ｒ，ｅａ＝ｋＥｒとなり、積分器ＩＧは＋Ｅｘと＋ｋＥ
ｒとを加算積分し、積分器出力ｅｏはゆるやかに下降を
続ける。 （Ｄ）時刻ｔ４において、方形波基準電圧クロックＥｒ
が正より負に切り替えられると、ゲートＧ１，Ｇ２の出
力，は共に“０”となる。その結果、ｅｒ＝−Ｅ
ｒ，ｅａ＝−Ｅｒとなって入力電圧Ｅｘとともに積分器
ＩＧに加えられる。
【００１３】このようにして基準電圧発生回路ＳＶより
得られ、その周期がＴの方形波基準電圧クロック±Ｅｒ
はこの方形波電圧の極性とコンパレータＣＯＰの状態の
組み合わせに応じて２段階に切り替えられるスイッチＳ
ａよりなる切り替え回路によって階段状基準電圧成分ｅ
ａとなって入力電圧Ｅｘとともに加算積分される。
得られ、その周期がＴの方形波基準電圧クロック±Ｅｒ
はこの方形波電圧の極性とコンパレータＣＯＰの状態の
組み合わせに応じて２段階に切り替えられるスイッチＳ
ａよりなる切り替え回路によって階段状基準電圧成分ｅ
ａとなって入力電圧Ｅｘとともに加算積分される。
【００１４】ここで、（ニ）に示すように時刻ｔ１〜ｔ
２までの時間をｔ１ａ，時刻ｔ２〜ｔ３までの時間をｔ
１ｂ，時刻ｔ３〜ｔ４までの時間をｔ２ａ，時刻ｔ４〜
ｔ５までの時間をｔ２ｂとし、積分器ＩＧの入力抵抗Ｒ
１とＲ２の値が等しいとき、図５の装置は図２装置と同
様に、入力電圧Ｅｘと電圧ｅａの１周期平均値が平衡し
て系が安定する。すなわち、下式が成立する。
２までの時間をｔ１ａ，時刻ｔ２〜ｔ３までの時間をｔ
１ｂ，時刻ｔ３〜ｔ４までの時間をｔ２ａ，時刻ｔ４〜
ｔ５までの時間をｔ２ｂとし、積分器ＩＧの入力抵抗Ｒ
１とＲ２の値が等しいとき、図５の装置は図２装置と同
様に、入力電圧Ｅｘと電圧ｅａの１周期平均値が平衡し
て系が安定する。すなわち、下式が成立する。
【００１５】 Er・ t1b+kEr・ t2a-Er ・t2b-kEr ・t1a+T ・Ex=0…（１） Er(t1b-t2b)+kEr(t2a-t1a)=-T ・Ex ここで、t1b+t2a=T/2 t2b+t1a=T/2 とすると、 Er{T/2-(t1a+t1b)}-kEr{T/2-(t1a+t1b)}=T・Ex また、t1a+t1b=T1 t2a+t2b=T2 とすると、 Er(T/2-T1)-kEr(T/2-T1)=T・Ex Er(T/2-T1)(1-k)=T ・Ex よって、{Ex/(1-k)Er}={(T/2)-T1}/T={T2-(T/2)}/T…
（２） 第（２）式から明らかなように、図５のパルス幅変調回
路はコンパレータＣＯＰの状態出力（Ｑ，Ｑ＊出力）の
時間幅が入力電圧Ｅｘに比例して得られることになる。
このコンパレータの状態出力はパルス幅変調信号ＰＷＭ
として取り出される。
（２） 第（２）式から明らかなように、図５のパルス幅変調回
路はコンパレータＣＯＰの状態出力（Ｑ，Ｑ＊出力）の
時間幅が入力電圧Ｅｘに比例して得られることになる。
このコンパレータの状態出力はパルス幅変調信号ＰＷＭ
として取り出される。
【００１６】
【発明が解決しようとする課題】しかし、図５の先願発
明回路では、入力電圧Ｅｘを入力抵抗Ｒ１を介して積分
器ＩＧに入力し、２段階に切り替えられた階段状基準電
圧を入力抵抗Ｒ２を介して積分器ＩＧに入力して加算積
分するように構成されているので、これら入力抵抗Ｒ
１，Ｒ２は直接変換精度に関係することになり、安定し
た高精度の抵抗素子が必要である。
明回路では、入力電圧Ｅｘを入力抵抗Ｒ１を介して積分
器ＩＧに入力し、２段階に切り替えられた階段状基準電
圧を入力抵抗Ｒ２を介して積分器ＩＧに入力して加算積
分するように構成されているので、これら入力抵抗Ｒ
１，Ｒ２は直接変換精度に関係することになり、安定し
た高精度の抵抗素子が必要である。
【００１７】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的は、高精度の加算抵抗を用い
ることなく従来と同様な高精度の変換結果が得られる帰
還形パルス幅変調回路を提供することにある。
れたものであり、その目的は、高精度の加算抵抗を用い
ることなく従来と同様な高精度の変換結果が得られる帰
還形パルス幅変調回路を提供することにある。
【００１８】
【課題を解決するための手段】本発明に係る帰還形パル
ス幅変調回路は、正負の対称振幅をもつ方形波基準電圧
クロックを出力する基準電圧発生回路と、 該方形波基
準電圧クロックの振幅を２段階に分圧する分圧器と、該
分圧器の出力を切り替える切り替え回路と、該切り替え
回路の出力を積分する積分器と、該積分器の出力を基準
電位と比較するコンパレータと、該コンパレータの出力
状態と前記方形波基準電圧クロックの極性の組み合わせ
に応じて前記切り替え回路を切り替え駆動する論理回路
とを具備し、前記切り替え回路の出力の一端（基準電
位）を入力電圧Ｅｘと等しくなるように接続することに
より、切り替え回路出力と入力電圧を加算した出力の１
周期平均値が零になるように制御し、前記コンパレータ
の出力をパルス幅変調信号として取り出すようにしたこ
とを特徴とするものである。
ス幅変調回路は、正負の対称振幅をもつ方形波基準電圧
クロックを出力する基準電圧発生回路と、 該方形波基
準電圧クロックの振幅を２段階に分圧する分圧器と、該
分圧器の出力を切り替える切り替え回路と、該切り替え
回路の出力を積分する積分器と、該積分器の出力を基準
電位と比較するコンパレータと、該コンパレータの出力
状態と前記方形波基準電圧クロックの極性の組み合わせ
に応じて前記切り替え回路を切り替え駆動する論理回路
とを具備し、前記切り替え回路の出力の一端（基準電
位）を入力電圧Ｅｘと等しくなるように接続することに
より、切り替え回路出力と入力電圧を加算した出力の１
周期平均値が零になるように制御し、前記コンパレータ
の出力をパルス幅変調信号として取り出すようにしたこ
とを特徴とするものである。
【００１９】
【作用】分圧器の出力を切り替える切り替え回路から
は、加算抵抗を用いることなく方形波基準電圧クロック
に入力電圧が加算されて出力される。
は、加算抵抗を用いることなく方形波基準電圧クロック
に入力電圧が加算されて出力される。
【００２０】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１は本発明の一実施例の接続図であ
り、図５と共通する部分には同一番号を付けている。図
１が図５と異なる点は、基準電圧発生回路ＳＶを基準電
位点からフロートさせ、入力電圧Ｅｘを基準電位点との
間に加算するようにしたことである。
細に説明する。図１は本発明の一実施例の接続図であ
り、図５と共通する部分には同一番号を付けている。図
１が図５と異なる点は、基準電圧発生回路ＳＶを基準電
位点からフロートさせ、入力電圧Ｅｘを基準電位点との
間に加算するようにしたことである。
【００２１】すなわち、スイッチＳｒ１の接点ｂとスイ
ッチＳｒ２の接点ａと分圧抵抗器ＲＶの端部と基準電圧
源Ｅｒのマイナス側とを入力電圧Ｅｘが入力されるバッ
ファアンプＢＡ３の出力端子に接続している。そして、
バッファアンプＢＡ２にはスイッチＳａを介して基準電
圧発生回路ＳＶの出力が加えられ、該バッファアンプＢ
Ａ２の出力端子は積分器ＩＧの入力端子に接続されてい
る。
ッチＳｒ２の接点ａと分圧抵抗器ＲＶの端部と基準電圧
源Ｅｒのマイナス側とを入力電圧Ｅｘが入力されるバッ
ファアンプＢＡ３の出力端子に接続している。そして、
バッファアンプＢＡ２にはスイッチＳａを介して基準電
圧発生回路ＳＶの出力が加えられ、該バッファアンプＢ
Ａ２の出力端子は積分器ＩＧの入力端子に接続されてい
る。
【００２２】このように構成することにより、バッファ
アンプＢＡ２の入力は入力電圧Ｅｘと基準電圧に関連し
たｋｅｒが加算されたものになり図５の回路の積分器Ｉ
ＧでｋＥｒとＥｘとが加算されたのと同じことになる。
従って、先願発明のような高精度の加算抵抗が不要にな
る。
アンプＢＡ２の入力は入力電圧Ｅｘと基準電圧に関連し
たｋｅｒが加算されたものになり図５の回路の積分器Ｉ
ＧでｋＥｒとＥｘとが加算されたのと同じことになる。
従って、先願発明のような高精度の加算抵抗が不要にな
る。
【００２３】なお、上記加算構成を除いた動作は図５の
先願発明と同様であり、それらの動作説明は省略する。
先願発明と同様であり、それらの動作説明は省略する。
【００２４】
【発明の効果】以上説明した本発明によれば、高精度の
加算抵抗を用いることなく、従来と同様な高精度の変換
結果が得られる比較的安価な帰還形パルス幅変調回路を
提供できる。
加算抵抗を用いることなく、従来と同様な高精度の変換
結果が得られる比較的安価な帰還形パルス幅変調回路を
提供できる。
【図１】本発明の一実施例の接続図である。
【図２】従来のパルス幅変調回路の接続図である。
【図３】図２及び図５回路の動作を説明する波形図であ
る。
る。
【図４】図２回路で用いる基準電圧発生回路部分の接続
図である。
図である。
【図５】先願発明の帰還形パルス幅変調回路の接続図で
ある。
ある。
ＳＶ 基準電圧発生回路 ＩＧ 積分器 ＣＯＰ コンパレータ ＬＣ 論理回路
Claims (1)
- 【請求項１】 正負の対称振幅をもつ方形波基準電圧ク
ロックを出力する基準電圧発生回路と、 該方形波基準電圧クロックの振幅を２段階に分圧する分
圧器と、 該分圧器の出力を切り替える切り替え回路と、 該切り替え回路の出力を積分する積分器と、 該積分器の出力を基準電位と比較するコンパレータと、 該コンパレータの出力状態と前記方形波基準電圧クロッ
クの極性の組み合わせに応じて前記切り替え回路を切り
替え駆動する論理回路とを具備し、 前記切り替え回路の出力の一端（基準電位）を入力電圧
Ｅｘと等しくなるように接続することにより、切り替え
回路出力と入力電圧を加算した出力の１周期平均値が零
になるように制御し、前記コンパレータの出力をパルス
幅変調信号として取り出すようにしたことを特徴とする
帰還形パルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7142592A JPH05275995A (ja) | 1992-03-27 | 1992-03-27 | 帰還形パルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7142592A JPH05275995A (ja) | 1992-03-27 | 1992-03-27 | 帰還形パルス幅変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275995A true JPH05275995A (ja) | 1993-10-22 |
Family
ID=13460147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7142592A Pending JPH05275995A (ja) | 1992-03-27 | 1992-03-27 | 帰還形パルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275995A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456668B2 (en) | 2007-01-22 | 2008-11-25 | Onkyo Corporation | Pulse width modulation circuit and switching amplifier using the same |
| US7489575B2 (en) * | 2002-05-16 | 2009-02-10 | Micron Technology, Inc. | Noise resistant small signal sensing circuit for a memory device |
| US7710175B2 (en) | 2007-12-03 | 2010-05-04 | Onkyo Corporation | Pulse width modulation circuit and switching amplifier using the same |
| US8570083B2 (en) | 2007-09-10 | 2013-10-29 | Onkyo Corporation | Pulse width modulation circuit and switching amplifier using the same |
-
1992
- 1992-03-27 JP JP7142592A patent/JPH05275995A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7489575B2 (en) * | 2002-05-16 | 2009-02-10 | Micron Technology, Inc. | Noise resistant small signal sensing circuit for a memory device |
| US7456668B2 (en) | 2007-01-22 | 2008-11-25 | Onkyo Corporation | Pulse width modulation circuit and switching amplifier using the same |
| US8570083B2 (en) | 2007-09-10 | 2013-10-29 | Onkyo Corporation | Pulse width modulation circuit and switching amplifier using the same |
| US7710175B2 (en) | 2007-12-03 | 2010-05-04 | Onkyo Corporation | Pulse width modulation circuit and switching amplifier using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3982342B2 (ja) | Ｄ級増幅器における三角波生成回路および該三角波生成回路を用いたｄ級増幅器 | |
| US4112428A (en) | Clocked precision integrating analog to digital converter system | |
| JPS6123300A (ja) | 信号変換器 | |
| JP2914667B2 (ja) | Ｈ−ブリッジ段を通る電流の大きさと方向を検出する電流検出回路 | |
| US6671329B1 (en) | Power amplifier | |
| JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
| JPH05191238A (ja) | Ｐｗｍ回路 | |
| JPH07105721B2 (ja) | 帰還形パルス幅変調回路 | |
| US4760319A (en) | Circuit for removing unwanted slope transitions from an incoming signal | |
| US6859076B2 (en) | Combination triangular waveform generator and triangular to pseudo-sinusoidal waveform converter circuit | |
| JP3231318B2 (ja) | 時間／電圧変換方法及び装置 | |
| JPH05175850A (ja) | Ｄ／ａ変換装置 | |
| JPH0650788Y2 (ja) | デジタル信号発生回路 | |
| SU1041984A1 (ru) | Преобразователь разности напр жений | |
| JPS62130016A (ja) | パルス幅変調制御回路 | |
| JP2726513B2 (ja) | トーン発生回路 | |
| SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
| SU1275750A1 (ru) | Элемент с управл емой проводимостью | |
| SU1327130A1 (ru) | Функциональный преобразователь | |
| SU1374405A1 (ru) | Конвертор отрицательного сопротивлени | |
| SU1246306A1 (ru) | Преобразователь посто нного напр жени | |
| JPS62118766A (ja) | 両極性スイツチング電源 | |
| JPH0410812A (ja) | デジタル／アナログ変換回路 | |
| JPH02280691A (ja) | パルス幅変調方式の駆動方法及び駆動装置 | |
| JPH01277026A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 |