JPS5912661A - 閾値可変型差動信号レシ−バ - Google Patents
閾値可変型差動信号レシ−バInfo
- Publication number
- JPS5912661A JPS5912661A JP57122575A JP12257582A JPS5912661A JP S5912661 A JPS5912661 A JP S5912661A JP 57122575 A JP57122575 A JP 57122575A JP 12257582 A JP12257582 A JP 12257582A JP S5912661 A JPS5912661 A JP S5912661A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential amplifier
- differential
- resistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は、閾値可変型差動信号レジ−ツク、特に差動入
力信号の差電圧を予め定められた閾値電圧（オフセット
電圧）と比較して該差動入力信号に対応する論理信号を
出力するようにした差動増幅器型信号レシーバにおいて
、１つ又は複数のエミッタ・ホロワの出力電圧を抵抗を
介して上記入力信号に重畳せ、しめ、該エミッタ・ホロ
ワの出力電圧を制御することによって上記閾値電圧を可
変的に選択できるようにした閾値可変型差動信号レシー
バに関するものである。
力信号の差電圧を予め定められた閾値電圧（オフセット
電圧）と比較して該差動入力信号に対応する論理信号を
出力するようにした差動増幅器型信号レシーバにおいて
、１つ又は複数のエミッタ・ホロワの出力電圧を抵抗を
介して上記入力信号に重畳せ、しめ、該エミッタ・ホロ
ワの出力電圧を制御することによって上記閾値電圧を可
変的に選択できるようにした閾値可変型差動信号レシー
バに関するものである。
ＣＢ） 技術の背景と問題点
従来、差動入力信号の差電圧が予め定められた閾値電圧
以上であるか、閾値電圧以下であるかを検出して、上記
差動入力信号の差電圧に対応する論理信号を出力する信
号レシーバとして、差動増幅器を用いた差動型の信号レ
シーバが知られている。該差動型の信号レシーバにおい
ては、上記閾値電圧を可変にすることはあまシ考慮され
ておらず、むしろ予め定められた値それも主としてＯＶ
に固定的にセットされているものが多い。しかしながら
、特に雑音余裕度の向上を図るために、入力信号の状態
に対応させて上記閾値電圧を可変的に選択できるように
することが望ましい場合がある。即ち０例えば上記閾値
電圧がＯｖに設計されたレシーバを用いてトランス結合
によって送信する送信機からの信号を処理するような場
合、実際には差動入力信号が零であると受信側の電圧が
不安定となシ、ノイズの影響を受は易い。従って。
以上であるか、閾値電圧以下であるかを検出して、上記
差動入力信号の差電圧に対応する論理信号を出力する信
号レシーバとして、差動増幅器を用いた差動型の信号レ
シーバが知られている。該差動型の信号レシーバにおい
ては、上記閾値電圧を可変にすることはあまシ考慮され
ておらず、むしろ予め定められた値それも主としてＯＶ
に固定的にセットされているものが多い。しかしながら
、特に雑音余裕度の向上を図るために、入力信号の状態
に対応させて上記閾値電圧を可変的に選択できるように
することが望ましい場合がある。即ち０例えば上記閾値
電圧がＯｖに設計されたレシーバを用いてトランス結合
によって送信する送信機からの信号を処理するような場
合、実際には差動入力信号が零であると受信側の電圧が
不安定となシ、ノイズの影響を受は易い。従って。
このような場合の状態に対応させて上記閾値型、圧を制
御して、上記の不安定状態のもとで「１」または「０」
の倒れかの信号が到来しているものとみなすようにする
ことが望ましい。
御して、上記の不安定状態のもとで「１」または「０」
の倒れかの信号が到来しているものとみなすようにする
ことが望ましい。
Ｃ） 発明の目的と構成
本発明は９上記の如き問題点を解消することを目的とし
ており９本発明の閾値可変型差動信号レシーバは、差動
増幅器を用いることによって、差動入力信号の差電圧を
予め定められた閾値電圧（オフセット電圧）と比較して
該差動入力信号に対応する論理信号を出力する差動増幅
器型信号レシーバにおいて、エミッタ・ホロワの出力電
圧を制御可能に構成し、該エミッタ・ホロワ出力電圧を
独立して上記差動増幅器の２つの入力信号に夫々抵抗を
介して重畳させることによって、差動増幅器における閾
値電圧（オフセット電圧）を制御するように構成されて
いることを特徴としている。以下図面を参照しつつ説明
する。
ており９本発明の閾値可変型差動信号レシーバは、差動
増幅器を用いることによって、差動入力信号の差電圧を
予め定められた閾値電圧（オフセット電圧）と比較して
該差動入力信号に対応する論理信号を出力する差動増幅
器型信号レシーバにおいて、エミッタ・ホロワの出力電
圧を制御可能に構成し、該エミッタ・ホロワ出力電圧を
独立して上記差動増幅器の２つの入力信号に夫々抵抗を
介して重畳させることによって、差動増幅器における閾
値電圧（オフセット電圧）を制御するように構成されて
いることを特徴としている。以下図面を参照しつつ説明
する。
（ハ）発明の実施例
第１図および第３図ないし第５図は夫々本発明の実施例
構成ケ示す回路図、第２図は第１図および第３図ないし
第４図図示実施例における閾値電圧に関する説明図、第
６図は第５図図示実施例における閾値電圧に関する説明
図ゝを示している。図中の符号１および２は入力端子、
３および４は出力端子、５ないし１６および１５ａ、１
５６．１６ａ。
構成ケ示す回路図、第２図は第１図および第３図ないし
第４図図示実施例における閾値電圧に関する説明図、第
６図は第５図図示実施例における閾値電圧に関する説明
図ゝを示している。図中の符号１および２は入力端子、
３および４は出力端子、５ないし１６および１５ａ、１
５６．１６ａ。
１６ｂ は抵抗、１７にいし２２および１０１，１０２
はトランジスタ、２３ないし２５は定電流源を表わして
いる。
はトランジスタ、２３ないし２５は定電流源を表わして
いる。
第１図図示実施例におけるトランジスタ１７および１８
．抵抗１５および１６．定電流源２３はすでに良く知ら
れた差動増幅器を構成している。
．抵抗１５および１６．定電流源２３はすでに良く知ら
れた差動増幅器を構成している。
第１図図示実施例の出力ｖｏ、Ｖｏは、トランジスタ１
７およびトランジスタ１８のオン・オフ状態によって決
まる。即ち、該トランジスタ１７．１８オン９オフ状態
は０図示矢印ａにおける電圧Ｖ。
７およびトランジスタ１８のオン・オフ状態によって決
まる。即ち、該トランジスタ１７．１８オン９オフ状態
は０図示矢印ａにおける電圧Ｖ。
と図示矢印すにおける電圧ｖｂ との大小関係によって
決まる。そして１例えばＶα＞Ｖｂであればトランジス
タ１７がオン、トランジスタ１８がオフ状態とカリ、出
力端子４の出力電圧Ｖｏは高、■。＜ｖｂであれば低と
なる。また、出力端子３の出力電圧ＶＯＨその逆となる
。そして、上記Ｖαは入力端子１に与えられる入力信号
電圧Ｖ（１およびトランジスタ１９のエミッタ・ホロワ
出力電圧ＶＣ（図示矢印Ｃにおける電圧）と抵抗５ない
し７の抵抗値とによって決シ、同様にして上記ｖｂは入
力端子２に与えられる入力信号電圧Ｖ＜２およびトラン
ジスタ２１のエミッタ・ホロワ出力電圧ｖｄ（図示矢印
ｄにおける電圧）と抵抗８ないし１０の抵抗値とによっ
て決まる。そして抵抗５ないし１０の抵抗値をＲ５ない
しＲｌｏとすると、上記ｖａ、ｖｂは次式によって表わ
される。
決まる。そして１例えばＶα＞Ｖｂであればトランジス
タ１７がオン、トランジスタ１８がオフ状態とカリ、出
力端子４の出力電圧Ｖｏは高、■。＜ｖｂであれば低と
なる。また、出力端子３の出力電圧ＶＯＨその逆となる
。そして、上記Ｖαは入力端子１に与えられる入力信号
電圧Ｖ（１およびトランジスタ１９のエミッタ・ホロワ
出力電圧ＶＣ（図示矢印Ｃにおける電圧）と抵抗５ない
し７の抵抗値とによって決シ、同様にして上記ｖｂは入
力端子２に与えられる入力信号電圧Ｖ＜２およびトラン
ジスタ２１のエミッタ・ホロワ出力電圧ｖｄ（図示矢印
ｄにおける電圧）と抵抗８ないし１０の抵抗値とによっ
て決まる。そして抵抗５ないし１０の抵抗値をＲ５ない
しＲｌｏとすると、上記ｖａ、ｖｂは次式によって表わ
される。
（ここでＲｅ／Ｒ７はＲ６とＲ７の並列抵抗値を示し、
他も同様である。） 第１図図示実施例における閾値電圧は上記第（１）。
他も同様である。） 第１図図示実施例における閾値電圧は上記第（１）。
（２）式から■ｃおよびＶｄを制御することによって所
望する値に選択することができる。ここで、 Ｖ。
望する値に選択することができる。ここで、 Ｖ。
およびＶｄはトランジスタ１９および２１のエミッタホ
ロワ出力電圧であるからＶｇ（図示矢印−の電圧）と、
Ｖ／（同ｆの電圧）を制御することによって上記Ｖ、お
よびＶｄを所望する値に設定することができる。以下１
本発明における閾値電圧の制御態様を説明する。々お、
説明を簡単にするために５ないし７によって構成される
入力端子１側の抵抗網と８ないし１０によって構成され
る２側の抵抗網の各抵抗値が対称、即ちＲ５” Ｒｓ
、Ｒ６−Ｒ９＋ Ｒ７” Ｒｔ。
ロワ出力電圧であるからＶｇ（図示矢印−の電圧）と、
Ｖ／（同ｆの電圧）を制御することによって上記Ｖ、お
よびＶｄを所望する値に設定することができる。以下１
本発明における閾値電圧の制御態様を説明する。々お、
説明を簡単にするために５ないし７によって構成される
入力端子１側の抵抗網と８ないし１０によって構成され
る２側の抵抗網の各抵抗値が対称、即ちＲ５” Ｒｓ
、Ｒ６−Ｒ９＋ Ｒ７” Ｒｔ。
の場合について述べる。
（＋） Ｖ、 ＝ Ｖ／
このとき、トランジスタ１９．２１の夫々のエミッタ電
圧即ちＶ、とＶｄとは同電位となる。前述のように抵抗
５ないし７によって構成されている入力端子１側の抵抗
網と抵抗８ないし１０によって構成されている入力端子
２側の抵抗網とは対称に構成されていることから９本発
明における閾値電圧を決めるＶａ 、Ｖａの大小関係は
、第（１） 、 （２）式に示されているように、入力
信号Ｖイト、Ｖ（ｚの大小関係のみに依存したものとな
る。その結果、出力端子４から出力される出力信号Ｖｏ
は、第２図図示矢印Ａ（Ｄ如＜、Ｖｔ１＞ＶＢ であれ
ば高電位、Ｖｉｓ＜Ｖ＜２であれば低電位となる。即ち
、レシーバ−の差動入力信号の差電圧の閾値はＯｖ（入
力オフセット電圧＝Ｏｖ）である。
圧即ちＶ、とＶｄとは同電位となる。前述のように抵抗
５ないし７によって構成されている入力端子１側の抵抗
網と抵抗８ないし１０によって構成されている入力端子
２側の抵抗網とは対称に構成されていることから９本発
明における閾値電圧を決めるＶａ 、Ｖａの大小関係は
、第（１） 、 （２）式に示されているように、入力
信号Ｖイト、Ｖ（ｚの大小関係のみに依存したものとな
る。その結果、出力端子４から出力される出力信号Ｖｏ
は、第２図図示矢印Ａ（Ｄ如＜、Ｖｔ１＞ＶＢ であれ
ば高電位、Ｖｉｓ＜Ｖ＜２であれば低電位となる。即ち
、レシーバ−の差動入力信号の差電圧の閾値はＯｖ（入
力オフセット電圧＝Ｏｖ）である。
（ＩＩ） Ｖ、 ＞ Ｖｆ ’）たはＶ、＜ＶｆＶＰ
＞ Ｖｆ又はＶ、 （Ｖ７に対応して、それぞれ第１
図図示Ｃとｄの電圧の関係はＶｅ ＞ ＶｄまたはＶｃ
＜ｖｄになる。その結果、前記第（１） 、 （２）式
によって明らかなように。（Ｖａ Ｖｄ） ノ値は（
ＶａＩＶ＜２） ノ値のみでなく （Ｖａ Ｖｄ）の
値に影響を受ける形となり、 ｖｓ ＞Ｖｆの場合は出
力端子４から出力される出力信号■０は、第２図図示矢
印Ｂ（Ｖｇ＜Ｖｆの場合は第２図図示矢印Ｂ／ ）に示
されているように°。
＞ Ｖｆ又はＶ、 （Ｖ７に対応して、それぞれ第１
図図示Ｃとｄの電圧の関係はＶｅ ＞ ＶｄまたはＶｃ
＜ｖｄになる。その結果、前記第（１） 、 （２）式
によって明らかなように。（Ｖａ Ｖｄ） ノ値は（
ＶａＩＶ＜２） ノ値のみでなく （Ｖａ Ｖｄ）の
値に影響を受ける形となり、 ｖｓ ＞Ｖｆの場合は出
力端子４から出力される出力信号■０は、第２図図示矢
印Ｂ（Ｖｇ＜Ｖｆの場合は第２図図示矢印Ｂ／ ）に示
されているように°。
（Ｖｃ Ｖｄ）の値によってシフトされた形となる。
またＶａ ＜ Ｖ７の場合に得られる閾値電圧にもとづ
く出力端子４から出力信号Ｖｏは、第２図図示矢印゛Ｂ
′に示されているような特性が得られる。
く出力端子４から出力信号Ｖｏは、第２図図示矢印゛Ｂ
′に示されているような特性が得られる。
第３図は、エミッタ・ホロワ出力をエミッタドツトした
例である。以下第３図における閾値電圧の制御態様を説
明する。ここでも、第１図と同様に説明を簡単にするた
めに、入力端子１側の抵抗網と２側の抵抗網の各抵抗値
が対称すなわちＲ５＝Ｒｓ ｌ Ｒｅ ＝Ｒ９＋ Ｒ７
＝Ｒ１０であシ、加えてＲｔ１＝ Ｒ１３＋Ｒ１２＝Ｒ
１４の場合について述べる。
例である。以下第３図における閾値電圧の制御態様を説
明する。ここでも、第１図と同様に説明を簡単にするた
めに、入力端子１側の抵抗網と２側の抵抗網の各抵抗値
が対称すなわちＲ５＝Ｒｓ ｌ Ｒｅ ＝Ｒ９＋ Ｒ７
＝Ｒ１０であシ、加えてＲｔ１＝ Ｒ１３＋Ｒ１２＝Ｒ
１４の場合について述べる。
（ｆｉｌ） Ｖｅ−Ｖｄ
定電流源２４の電流値Ｉ２４を「零」、定電流源２５に
所定の電流値Ｉ２５を流す。その結果、抵抗１１．１２
における電圧降下は発生しないため。
所定の電流値Ｉ２５を流す。その結果、抵抗１１．１２
における電圧降下は発生しないため。
トランジスタ１９および２１０ベース電圧は電源電圧ｖ
ｃ、がそのまま印加され、トランジスタ２０および２２
０ベース電圧は抵抗１３．１４における電圧降下によっ
てｖｃｃよシも低くなる。そのため。上記トランジスタ
１９および２１はオン状態。
ｃ、がそのまま印加され、トランジスタ２０および２２
０ベース電圧は抵抗１３．１４における電圧降下によっ
てｖｃｃよシも低くなる。そのため。上記トランジスタ
１９および２１はオン状態。
トランジスタ２０および２２はオフ状態となる。
従って、トランジスタ１９．２１の夫々のエミッタ電圧
即ちＶ、とＶｄとは同電位となる。その結果。
即ちＶ、とＶｄとは同電位となる。その結果。
出力端子４から出力される出力信号■０は、第２図図示
矢印Ａの如＜ 、 Ｖａｔ ＞ Ｖ＜２であれば高電位
＋Ｖｊｔ＜Ｖｆ２であれば低電位となる０ なお、定電流源２５の電流値を「零」とし、所定の電流
を定電流源２４に流すようにしても、同じ結果が得られ
ることは言うまでもない。
矢印Ａの如＜ 、 Ｖａｔ ＞ Ｖ＜２であれば高電位
＋Ｖｊｔ＜Ｖｆ２であれば低電位となる０ なお、定電流源２５の電流値を「零」とし、所定の電流
を定電流源２４に流すようにしても、同じ結果が得られ
ることは言うまでもない。
（ｌｖ） Ｖｅ ＞ Ｖｄまたはｖｃ＜ｖｄ定電流、
源２４および２５の電流値Ｉ２４およびＩ２５が。０
（Ｉ２５ ＜＜ Ｉ２４ となるように制御する。こ
の場合。抵抗１１ないし１４に生じる電圧降下の関係に
よって、トランジスタ２０および２２がオン状態、トラ
ンジスタ１９および２１がオフ状態となυ、ｖｅ＞Ｖｔ
ｘ となる。その結果、第１図図示実施例の説明と同
じく出力端子４から出力される出力信号ＶＯは、第２図
図示矢印Ｂに示されているようになる。
源２４および２５の電流値Ｉ２４およびＩ２５が。０
（Ｉ２５ ＜＜ Ｉ２４ となるように制御する。こ
の場合。抵抗１１ないし１４に生じる電圧降下の関係に
よって、トランジスタ２０および２２がオン状態、トラ
ンジスタ１９および２１がオフ状態となυ、ｖｅ＞Ｖｔ
ｘ となる。その結果、第１図図示実施例の説明と同
じく出力端子４から出力される出力信号ＶＯは、第２図
図示矢印Ｂに示されているようになる。
また、定電流源２４および２５の電流値Ｉ２４おヨヒＩ
２５ カ０ ＜ Ｉ２４ ＜＜ Ｉ２５ となるよう
に制御することによって得られる閾値電圧にもとづく出
力端子４からの出力信号ｖＯは、第２図図示矢印Ｂ′に
示されているような特性が得られる。
２５ カ０ ＜ Ｉ２４ ＜＜ Ｉ２５ となるよう
に制御することによって得られる閾値電圧にもとづく出
力端子４からの出力信号ｖＯは、第２図図示矢印Ｂ′に
示されているような特性が得られる。
第４図は、第３図を変形した実施例で、第３図図中の定
電流源２４にトランジスタ１０１および１０２より成る
電流スイッチ（Ｃ８）を設けた例である。電流スイッチ
は良く知られている ＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕ
ｐｌｅｄ Ｌｏｇｉｃ ）のＣＳ （Ｃｕｒｒｅｎｔ
５ｗ１ｔｃｈ）と同様の動作をする。ここでＶＢＢはト
ランジスタ１０２のベースに印加される基準電圧でＶＣ
ＯＮＴはＣ８を制御する電圧である。コントロール信号
ＶＣＯＮＴが基準電圧ＶＢＢよりも高い場合トランジス
タ１０１がオンし、１０２はオフして定電流源２４の電
流はトランジスタ１０１を通して流れ、抵抗１１および
１２による電圧降下はない。一方、コントロール信号Ｖ
ＣＯＮＴの電圧がＶＢＢよシ低い場合にはトランジスタ
１０２がオンし、１０１はオフして、抵抗１１および１
２に電流が流れ電圧降下が生じる０ここで、定電流源２
４の電流Ｉ２４と定電流源２５の電流Ｉ２５との関係を
第３同の説明と同じように０＜Ｉ２５ （Ｉ２４ な
る関係にしておくとＶＣＯＮＴ ＝ ＨのときＶ６＝ｖ
ｄ となって、レシーバの入力オフセットはＯｖにな
Ｆ） ＋ ＶＣＯＮＴ ＝ Ｌのときけ第２図に示され
たＢのような負の入力オフセット雪圧を有する。定電流
源２５に同様の電流スイッチを設けることにより、また
定電流φ２４ないし２５の電流や抵抗１１々いし１４の
値（０Ωを含む）を適当に選ぶことによシレシーバの入
力オフセット電圧を正にも負にもまた０にもすることか
できることは明らかである。
電流源２４にトランジスタ１０１および１０２より成る
電流スイッチ（Ｃ８）を設けた例である。電流スイッチ
は良く知られている ＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕ
ｐｌｅｄ Ｌｏｇｉｃ ）のＣＳ （Ｃｕｒｒｅｎｔ
５ｗ１ｔｃｈ）と同様の動作をする。ここでＶＢＢはト
ランジスタ１０２のベースに印加される基準電圧でＶＣ
ＯＮＴはＣ８を制御する電圧である。コントロール信号
ＶＣＯＮＴが基準電圧ＶＢＢよりも高い場合トランジス
タ１０１がオンし、１０２はオフして定電流源２４の電
流はトランジスタ１０１を通して流れ、抵抗１１および
１２による電圧降下はない。一方、コントロール信号Ｖ
ＣＯＮＴの電圧がＶＢＢよシ低い場合にはトランジスタ
１０２がオンし、１０１はオフして、抵抗１１および１
２に電流が流れ電圧降下が生じる０ここで、定電流源２
４の電流Ｉ２４と定電流源２５の電流Ｉ２５との関係を
第３同の説明と同じように０＜Ｉ２５ （Ｉ２４ な
る関係にしておくとＶＣＯＮＴ ＝ ＨのときＶ６＝ｖ
ｄ となって、レシーバの入力オフセットはＯｖにな
Ｆ） ＋ ＶＣＯＮＴ ＝ Ｌのときけ第２図に示され
たＢのような負の入力オフセット雪圧を有する。定電流
源２５に同様の電流スイッチを設けることにより、また
定電流φ２４ないし２５の電流や抵抗１１々いし１４の
値（０Ωを含む）を適当に選ぶことによシレシーバの入
力オフセット電圧を正にも負にもまた０にもすることか
できることは明らかである。
第５図はヒステリシス特性を有するレシーノ（）実施例
である０第５図の１５ａ、１５ｂ、１６ｃＬ、１６６は
抵抗で、１５ａ、１５＆は出力電圧■０を、 １６ｔ
Ｌ。
である０第５図の１５ａ、１５ｂ、１６ｃＬ、１６６は
抵抗で、１５ａ、１５＆は出力電圧■０を、 １６ｔ
Ｌ。
１６ｈは出力電圧ｖＯを分圧する作用を有していて。
これらの抵抗値を適当に選ぶことによって、エミッタ・
ホロワの出力電圧を適切な電圧にすることができる。
ホロワの出力電圧を適切な電圧にすることができる。
第６図は、第５図図示の実施例における閾値電圧を説明
する図である。第５図図中のトランジスタ１８がオン、
トランジスタ１７がオフしている状態すなわち出力端子
４よ多出力される出力電圧■０が低電位で出力端子３よ
り出力される出力電圧ｖＯが高電位である状態では第５
図図中ｅおよびｆで示ばれる点の電圧■、およびＶ／は
Ｖｇ ＜ Ｖ／なる関係にあり、これにより得られる閾
値電圧にもとづく出力端子４からの出力信号■０は第６
図図中のＢ′で示されているような特性に々シ、逆に第
５図図中の出力端子４から出力される出力電圧■０が高
電位のときは第６図図中ＯＢの関係になる。
する図である。第５図図中のトランジスタ１８がオン、
トランジスタ１７がオフしている状態すなわち出力端子
４よ多出力される出力電圧■０が低電位で出力端子３よ
り出力される出力電圧ｖＯが高電位である状態では第５
図図中ｅおよびｆで示ばれる点の電圧■、およびＶ／は
Ｖｇ ＜ Ｖ／なる関係にあり、これにより得られる閾
値電圧にもとづく出力端子４からの出力信号■０は第６
図図中のＢ′で示されているような特性に々シ、逆に第
５図図中の出力端子４から出力される出力電圧■０が高
電位のときは第６図図中ＯＢの関係になる。
すなわち、第５図図示実施例は第６図図中Ｈで示した入
力ヒステリシスを有する。
力ヒステリシスを有する。
以上、第１図および第３図ないし第５図図示実施例にお
いて、定電流源２３ないし２５はトランジスタを利用し
た電流源のみならず抵抗を疑似電流源として使用できる
ことは言う壕でもない。また、電流源をＯＮ ＯＦＦ
するスイッチは、ＥＣＬ回路における電流スイッチ（Ｃ
８）だけでなく、単にトランジスタのＯＮ ＯＦＦ 状
態を利用するととも可能である。
いて、定電流源２３ないし２５はトランジスタを利用し
た電流源のみならず抵抗を疑似電流源として使用できる
ことは言う壕でもない。また、電流源をＯＮ ＯＦＦ
するスイッチは、ＥＣＬ回路における電流スイッチ（Ｃ
８）だけでなく、単にトランジスタのＯＮ ＯＦＦ 状
態を利用するととも可能である。
■ 発明の詳細
な説明した如く１本発明によれば、入力信号の状態に対
応して閾値電圧を所望する値に選択するととが可能とな
り、雑音余裕度の高い閾値可変型差動信号レシーバを提
供することができる。
応して閾値電圧を所望する値に選択するととが可能とな
り、雑音余裕度の高い閾値可変型差動信号レシーバを提
供することができる。
第１図、第３図、第４図、第５図は本発明の実施例構成
を示す回路図、第２図は第１図、第３図。 第４図図示実施例における閾値電圧に関する説明図、第
６図は第５図図示実施例における閾値電圧に関する説明
図を示す。 図中、１および２は入力端子、３および４は出力端子、
５ないし１６および１５α、１５６．１６ｃＬ。 １６ｂは抵抗、１７ないし２２および１０１．１０２は
トランジスタ。２３ないし２５は定電流源を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）第３図 オ ４ ＠ 才５図
を示す回路図、第２図は第１図、第３図。 第４図図示実施例における閾値電圧に関する説明図、第
６図は第５図図示実施例における閾値電圧に関する説明
図を示す。 図中、１および２は入力端子、３および４は出力端子、
５ないし１６および１５α、１５６．１６ｃＬ。 １６ｂは抵抗、１７ないし２２および１０１．１０２は
トランジスタ。２３ないし２５は定電流源を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）第３図 オ ４ ＠ 才５図
Claims (1)
- 差動増幅器を用いることによって、差動入力信号の差電
圧を予め定められた閾値電圧（オフセット電圧）と比較
して該差動入力信号に対応する論理信号を出力する差動
増幅器型信号レシーノ（において、エミッタ・ホロワの
出力電圧を制御可能に構成し、該エミッタ・ホロワ出力
電圧を独立して上記差動増幅器の２つの入力信号に夫々
抵抗を介して重畳させることによって、差動増幅器にお
ける閾値電圧（オフセット電圧）を制御するように構成
されていることを特徴とする閾値可変型差動信号レシー
バ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57122575A JPS5912661A (ja) | 1982-07-13 | 1982-07-13 | 閾値可変型差動信号レシ−バ |
| DE8383304026T DE3374108D1 (en) | 1982-07-13 | 1983-07-11 | A differential signal receiver |
| EP83304026A EP0100177B1 (en) | 1982-07-13 | 1983-07-11 | A differential signal receiver |
| US06/513,057 US4587444A (en) | 1982-07-13 | 1983-07-12 | Variable-threshold-type differential signal receiver |
| IE1628/83A IE54648B1 (en) | 1982-07-13 | 1983-07-13 | A differential signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57122575A JPS5912661A (ja) | 1982-07-13 | 1982-07-13 | 閾値可変型差動信号レシ−バ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912661A true JPS5912661A (ja) | 1984-01-23 |
| JPH0223054B2 JPH0223054B2 (ja) | 1990-05-22 |
Family
ID=14839296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57122575A Granted JPS5912661A (ja) | 1982-07-13 | 1982-07-13 | 閾値可変型差動信号レシ−バ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4587444A (ja) |
| EP (1) | EP0100177B1 (ja) |
| JP (1) | JPS5912661A (ja) |
| DE (1) | DE3374108D1 (ja) |
| IE (1) | IE54648B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139723A (ja) * | 1983-01-31 | 1984-08-10 | Fujitsu Ltd | 差動スイツチ回路 |
| JPH0773208B2 (ja) * | 1984-06-30 | 1995-08-02 | ソニー株式会社 | 論理回路 |
| US4670607A (en) * | 1985-10-29 | 1987-06-02 | Hamari Chemicals, Ltd. | Method for producing 2-(substituted aryl) propionaldehyde |
| US4677315A (en) * | 1986-07-28 | 1987-06-30 | Signetics Corporation | Switching circuit with hysteresis |
| JPS6474823A (en) * | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Emitter follower circuit |
| US4851759A (en) * | 1988-05-26 | 1989-07-25 | North American Philips Corporation, Signetics Division | Unity-gain current-limiting circuit |
| US5210527A (en) * | 1989-06-28 | 1993-05-11 | Ceridian Corporation | Programmable spike detector |
| FR2655218A1 (fr) * | 1989-11-28 | 1991-05-31 | Radiotechnique Compelec | Circuit retardateur a retard reglable. |
| JP2607729B2 (ja) * | 1990-04-21 | 1997-05-07 | 株式会社東芝 | ヒステリシスコンパレータ |
| US4980581A (en) * | 1990-05-21 | 1990-12-25 | Motorola, Inc. | Differential ECL bus tri-state detection receiver |
| DE4138661C1 (ja) * | 1991-11-25 | 1993-06-03 | Siemens Ag, 8000 Muenchen, De | |
| US5258661A (en) * | 1992-04-20 | 1993-11-02 | International Business Machines Corporation | High noise tolerance receiver |
| US5648735A (en) * | 1996-04-23 | 1997-07-15 | Analog Devices, Inc. | Comparator with a predetermined output state in dropout |
| CN101107778A (zh) * | 2005-01-28 | 2008-01-16 | 皇家飞利浦电子股份有限公司 | 包括锁存器的设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370113U (ja) * | 1976-11-11 | 1978-06-13 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2923840A (en) * | 1958-07-18 | 1960-02-02 | Robert L Ellsworth | Wave shaping circuit |
| US3470388A (en) * | 1964-06-16 | 1969-09-30 | Edison Instr Inc | Differential amplifier circuits |
| US3434123A (en) * | 1964-10-06 | 1969-03-18 | Rca Corp | Sense amplifier for magnetic memory |
| US3467839A (en) * | 1966-05-18 | 1969-09-16 | Motorola Inc | J-k flip-flop |
| US3577008A (en) * | 1969-01-22 | 1971-05-04 | Rca Corp | Automatic frequency control apparatus |
| DE2003454B (de) * | 1970-01-27 | 1971-01-14 | Siemens Ag | Amplitudendiskriminator |
| US3626214A (en) * | 1970-03-03 | 1971-12-07 | Sperry Rand Corp | Bipolar input bistable output trigger circuit |
| US4072870A (en) * | 1976-06-30 | 1978-02-07 | Motorola, Inc. | Comparison circuit having programmable hysteresis |
| US4219744A (en) * | 1978-02-03 | 1980-08-26 | Hewlett-Packard Company | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed |
| US4147943A (en) * | 1978-02-14 | 1979-04-03 | Trw Inc. | Sensitive high speed clocked comparator |
| JPS5578612A (en) * | 1978-12-09 | 1980-06-13 | Toshiba Corp | Semiconductor integrated circuit |
-
1982
- 1982-07-13 JP JP57122575A patent/JPS5912661A/ja active Granted
-
1983
- 1983-07-11 DE DE8383304026T patent/DE3374108D1/de not_active Expired
- 1983-07-11 EP EP83304026A patent/EP0100177B1/en not_active Expired
- 1983-07-12 US US06/513,057 patent/US4587444A/en not_active Expired - Lifetime
- 1983-07-13 IE IE1628/83A patent/IE54648B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370113U (ja) * | 1976-11-11 | 1978-06-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4587444A (en) | 1986-05-06 |
| IE831628L (en) | 1984-01-13 |
| EP0100177A1 (en) | 1984-02-08 |
| EP0100177B1 (en) | 1987-10-14 |
| DE3374108D1 (en) | 1987-11-19 |
| IE54648B1 (en) | 1989-12-20 |
| JPH0223054B2 (ja) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5912661A (ja) | 閾値可変型差動信号レシ−バ | |
| US3825682A (en) | Balanced line driver, line receiver system | |
| US5408694A (en) | Receiver squelch circuit with adjustable threshold | |
| US4994690A (en) | Split level bus | |
| US3980898A (en) | Sense amplifier with tri-state bus line capabilities | |
| KR910003389A (ko) | 모노리딕(monolithic) 저항체 비교기 회로 | |
| US2998487A (en) | Transistor switching arrangements | |
| ATE75356T1 (de) | Adaptiver entzerrer. | |
| US3501647A (en) | Emitter coupled logic biasing circuit | |
| KR950013044A (ko) | 양방향 핀을 구비한 집적회로 | |
| ES436466A1 (es) | Circuito semiconductor. | |
| KR850007357A (ko) | 디지탈 비데오 신호 처리기 | |
| US5434521A (en) | Integrated comparator circuit | |
| JPH0356486B2 (ja) | ||
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| US4031417A (en) | Apparatus for coupling a digital data generator to a digital data readout device with electrical isolation therebetween | |
| US4031477A (en) | System for transferring four commands over a single conductor utilizing dual threshold logic gates | |
| US4575859A (en) | Receiver for digital signals | |
| EP0257971A2 (en) | Temperature compensated hysteresis buffer | |
| US4459493A (en) | Absolute magnitude circuit | |
| US3072801A (en) | Combined limiter and threshold circuit | |
| CA2040134A1 (en) | A delay line providing an adjustable delay | |
| US3501703A (en) | Circuit arrangement for a single or multi-frequency signal receiver,operating with a speech immunity circuit and limiting the signals received | |
| US3428826A (en) | High and low voltage level threshold circuit employing two differential amplifier comparators | |
| KR20040008147A (ko) | 고 레벨과 저 레벨 사이의 진폭 변동에 의해 (ａｓｋ)변조되는 전압을 복조하기 위한 회로 장치 |