JPH05268539A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH05268539A JPH05268539A JP4064969A JP6496992A JPH05268539A JP H05268539 A JPH05268539 A JP H05268539A JP 4064969 A JP4064969 A JP 4064969A JP 6496992 A JP6496992 A JP 6496992A JP H05268539 A JPH05268539 A JP H05268539A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- display
- field
- interlaced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】この発明は、取り込んだビデオ信号がノンイン
ターレース表示の場合でも、データが間引かれたり残像
現象が発生するといった問題や、縮小表示の場合に全く
画像が表示されなくなるという問題を解決し得る画像表
示装置を提供することを目的としている。 【構成】ビデオ信号の垂直周期に対応した信号Vと、ビ
デオ信号がインターレース表示の場合、第1フィールド
と第2フィールドとで異なるレベルとなり、ビデオ信号
がノンインターレース表示の場合、一方のレベルに固定
されるフィールド識別信号FIとに基づいて、ビデオ信
号がインターレース表示の場合、フィールド識別信号F
Iと同位相となり、ビデオ信号がノンインターレース表
示の場合、ビデオ信号の垂直周期でレベルが反転する制
御信号NFIを生成し、この制御信号NFIに基づいて
メモリの書き込みアドレスを生成するようにしている。
ターレース表示の場合でも、データが間引かれたり残像
現象が発生するといった問題や、縮小表示の場合に全く
画像が表示されなくなるという問題を解決し得る画像表
示装置を提供することを目的としている。 【構成】ビデオ信号の垂直周期に対応した信号Vと、ビ
デオ信号がインターレース表示の場合、第1フィールド
と第2フィールドとで異なるレベルとなり、ビデオ信号
がノンインターレース表示の場合、一方のレベルに固定
されるフィールド識別信号FIとに基づいて、ビデオ信
号がインターレース表示の場合、フィールド識別信号F
Iと同位相となり、ビデオ信号がノンインターレース表
示の場合、ビデオ信号の垂直周期でレベルが反転する制
御信号NFIを生成し、この制御信号NFIに基づいて
メモリの書き込みアドレスを生成するようにしている。
Description
【0001】
【産業上の利用分野】この発明は、例えばNTSC方式
のビデオ信号等を取り込み、一旦メモリに書き込んでか
ら読み出して他の画面との合成や縮小表示等の各種処理
を施し、倍スキャンで画像表示する画像表示装置の改良
に関する。
のビデオ信号等を取り込み、一旦メモリに書き込んでか
ら読み出して他の画面との合成や縮小表示等の各種処理
を施し、倍スキャンで画像表示する画像表示装置の改良
に関する。
【0002】
【従来の技術】周知のように、ISDN回線に接続して
利用する機器の1つとしてハイキャプテン端末がある。
そして、このハイキャプテン端末には、ISDN回線を
通して送られてくるデータを画像表示する外に、外部か
らビデオ信号またはRGB信号等を取り込んで画像表示
する機能を備えたものがある。これは、外部から供給さ
れるビデオ信号やRGB信号等を、A/D(アナログ/
デジタル)変換しメモリに一旦書き込んで読み出し、例
えば他のプレーンとの合成や縮小表示等の各種デジタル
処理を施した後、D/A(デジタル/アナログ)変換し
CRT(カソード・レィ・チューブ)等で画像表示する
ようにしたものである。
利用する機器の1つとしてハイキャプテン端末がある。
そして、このハイキャプテン端末には、ISDN回線を
通して送られてくるデータを画像表示する外に、外部か
らビデオ信号またはRGB信号等を取り込んで画像表示
する機能を備えたものがある。これは、外部から供給さ
れるビデオ信号やRGB信号等を、A/D(アナログ/
デジタル)変換しメモリに一旦書き込んで読み出し、例
えば他のプレーンとの合成や縮小表示等の各種デジタル
処理を施した後、D/A(デジタル/アナログ)変換し
CRT(カソード・レィ・チューブ)等で画像表示する
ようにしたものである。
【0003】この場合、上記ビデオ信号は、NTSC方
式の信号(ライン周波数が略15.75kHz,フィー
ルド周波数が略60Hz)であり、ハイキャプテン端末
の画像表示は、いわゆる倍スキャン表示(ライン周波数
が略31.5kHz,フィールド周波数が略60Hz)
である。このため、ハイキャプテン端末では、図3に示
すように、NTSC方式のビデオ信号の第1フィールド
と第2フィールドとを足し合わせて、画面表示するよう
にしている。
式の信号(ライン周波数が略15.75kHz,フィー
ルド周波数が略60Hz)であり、ハイキャプテン端末
の画像表示は、いわゆる倍スキャン表示(ライン周波数
が略31.5kHz,フィールド周波数が略60Hz)
である。このため、ハイキャプテン端末では、図3に示
すように、NTSC方式のビデオ信号の第1フィールド
と第2フィールドとを足し合わせて、画面表示するよう
にしている。
【0004】図4は、このような従来の画像表示装置の
うちビデオ信号を取り込んでメモリに書き込み読み出す
までの構成を示している。すなわち、入力端子11に供
給されたビデオ信号は、ビデオ−RGB変換回路12で
3種類の色信号R,G,Bに変換される(RGB入力の
場合には、ビデオ−RGB変換回路12は不要)。これ
ら色信号R,G,Bは、A/D変換回路13で例えば8
ビットのデジタルデータにそれぞれサンプリングされ、
メモリ14,15,16に書き込まれる。
うちビデオ信号を取り込んでメモリに書き込み読み出す
までの構成を示している。すなわち、入力端子11に供
給されたビデオ信号は、ビデオ−RGB変換回路12で
3種類の色信号R,G,Bに変換される(RGB入力の
場合には、ビデオ−RGB変換回路12は不要)。これ
ら色信号R,G,Bは、A/D変換回路13で例えば8
ビットのデジタルデータにそれぞれサンプリングされ、
メモリ14,15,16に書き込まれる。
【0005】メモリ14,15,16にデータを書き込
む際には、その書き込み先を示すアドレス情報が必要と
なる。この場合、水平方向のアドレスは水平カウンタ1
7から得られ、垂直方向のアドレスは垂直カウンタ18
から得られる。また、第1フィールドと第2フィールド
とを識別するFI(フィールド・インデックス)信号
は、同期分離回路19から得られる。さらに、この同期
分離回路19からは、H(水平同期)信号とV(垂直同
期)信号も得られ、これらは水平及び垂直カウンタ1
7,18のリセット信号やクロック信号として使われて
いる。なお、水平カウンタ17には、入力端子20を介
してサンプリングクロックがクロック信号として供給さ
れている。
む際には、その書き込み先を示すアドレス情報が必要と
なる。この場合、水平方向のアドレスは水平カウンタ1
7から得られ、垂直方向のアドレスは垂直カウンタ18
から得られる。また、第1フィールドと第2フィールド
とを識別するFI(フィールド・インデックス)信号
は、同期分離回路19から得られる。さらに、この同期
分離回路19からは、H(水平同期)信号とV(垂直同
期)信号も得られ、これらは水平及び垂直カウンタ1
7,18のリセット信号やクロック信号として使われて
いる。なお、水平カウンタ17には、入力端子20を介
してサンプリングクロックがクロック信号として供給さ
れている。
【0006】そして、上記水平方向のアドレス,垂直方
向のアドレス及びFI信号が、アドレス制御回路21に
供給されて書き込みアドレスが生成される。また、アド
レス制御回路21には、図示しない読み出し制御回路で
生成される読み出しアドレスが入力端子22を介して供
給されている。そして、上記書き込みアドレスと読み出
しアドレスとが時分割的にメモリ14,15,16に送
出されることにより、デジタル化された色信号R,G,
Bのメモリ14,15,16に対する書き込み及び読み
出しが行なわれる。
向のアドレス及びFI信号が、アドレス制御回路21に
供給されて書き込みアドレスが生成される。また、アド
レス制御回路21には、図示しない読み出し制御回路で
生成される読み出しアドレスが入力端子22を介して供
給されている。そして、上記書き込みアドレスと読み出
しアドレスとが時分割的にメモリ14,15,16に送
出されることにより、デジタル化された色信号R,G,
Bのメモリ14,15,16に対する書き込み及び読み
出しが行なわれる。
【0007】ここで、NTSC方式のビデオ信号は、一
般的にインターレース表示となっており、この場合に
は、第1フィールドと第2フィールドとを識別するFI
信号が得られる。ところが、文字放送受信機やアナログ
電話回線等のキャプテン端末では、表示する文字等の上
下方向のゆれを出さないために、ノンインターレースの
ビデオ信号を出力するものがある。また、スチルカメラ
のなかには、データ量を少なくするために、ノンインタ
ーレース表示のビデオ信号を出力するものがある。そし
て、ノンインターレース表示のビデオ信号に対しては、
フィールドという概念がなく、FI信号は通常Hレベル
またはLレベルのいずれか一方に固定されてしまうこと
になる。このため、メモリには、インターレース表示の
場合の半分しかデータが書き込まれず、倍スキャンで画
像表示した場合には間引き状態で表示されるという問題
が生じる。また、インターレース表示のビデオ信号を取
り込んだ後、ノンインターレース表示のビデオ信号を取
り込んだ場合には、前のデータが半分だけ残る残像現象
が発生するという不都合もある。
般的にインターレース表示となっており、この場合に
は、第1フィールドと第2フィールドとを識別するFI
信号が得られる。ところが、文字放送受信機やアナログ
電話回線等のキャプテン端末では、表示する文字等の上
下方向のゆれを出さないために、ノンインターレースの
ビデオ信号を出力するものがある。また、スチルカメラ
のなかには、データ量を少なくするために、ノンインタ
ーレース表示のビデオ信号を出力するものがある。そし
て、ノンインターレース表示のビデオ信号に対しては、
フィールドという概念がなく、FI信号は通常Hレベル
またはLレベルのいずれか一方に固定されてしまうこと
になる。このため、メモリには、インターレース表示の
場合の半分しかデータが書き込まれず、倍スキャンで画
像表示した場合には間引き状態で表示されるという問題
が生じる。また、インターレース表示のビデオ信号を取
り込んだ後、ノンインターレース表示のビデオ信号を取
り込んだ場合には、前のデータが半分だけ残る残像現象
が発生するという不都合もある。
【0008】さらに、ハイキャプテンには、取り込んだ
ビデオ信号を縦横各々1/2に縮小して画像表示する機
能が設けられている。縦方向の縮小は第1フィールドま
たは第2フィールドのいずれか一方のみを表示すること
で実現することができる。このとき、ノンインターレー
ス表示のビデオ信号の場合には、FI信号がHまたはL
レベルに固定となってしまうため、書き込みアドレスと
読み出しアドレスとが一致しなくなり(例えば書き込み
が第1フィールドのメモリ領域に行なわれ、読み出しが
第2フィールドのメモリ領域に行なわれた場合や、その
逆の場合)、全く画像が表示されなくなるといった問題
も発生する。
ビデオ信号を縦横各々1/2に縮小して画像表示する機
能が設けられている。縦方向の縮小は第1フィールドま
たは第2フィールドのいずれか一方のみを表示すること
で実現することができる。このとき、ノンインターレー
ス表示のビデオ信号の場合には、FI信号がHまたはL
レベルに固定となってしまうため、書き込みアドレスと
読み出しアドレスとが一致しなくなり(例えば書き込み
が第1フィールドのメモリ領域に行なわれ、読み出しが
第2フィールドのメモリ領域に行なわれた場合や、その
逆の場合)、全く画像が表示されなくなるといった問題
も発生する。
【0009】
【発明が解決しようとする課題】以上のように、外部か
らのビデオ信号を取り込みデジタル化して一旦メモリに
書き込んでから読み出して各種データ処理を施し、倍ス
キャンで画像表示する従来の画像表示装置では、ビデオ
信号がノンインターレース表示の場合、データが間引か
れたり残像現象が発生するといった問題や、縮小表示の
場合に全く画像が表示されなくなるという問題を有して
いる。
らのビデオ信号を取り込みデジタル化して一旦メモリに
書き込んでから読み出して各種データ処理を施し、倍ス
キャンで画像表示する従来の画像表示装置では、ビデオ
信号がノンインターレース表示の場合、データが間引か
れたり残像現象が発生するといった問題や、縮小表示の
場合に全く画像が表示されなくなるという問題を有して
いる。
【0010】そこで、この発明は上記事情を考慮してな
されたもので、取り込んだビデオ信号がノンインターレ
ース表示の場合でも、データが間引かれたり残像現象が
発生するといった問題や、縮小表示の場合に全く画像が
表示されなくなるという問題を解決し得る極めて良好な
画像表示装置を提供することを目的とする。
されたもので、取り込んだビデオ信号がノンインターレ
ース表示の場合でも、データが間引かれたり残像現象が
発生するといった問題や、縮小表示の場合に全く画像が
表示されなくなるという問題を解決し得る極めて良好な
画像表示装置を提供することを目的とする。
【0011】
【課題を解決するための手段】この発明に係る画像表示
装置は、デジタル化されたビデオ信号をメモリに一旦書
き込んでから読み出し、所定のデータ処理を施して画像
表示させるものを対象としている。そして、ビデオ信号
の垂直周期に対応した信号と、ビデオ信号がインターレ
ース表示の場合、第1フィールドと第2フィールドとで
異なるレベルとなり、ビデオ信号がノンインターレース
表示の場合、一方のレベルに固定されるフィールド識別
信号とに基づいて、ビデオ信号がインターレース表示の
場合、フィールド識別信号と同位相となり、ビデオ信号
がノンインターレース表示の場合、ビデオ信号の垂直周
期でレベルが反転する制御信号を生成し、この制御信号
に基づいてメモリの書き込みアドレスを生成するように
構成している。
装置は、デジタル化されたビデオ信号をメモリに一旦書
き込んでから読み出し、所定のデータ処理を施して画像
表示させるものを対象としている。そして、ビデオ信号
の垂直周期に対応した信号と、ビデオ信号がインターレ
ース表示の場合、第1フィールドと第2フィールドとで
異なるレベルとなり、ビデオ信号がノンインターレース
表示の場合、一方のレベルに固定されるフィールド識別
信号とに基づいて、ビデオ信号がインターレース表示の
場合、フィールド識別信号と同位相となり、ビデオ信号
がノンインターレース表示の場合、ビデオ信号の垂直周
期でレベルが反転する制御信号を生成し、この制御信号
に基づいてメモリの書き込みアドレスを生成するように
構成している。
【0012】
【作用】上記のような構成によれば、ビデオ信号がノン
インターレース表示の場合でも、ビデオ信号の垂直周期
でレベルが反転する制御信号に基づいてメモリの書き込
みアドレスを生成するようにしたので、データが間引か
れたり残像現象が発生するといった問題や、縮小表示の
場合に全く画像が表示されなくなるという問題が解決さ
れ、良好な画像表示を行なうことができるようになる。
インターレース表示の場合でも、ビデオ信号の垂直周期
でレベルが反転する制御信号に基づいてメモリの書き込
みアドレスを生成するようにしたので、データが間引か
れたり残像現象が発生するといった問題や、縮小表示の
場合に全く画像が表示されなくなるという問題が解決さ
れ、良好な画像表示を行なうことができるようになる。
【0013】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図1において、符号23,24
はそれぞれ入力端子で、前述した同期分離回路19から
出力されるFI信号及びV信号が供給されている。FI
信号は、フィールドを識別するための信号で、インター
レース時には図2(a)に示すように、第1フィールド
と第2フィールドとに対応してレベルが変化され、ノン
インターレース時には同図(b)に示すように、Hまた
はLレベルに固定されるものである。また、V信号は、
垂直同期信号で垂直周期のパルス信号である。
照して詳細に説明する。図1において、符号23,24
はそれぞれ入力端子で、前述した同期分離回路19から
出力されるFI信号及びV信号が供給されている。FI
信号は、フィールドを識別するための信号で、インター
レース時には図2(a)に示すように、第1フィールド
と第2フィールドとに対応してレベルが変化され、ノン
インターレース時には同図(b)に示すように、Hまた
はLレベルに固定されるものである。また、V信号は、
垂直同期信号で垂直周期のパルス信号である。
【0014】そして、図1において、D−FF(Dタイ
プ−フリップフロップ)回路25,26は、V信号をク
ロックとしFI信号を入力とする2ビットシフトレジス
タを構成している。このため、D−FF回路25,26
のQ出力は、インターレース時には、H,LまたはL,
Hとなり、ノンインターレース時には、L,Lまたは
H,Hとなる。すなわち、D−FF回路25,26の各
Q出力が入力されるEXオア(排他的論理和)回路27
の出力は、インターレース時には常にHレベルとなり、
ノンインターレース時には常にLレベルとなる。
プ−フリップフロップ)回路25,26は、V信号をク
ロックとしFI信号を入力とする2ビットシフトレジス
タを構成している。このため、D−FF回路25,26
のQ出力は、インターレース時には、H,LまたはL,
Hとなり、ノンインターレース時には、L,Lまたは
H,Hとなる。すなわち、D−FF回路25,26の各
Q出力が入力されるEXオア(排他的論理和)回路27
の出力は、インターレース時には常にHレベルとなり、
ノンインターレース時には常にLレベルとなる。
【0015】また、図1において、スイッチ回路28
は、そのセレクト端子SがHレベルのときB入力が選択
され、セレクト端子SがLレベルのときA入力が選択さ
れるように動作する。そして、スイッチ回路28のA入
力には、D−FF回路29の反転出力Qが供給され、B
入力にはFI信号が供給されている。このため、D−F
F回路29のQ出力であるNFI信号は、インターレー
ス時にはFI信号と同位相の信号となり、ノンインター
レース時には垂直周期でH,Lを繰り返すトグル信号と
して、出力端子30から取り出される。
は、そのセレクト端子SがHレベルのときB入力が選択
され、セレクト端子SがLレベルのときA入力が選択さ
れるように動作する。そして、スイッチ回路28のA入
力には、D−FF回路29の反転出力Qが供給され、B
入力にはFI信号が供給されている。このため、D−F
F回路29のQ出力であるNFI信号は、インターレー
ス時にはFI信号と同位相の信号となり、ノンインター
レース時には垂直周期でH,Lを繰り返すトグル信号と
して、出力端子30から取り出される。
【0016】そして、このNFI信号をFI信号の代わ
りに前記アドレス制御回路21に供給し、書き込みアド
レスの生成に供させることにより、外部から取り込んだ
ビデオ信号がインターレース表示及びノンインターレー
ス表示のどちらであっても、常に2フィールド分のデー
タがメモリ14,15,16上に書き込まれることにな
り、倍スキャンで画像表示してもデータが間引かれるこ
とがなくなる。また、ビデオ信号がインターレース表示
からノンインターレース表示に切り替わった場合にも、
残像現象が生じることがなくなる。さらに、縮小表示の
場合にも、必ず画像表示が行なわれるようになる。な
お、この発明は上記実施例に限定されるものではなく、
この外その要旨を逸脱しない範囲で種々変形して実施す
ることができる。
りに前記アドレス制御回路21に供給し、書き込みアド
レスの生成に供させることにより、外部から取り込んだ
ビデオ信号がインターレース表示及びノンインターレー
ス表示のどちらであっても、常に2フィールド分のデー
タがメモリ14,15,16上に書き込まれることにな
り、倍スキャンで画像表示してもデータが間引かれるこ
とがなくなる。また、ビデオ信号がインターレース表示
からノンインターレース表示に切り替わった場合にも、
残像現象が生じることがなくなる。さらに、縮小表示の
場合にも、必ず画像表示が行なわれるようになる。な
お、この発明は上記実施例に限定されるものではなく、
この外その要旨を逸脱しない範囲で種々変形して実施す
ることができる。
【0017】
【発明の効果】以上詳述したようにこの発明によれば、
取り込んだビデオ信号がノンインターレース表示の場合
でも、データが間引かれたり残像現象が発生するといっ
た問題や、縮小表示の場合に全く画像が表示されなくな
るという問題を解決し得る極めて良好な画像表示装置を
提供することができる。
取り込んだビデオ信号がノンインターレース表示の場合
でも、データが間引かれたり残像現象が発生するといっ
た問題や、縮小表示の場合に全く画像が表示されなくな
るという問題を解決し得る極めて良好な画像表示装置を
提供することができる。
【図1】この発明に係る画像表示装置の一実施例を示す
ブロック構成図。
ブロック構成図。
【図2】インターレーズ時とノンインターレース時との
FI信号の違いを説明するために示す図。
FI信号の違いを説明するために示す図。
【図3】NTSC方式と倍スキャン表示とのラスタの関
係を説明するために示す図。
係を説明するために示す図。
【図4】従来の画像表示装置を示すブロック構成図。
11…入力端子、12…ビデオ−RGB変換回路、13
…A/D変換回路、14〜16…メモリ、17…水平カ
ウンタ、18…垂直カウンタ、19…同期分離回路、2
0…入力端子、21…アドレス制御回路、22〜24…
入力端子、25,26…D−FF回路、27…EXオア
回路、28…スイッチ回路、29…D−FF回路、30
…出力端子。
…A/D変換回路、14〜16…メモリ、17…水平カ
ウンタ、18…垂直カウンタ、19…同期分離回路、2
0…入力端子、21…アドレス制御回路、22〜24…
入力端子、25,26…D−FF回路、27…EXオア
回路、28…スイッチ回路、29…D−FF回路、30
…出力端子。
Claims (1)
- 【請求項1】 デジタル化されたビデオ信号をメモリに
一旦書き込んでから読み出し、所定のデータ処理を施し
て画像表示させる画像表示装置において、前記ビデオ信
号の垂直周期に対応した信号と、前記ビデオ信号がイン
ターレース表示の場合、第1フィールドと第2フィール
ドとで異なるレベルとなり、前記ビデオ信号がノンイン
ターレース表示の場合、一方のレベルに固定されるフィ
ールド識別信号とに基づいて、前記ビデオ信号がインタ
ーレース表示の場合、前記フィールド識別信号と同位相
となり、前記ビデオ信号がノンインターレース表示の場
合、前記ビデオ信号の垂直周期でレベルが反転する制御
信号を生成し、この制御信号に基づいて前記メモリの書
き込みアドレスを生成するように構成してなることを特
徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4064969A JPH05268539A (ja) | 1992-03-23 | 1992-03-23 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4064969A JPH05268539A (ja) | 1992-03-23 | 1992-03-23 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05268539A true JPH05268539A (ja) | 1993-10-15 |
Family
ID=13273388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4064969A Pending JPH05268539A (ja) | 1992-03-23 | 1992-03-23 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05268539A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008242010A (ja) * | 2007-03-27 | 2008-10-09 | Oki Electric Ind Co Ltd | 同期信号生成回路 |
-
1992
- 1992-03-23 JP JP4064969A patent/JPH05268539A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008242010A (ja) * | 2007-03-27 | 2008-10-09 | Oki Electric Ind Co Ltd | 同期信号生成回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5008826B2 (ja) | 高精細度デインタレース/フレーム倍増回路およびその方法 | |
US4364090A (en) | Method for a compatible increase in resolution in television systems | |
KR950014577B1 (ko) | 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치 | |
US5267045A (en) | Multi-standard display device with scan conversion circuit | |
JPS58212288A (ja) | テレビジヨン画像再生装置 | |
KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
JP2000023033A (ja) | 分割マルチ画面表示装置 | |
JPH05268539A (ja) | 画像表示装置 | |
JPS61193580A (ja) | 2画面テレビジヨン受像機 | |
JPH0636020A (ja) | 撮像監視装置 | |
JP3469596B2 (ja) | マトリクス型表示装置 | |
JP2687346B2 (ja) | 映像処理方法 | |
KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
JPH0515349B2 (ja) | ||
JP2916149B2 (ja) | 映像信号の縮小表示回路 | |
JP2970592B2 (ja) | 映像処理方法 | |
KR0123769B1 (ko) | 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로 | |
JP2870697B2 (ja) | 分割表示方式 | |
JPS58168086A (ja) | 文字図形表示装置 | |
JPS59214085A (ja) | 信号変換装置 | |
JPS63257785A (ja) | 走査周波数変換方式 | |
KR100348444B1 (ko) | 텔레비젼의 표준신호 변환장치 | |
JPS6047792B2 (ja) | 2画面カラ−テレビジヨン受信機 | |
JP3363480B2 (ja) | 2画面表示方法 | |
JPS61192185A (ja) | 2画面テレビ受信機 |