JPH05268479A - 画像読取り装置における画像処理方法及び画像読取り装置 - Google Patents

Abstract

(57)【要約】 【目的】原稿画像を読み取って得た画像データを、画像
処理を施した上で原稿画像に対応する画像情報として出
力する画像読取り装置に関し、２値化処理などの画像処
理速度を向上させ、原稿サイズが大きい場合にも読取り
速度が低下しないようにすることを目的とする。 【構成】原稿画像を一定数の画素を基本単位として１つ
又は複数の基本単位置きに繰り返される複数の画素ブロ
ックに分割し、分割された画素ブロック毎の画像データ
Ｄ０４７〜４０，ＤＥ４７〜４０に対して、トリミング
処理、マスキング処理、単純２値化処理、疑似中間調処
理などの画像処理を並列的に行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿画像を読み取って
得た信号に画像処理を施した上で、原稿画像に対応した
画像信号を出力する画像読取り装置に関する。

【０００２】

【従来の技術】従来より、デジタル式の複写機やファク
シミリ、ＯＣＲ（光学式文字読取り機）、光ファイリン
グシステム、各種ディスプレイ装置などのように、一定
の大きさのドット（画素）の組み合わせによって画像の
作像、記憶、表示などを行う装置の画像入力手段とし
て、原稿画像を画素に細分化して読み取る画像読取り装
置（イメージリーダ）が用いられている。

【０００３】従来の画像読取り装置では、主走査方向に
延びる一次元のイメージセンサーを用い、原稿画像の副
走査方向に走査して原稿画像を読み取り、得られた各画
素のアナログ信号を多値のデジタル信号である画像デー
タに変換し、変換後の画像データに画像処理を施し、各
画素に対応した２値の画像データを出力するように構成
されている。

【０００４】画像読取り装置で行われる画像処理には、
画像を明瞭にするエッジ（輪郭）強調、画像を自然なも
のにする平滑化（スムージング）などの画質改善のため
のもの、トリミング、マスキング、ネガポジ変換などの
画像編集のためのもの、また、原稿の各画素の濃度又は
色に応じた多値データを２値データに変換する２値化処
理などがある。

【０００５】２値化処理においては、再現画像の品質の
上から、一般に、文字などの線画像に対しては、１つの
画素の多値レベルと一定の閾値レベルとを比較するいわ
ゆる単純２値化処理が適し、写真などの中間調画像に対
しては、ディザ法や誤差拡散法などによる疑似階調処理
が適する。

【０００６】したがって、線画像と中間調画像とが混在
する原稿を読み取る場合には、線画像であるか中間調画
像であるかという画像の属性（以下「２値化属性」とい
うことがある）に応じて、単純２値化処理と疑似階調処
理とが切り換えられる。

【０００７】さて、従来の画像読取り装置においては、
原稿画像を読み取って得られた画像データに対して、単
一の画像処理手段によって画像処理を行っていた。つま
り、例えば２値化処理のために単純２値化処理部と疑似
階調処理部とがそれぞれ１つづつ設けられ、原稿画像の
読み取りと並行して入力される画像データに対してこれ
らいずれかによって単純２値化処理又は疑似階調処理が
行われるように切り換えられていた。

【０００８】

【発明が解決しようとする課題】しかし、２値化処理に
おいては、各画素の画像データを閾値レベルと逐一比較
するためその処理に時間を要する。特に、疑似階調処理
においては、画素の位置（アドレス）に応じて閾値レベ
ルが異なるので、そのような閾値レベルをＲＯＭなどか
ら読み出す必要があり、その読出し速度は使用するＲＯ
Ｍによって決まる。したがって、２値化処理はＲＯＭの
読出し速度以上に高速化することができず、２値化処理
速度及びこれに依存する読み取り速度には上限がある。

【０００９】また、原稿サイズが大きい場合、例えばＡ
２サイズの原稿を読み取る場合には、画素数がそれに応
じて増大するので、読み取り速度の低下は一層顕著であ
った。

【００１０】本発明は、上述の問題に鑑み、２値化処理
などの画像処理速度を向上させ、原稿サイズが大きい場
合にも読み取り速度が低下しないようにするための画像
処理方法及び画像読取り装置を提供することを目的とし
ている。

【００１１】請求項５の発明は、画像処理速度を向上さ
せるとともに、画像濃度又は色調などが部分によって異
なることを防止して良好な画像品質を得ることのできる
画像読取り装置を提供することを目的としている。

【００１２】請求項７の発明は、簡単な構成によって２
つの疑似階調処理を並列的に行い、画像処理速度を向上
させ且つ良好な画像品質を得ることのできる画像読取り
装置を提供することを目的としている。

【００１３】

【課題を解決するための手段】請求項１の発明に係る方
法は、上述の課題を解決するため、原稿画像を画素に細
分化して読み取り、得られた各画素のアナログ信号を多
値のデジタル信号である画像データに変換し、変換後の
画像データに画像処理を施し、各画素に対応したデジタ
ル画像データを出力するように構成された画像読取り装
置において、前記原稿画像を、一定数の画素を基本単位
として１つ又は複数の基本単位置きに繰り返される複数
の画素ブロックに分割し、分割された画素ブロック毎の
画像データに対して並列的に前記画像処理を施する。

【００１４】請求項２の発明に係る方法では、前記原稿
画像を、１ライン分の画素を基本単位として１つ又は複
数の基本単位置きに繰り返される複数の画素ブロックに
分割する。

【００１５】請求項３の発明に係る方法では、前記原稿
画像を、主走査方向に連続する１つ又は複数の画素を基
本単位として１つ又は複数の基本単位置きに繰り返され
る複数の画素ブロックに分割し、分割された画素ブロッ
ク毎の画像データに対して並列的に前記画像処理を施し
た後、画素ブロック毎の画像データを合成して前記原稿
画像に対応する画像データを出力する。

【００１６】請求項４の発明に係る装置は、変換後の画
像データを主走査方向の各ラインにおいて１つ又は複数
の画素ブロックに分割するための分割手段と、前記分割
手段により分割された画素ブロック毎の画像データに対
して並列的に前記画像処理を施すための複数の画像処理
手段とを有して構成される。

【００１７】請求項５の発明に係る装置では、前記分割
手段は、各ラインにおける奇数番目の画素の画像データ
の集合である奇数画素ブロックと偶数番目の画素の画像
データの集合である偶数画素ブロックとに分割する。

【００１８】請求項６の発明に係る装置は、前記画像処
理手段により画像処理が施された画素ブロック毎の画像
データを合成するための合成手段を有して構成される。
請求項７の発明に係る装置は、変換後の画像データを主
走査方向の各ラインにおいて奇数番目の画素の画像デー
タの集合である奇数画素ブロックと偶数番目の画素の画
像データの集合である偶数画素ブロックとに分割するた
めの分割手段と、前記分割手段により分割された奇数画
素ブロックの画像データに対して、ディザマトリクスの
奇数番目の閾値レベルを用いて疑似階調処理を施す奇数
画素用疑似階調処理手段と、前記分割手段により分割さ
れた偶数画素ブロックの画像データに対して、ディザマ
トリクスの偶数番目の閾値レベルを用いて疑似階調処理
を施す偶数画素用疑似階調処理手段とを有して構成され
る。

【００１９】

【作用】原稿画像は、１ライン分の画素又は主走査方向
に連続する１つ又は複数の画素といった一定数の画素を
基本単位として、１つ又は複数の基本単位置きに繰り返
される複数の画素ブロックに分割され、分割された画素
ブロック毎の画像データに対して並列的に画像処理が行
われる。

【００２０】並列的に行われる画像処理としては、トリ
ミング処理、マスキング処理、単純２値化処理、疑似中
間調処理、ネガ処理などがある。画像処理が並列的に行
われた後、画素ブロック毎の画像データが合成され、原
稿画像に対応する画像データが出力される。

【００２１】

【実施例】〔第１実施例〕図２はイメージリーダ１の概
略の構成を示す断面正面図である。

【００２２】イメージリーダ１には、直方体状の筺体の
上面に最大でＡ２サイズの原稿の載置が可能な原稿台ガ
ラス２が取り付けられており、載置された原稿は原稿カ
バー３によって押さえられるようになっている。原稿台
ガラス２の走査方向の前端部にはシェーディング補正用
の白色画像からなる基準パターン１４が設けられてい
る。

【００２３】筺体の内部には、原稿台ガラス２の下方で
原稿画像を矢印Ｍ５方向（副走査方向）に走査可能に配
置された光学系、及び原稿画像の濃度又は色に応じた画
像データを生成する電気回路部１２が設けられている。

【００２４】光学系は、露光ランプ４、反射鏡５、ミラ
ー６を有する第１スライダ１３、ミラー７，８を有する
第２スライダ１３ａ、及び主レンズ９などから構成され
ている。第１スライダ１３の移動速度をｖとしたとき、
第２スライダ１３ａはｖ／２の速度で移動するように駆
動制御される。

【００２５】主レンズ９を通過した走査光は、支持部材
１１に取り付けられたＡ３サイズを読み取り可能な２つ
のイメージセンサー１０ａ，ｂに入射し、電気信号（画
像信号）に変換される。イメージセンサー１０ａ，ｂ
は、主走査方向（ライン方向）に連続するように配列し
た複数個のＣＣＤチップにより構成され、４００画素／
インチの解像度で原稿の読取りが可能とされている。各
ＣＣＤチップには、多数の受光素子が１列に配列されて
おり、さらに、各受光素子は３つの領域に分割され、１
つの分割領域が、Ｒ（レッド）、Ｇ（グリーン）、Ｂ
（ブルー）の３色の内の１色の光を受光するように各受
光素子の表面に分光フィルターが設けられている。１つ
の受光素子が原稿画像の１つの画素に対応し、各受光素
子から画素の１色に対する反射光強度に応じた画像信号
が電気回路部１２へ出力される。

【００２６】図１は本発明に係るイメージリーダ１の電
気回路部１２のブロック図である。電気回路部１２は、
２つのイメージセンサー１０ａ，ｂからの画像信号を
Ｒ，Ｇ，Ｂの各色の信号に分離して所定の増幅を行う２
つの色分離部２１ａ，ｂ、各色のアナログ信号をＡ／Ｄ
変換（量子化）して８ビットの画像データＤｍ７〜０
（ｍ＝０，１）を出力する２つのデジタル化処理部２２
ａ，ｂ、画像データＤｍ７〜０の主走査方向の光量むら
やイメージセンサー１０ａ，ｂのビット間のバラツキを
補正するための２つのシェーディング補正部２３ａ，
ｂ、２値化属性及び色属性を判別する画像判別部２５、
濃度レベル調整や外部接続機器の濃度特性（γ特性）に
応じたγ変換を行う２つの濃度変換部２６ａ，ｂ、画像
編集処理及び２値化処理を含む画像処理を行う画像処理
部２８、データ出力の制御のための出力制御部２９、指
定属性データａ２〜０を記憶する属性メモリ３０、属性
データ出力制御部３１、クロック発生回路４１、２つの
シェーディング補正部２３ａ，ｂから出力される画像デ
ータＤｍ１７〜１０（ｍ＝０，１）の１ライン分の記憶
を行うラインメモリ２４、各部に各種同期信号を出力す
る同期信号発生部４０、露光ランプ４の点灯制御を行う
ランプ制御部４ａ、走査用のスキャナモータ１６を駆動
するためのドライバ１６ａ、及び、これらの全体を制御
するＣＰＵ２０などから構成されている。

【００２７】ＣＰＵ２０には、処理プログラムを格納し
たＲＯＭ２０ａ、プログラムの実行に際し、各種フラグ
やステータスデータなどの一時記憶のためのレジスタ２
０ｂ及びＲＡＭ２０ｃが内蔵されている。ＣＰＵ２０
は、オペレータによる操作手段を備えた外部のホスト装
置との間で、各種のコマンド（制御命令コードデータ）
やイメージリーダ１の動作状態（ステータス）を示すデ
ータの受渡しのための通信を行い、受信したコマンドに
基づいて、原稿の読み取りに先立って画像編集や２値化
処理を規定する指定属性データａ２〜０を生成し、これ
を属性メモリ３０に格納する。

【００２８】イメージリーダ１において、指定属性デー
タａ０，ａ１，ａ２は、それぞれ２値化処理、ネガポジ
反転、トリミングを規定するためのデータである。な
お、同期信号発生部４０により出力される同期信号とし
ては、主走査の１ライン毎に出力される水平同期信号Ｈ
ＳＹＮＣ、１画素毎のデータ伝送タイミングの基準とな
る画素クロック信号ＳＹＮＣＫ、イメージリーダ１から
のデータ出力の有効期間を示すイネーブル信号ＶＤなど
がある。

【００２９】画像判別部２５は、画像の文字領域と写真
領域、又は色編集の指定箇所か否かを判断するものであ
る。画像判別部２５から出力される判別属性データα０
は、判別対象の区分領域Ｅが文字画像（文字領域）に対
応する場合には「０」とされ、中間調画像（写真領域）
に対応する場合には「１」とされる。また、判別属性デ
ータα１は、判別対象の区分領域Ｅが特定色に対応する
場合には「１」とされ、特定色以外に対応する場合には
「０」とされる。

【００３０】図３は画像処理部２８のブロック図であ
る。画像処理部２８は、２つのイメージセンサー１０
ａ，ｂから入力された画像信号を処理するために、変倍
部２８０ａ，ｂ、フィルタリング部２８１ａ，ｂ、１ラ
イン合成分離部２８２、トリミングマスキング部２８３
ａ，ｂ、単純２値化処理部２８４ａ，ｂ、疑似中間調処
理部２８５ａ，ｂ、データ選択部２８６、セレクタ２８
７ａ，ｂ、ネガ処理部２８８ａ，ｂ、及びライン合成部
２８９から構成されている。

【００３１】画像処理部２８には、濃度変換部２６ａ，
ｂからの２系統の画像データＤｍ２７〜２０（ｍ＝０，
１）が画素配列順にシリアルにそれぞれ入力される。入
力された画像データＤｍ２７〜２０に対して、まず、変
倍部２８０ａ，ｂにおいて、ＣＰＵ２０の設定により変
倍処理がかけられる。次に、フィルタリング部２８１
ａ，ｂにおいて、エッジ強調及びスムージングなどの画
質改善のための処理が行われ、画像データＤｍ３７〜３
０（ｍ＝０，１）として出力される。

【００３２】次に、１ライン合成分離部２８２におい
て、イメージセンサー１０ａ，ｂによって主走査方向に
２分割（ライン分割）されていた２系統の画像データＤ
ｍ３７〜３０が、主走査方向の各ライン毎に奇数画素の
画像信号と偶数画素の画像信号とに画素分割される。奇
数画素と偶数画素とに分割された画像データＤＯ４７〜
４０，ＤＥ４７〜４０は、それぞれ専用に設けられた処
理部において処理され、最終的にはライン合成部２８９
によって１つの画像データＶＩＤＥＯ０〜７に統合され
る。

【００３３】図４は１ライン合成分離部２８２のブロッ
ク図である。１ライン合成分離部２８２は、分離部５１
１，５１２、アドレス発生制御部５１３、記憶部５１４
〜５１７、及びセレクタ５１８，５１９から構成されて
いる。

【００３４】分離部５１１，５１２は、２つのフィルタ
リング部２８１ａ，ｂから出力される各ライン毎の２系
統の画像データＤｍ３７〜３０を、それぞれ、奇数画素
の画像データと偶数画素の画像データとの合計４種類の
画像データに分離する。

【００３５】記憶部５１４〜５１７は、１ライン分の容
量を有するＲＡＭよりなり、それぞれアドレス発生制御
部５１３からの書き込みアドレスにしたがって画像デー
タを記憶し、記憶した画像データを読出しアドレスにし
たがって読み出してセレクタ５１８，５１９に出力す
る。なお、記憶部５１４は１ラインの前半部の偶数画
素、記憶部５１５は１ラインの前半部の奇数画素、記憶
部５１６は１ラインの後半部の偶数画素、記憶部５１７
は１ラインの後半部の奇数画素をそれぞれ記憶する。

【００３６】セレクタ５１８，５１９は、それぞれ記憶
部５１４，５１６又は記憶部５１５，５１７から出力さ
れた画像データを、セレクタ切換え信号ｄａｔａｃｈに
応じて切り換え、１ラインにわたった偶数画素の画像デ
ータＤＥ４７〜４０及び奇数画素の画像データＤＯ４７
〜４０として出力する。

【００３７】図５は分離部５１１，５１２のブロック
図、図９は分離部５１１，５１２の各部の信号の状態を
示すタイミングチャートである。分離部５１１，５１２
は、画素クロック信号ＳＹＮＣＫを２分の１に分周して
クロック信号１／２ＳＹＮＣＫを出力する分周器６０
１、及び画像データＤｍ３７〜３０のタイミングを画素
クロック信号ＳＹＮＣＫの１つ分遅らせるためのＤ型の
ラッチ６０２、画像データＤｍ３７〜３０を１画素置き
にラッチして出力するラッチ６０３，６０４から構成さ
れている。

【００３８】画像データＤｍ３７〜３０の奇数番目
（１、３、５…番目）の画素の分は、ラッチ６０４によ
ってクロック信号１／２ＳＹＮＣＫに同期してラッチさ
れる。また、画像データＤｍ３７〜３０はラッチ６０２
によって画素クロック信号ＳＹＮＣＫの１つ分（１画素
分）だけ遅延されるので、その偶数番目（２、４、６…
番目）の画素の分はラッチ６０３によってラッチされ
る。

【００３９】したがって、ラッチ６０４からは奇数番目
の画素の分の画像データＤｍ３７〜３０が、ラッチ６０
３からは偶数番目の画素の分の画像データＤｍ３７〜３
０が、それぞれ出力される。

【００４０】このように、奇数画素と偶数画素とに分離
された２系統の各画像データＤｍ３７〜３０は、記憶部
５１４〜５１７において一時的に記憶された後、セレク
タ５１８，５１９によって、奇数画素毎及び偶数画素毎
にそれぞれライン統合が行われる。

【００４１】ここで、ライン統合の必要性について簡単
に説明する。図１６は原稿ＤＲとイメージセンサー１０
ａ，ｂとの位置関係を示す図、図１７はイメージセンサ
ー１０ａ，ｂにより原稿ＤＲを読み取った画像ＤＲＳ
ａ，ｂを示す図、図１８はイメージセンサー１０ａ，ｂ
で読み取った画像ＤＲＳａ，ｂを単純に合わせた場合の
画像ＤＲＳｇを示す図である。

【００４２】２つのイメージセンサー１０ａ，ｂは、そ
れぞれの位置調整の容易化のために、各イメージセンサ
ー１０ａ，ｂの読み取り領域の一方の端部は互いにオー
バーラップし、他方の端部はそれぞれ原稿ＤＲの端部よ
りも外側へ広くカバーするように配置されている。

【００４３】したがって、原稿ＤＲの中央部の画像は、
各イメージセンサー１０ａ，ｂによりだぶって読み取ら
れるので、これを単純に加算したのでは、図１８に示す
ように画像ＤＲＳｇの中央部で連続性がなくなってしま
う。これを防止するには、中央部の特定の画素を境界と
してイメージセンサー１０ａ，ｂの出力を切り換え、こ
れによってだぶった画像の一方を削除すればよい。これ
を行うのがライン統合である。

【００４４】図６はアドレス発生制御部５１３のブロッ
ク図、図１０及び図１１はアドレス発生制御部５１３の
各部の信号の状態を示すタイミングチャート、図１２は
１ライン合成分離部２８２の各部の信号の状態を示すタ
イミングチャートである。

【００４５】アドレス発生制御部５１３は、書込みカウ
ンタ６１１、はき出しカウンタＵ６１２、はき出しカウ
ンタＤ６１３、及びカウンタ切換え部６１４から構成さ
れている。

【００４６】書込みカウンタ６１１は、画素クロック信
号ＳＹＮＣＫの２倍の周期のクロック信号１／２ＳＹＮ
ＣＫをカウントし、そのカウント値によって記憶部５１
４〜５１７の書き込みアドレスを指定する。書込みカウ
ンタ６１１は、１ライン毎に出力される水平同期信号Ｈ
ＳＹＮＣによって「０」にリセットされる。

【００４７】はき出しカウンタＵ６１２及びはき出しカ
ウンタＤ６１３は、水平同期信号ＨＳＹＮＣによってＣ
ＰＵ２０からのそれぞれのカウント初期値が設定され、
設定値から画素クロック信号ＳＹＮＣＫをカウントす
る。はき出しカウンタＵ６１２には初期値ＣＯＮＴＵ
が、はき出しカウンタＤ６１３には初期値ＣＯＮＴＤ
が、それぞれ設定される。初期値ＣＯＮＴＵ，ＣＯＮＴ
Ｄは、後述するように、各イメージセンサー１０ａ，ｂ
における画素の番号である。

【００４８】一方のはき出しカウンタＵ６１２は、カウ
ンタ切換え部６１４から出力されるカウンタ切換え信号
ＣＯＮＣＨがオンのときにカウント動作を行い、他方の
はき出しカウンタＤ６１３は、カウンタ切換え信号ＣＯ
ＮＣＨがオフのときにカウント動作を行う。カウンタ切
換え信号ＣＯＮＣＨをオンからオフに変える境界位置
は、イメージセンサー１０ａ，ｂがオーバーラップして
いる部分のほぼ中央部である。

【００４９】カウンタ切換え信号ＣＯＮＣＨとほぼ同期
して、イメージセンサー１０ａ，ｂを切り換えてライン
統合を行うためにセレクタ５１８，５１９を切り換える
セレクタ切換え信号ｄａｔａｃｈが出力される。

【００５０】すなわち、図４において、一方のセレクタ
５１８には、偶数画素の画像データを記憶した記憶部５
１４，５１６が接続され、他方のセレクタ５１９には、
奇数画素の画像データを記憶した記憶部５１５，５１７
が接続されており、各セレクタ５１８，５１９からは、
セレクタ切換え信号ｄａｔａｃｈに応じて、記憶部５１
４，５１５から読み出した画像データ又は記憶部５１
６，５１７から読み出した画像データが、それぞれ画像
データＤＥ４７〜４０，ＤＯ４７〜４０として出力され
る。

【００５１】つまり、各セレクタ５１８，５１９が、そ
れぞれ記憶部５１４，５１５からイメージセンサー１０
ａ，ｂのオーバーラップしている部分の画素を読み出し
ているときに、セレクタ切換え信号ｄａｔａｃｈが切り
換わることによって記憶部５１６，５１７から読み出し
た画像データに切り換えられ、これによって、１ライン
にわたって連続した偶数画素の画像データＤＥ４７〜４
０と奇数画素の画像データＤＯ４７〜４０とが出力され
る。

【００５２】図１１に示す例では、はき出しカウンタＵ
６１２はＣＰＵ２０によって初期値ＣＯＮＴＵとして
「９５」が設定され、カウンタ切換え信号ＣＯＮＣＨの
オンによってカウントを開始し〔図１１（ａ）〕、はき
出しカウンタＤ６１３はＣＰＵ２０によって初期値ＣＯ
ＮＴＤとして「５７」が設定され、カウンタ切換え信号
ＣＯＮＣＨのオフによってカウントを開始している〔図
１１（ｂ）〕。

【００５３】また図１２に示す例では、セレクタ５１
８，５１９は、一方のイメージセンサにより読み取った
３９５番目の画素の画像データを出力した次は、セレク
タ切換え信号ｄａｔａｃｈがオフとなり、他方のイメー
ジセンサーにより読み取った５７番目の画素の画像デー
タを出力している。

【００５４】このように、２つのイメージセンサー１０
ａ，ｂで読み取った画像信号の画像処理をセンサー単位
で並列的に行い、奇数画素と偶数画素に分けてから１本
の主走査方向のラインにわたって統合し、その後の画像
処理を奇数画素と偶数画素とに分けて並列処理すること
で、クロックレートを上げること無く、奇数画素と偶数
画素とに分けることなく画像処理も直列となるように単
純に統合した場合と同じ処理スピードを確保できる。

【００５５】さてここで、奇数画素と偶数画素とに分け
た場合に１本の主走査方向のラインに統合する方法につ
いて詳しく説明する。図１９は原稿の画像ＤＲ１と記憶
部５１４〜５１７に記憶される画像ＤＲ１Ｕ，ＤＲ１Ｄ
との関係を模式的に示す図である。

【００５６】原稿ＤＲ１にはその全面にわたってアルフ
ァベットの「Ａ」の画像が描かれており、これが各ライ
ン（図１９の縦方向）毎に２つのイメージセンサー１０
ａ，ｂにより読み取られる。上述の１ライン合成分離部
２８２の記憶部５１４〜５１７には、上部画像ＤＲ１Ｕ
及び下部画像ＤＲ１Ｄに応じた画像データが記憶され
る。なお、上部画像ＤＲ１Ｕ及び下部画像ＤＲ１Ｄは等
倍時のものである。

【００５７】イメージセンサー１０ａ，ｂから記憶部５
１４〜５１７に至るまでの遅延によって、記憶部５１４
〜５１７のアドレスの初めの部分にオフセット領域ＥＯ
ＦＳが生じ、そのオフセット領域ＥＯＦＳの後に、読み
取った画像データが記憶される。したがって、それぞれ
の記憶部５１４〜５１７に対して同一の構成の画像処理
回路を使用すれば、ａ＝ｄとなり、これは実験的（設計
的）に与えることが可能である。

【００５８】また、画像ＤＲ１の中心位置である「ｂ」
及び「ｅ」は、設計的に与えられる数値である。ここ
で、ライン統合後に必要なデータ数（画素数）をＹ（例
えば、Ａ２サイズで４００ｄｐｉであれば６６１４画
素、１８×２４ｉｎｃｈであれば７２００画素であ
る。）とすると、ＣＰＵ２０からカウンタ切換え部６１
４に設定される数値ＤＡＴＣは次の（１）式で示され
る。

【００５９】 ＤＡＴＣ＝Ｙ／（２×２） ＝Ｙ／４ ……（１） つまり、必要な画素数Ｙの２分の１が片方のイメージセ
ンサーが分担する画素数であり、奇数画素と偶数画素と
に分けて処理を行っているので、数値ＤＡＴＣはさらに
その２分の１となる。

【００６０】また、ＣＰＵ２０から、画像ＤＲ１Ｕにつ
いての画像データの出力を司るはき出しカウンタＵ６１
２、及び画像ＤＲ１Ｄについての画像データの出力を司
るはき出しカウンタＤ６１３に対して設定される初期値
ＣＯＮＴＵ，ＣＯＮＴＤは、次の（２）（３）式で示さ
れる。

【００６１】 ＣＯＮＴＵ＝ｂ−Ｙ／４ ……（２） ＣＯＮＴＤ＝ｅ ……（３） ここで、「ｂ」「ｅ」は奇数画素と偶数画素とに分離し
た後であるから２分の１にする必要がない。

【００６２】このようにして、２つのイメージセンサー
１０ａ，ｂで読み取った画像信号を奇数画素と偶数画素
とに分けながら１ライン統合を行うことができる。次
に、縮小変倍を行った場合について説明する。

【００６３】図２０は原稿の画像ＤＲ１を縮小して記憶
部５１４〜５１７に記憶される画像ＤＲ１ＲＵ，ＤＲ１
ＲＤとの関係を模式的に示す図である。図２０におい
て、オフセット領域ＥＯＦＳは、変倍率Ｍの如何、つま
り縮小又は拡大の如何に係わらず生じるものであり、一
定の値をとるので、「ａ」「ｄ」の値は等倍時と同一で
ある。つまり、 ａ＝ｄ＝ｃｏｎｓｔ これに対して、「ｂ１」「ｃ１」「ｅ１」「ｆ１」のそ
れぞれの値は、変倍率Ｍ（Ｍ＜１）に対応して次の
（４）〜（７）式で示される。

【００６４】 ｂ１＝（ｂ−ａ）×Ｍ＋ａ ……（４） ｃ１＝（ｃ−ａ）×Ｍ＋ａ ……（５） ｅ１＝（ｅ−ｄ）×Ｍ＋ｄ ……（６） ｆ１＝（ｆ−ｄ）×Ｍ＋ｄ ……（７） 故に、ライン統合を行うときの設定値ＣＯＮＴＵ，ＣＯ
ＮＴＤは、次の（８）（９）式で示される。

【００６５】 ＣＯＮＴＵ＝ｂ１−Ｙ／４ ……（８） ＣＯＮＴＤ＝ｅ１ ……（９） 次に、拡大変倍を行った場合について説明する。

【００６６】図２１は原稿の画像ＤＲ１を拡大した画像
ＤＲ１ＥＵ，ＤＲ１ＥＤと記憶部５１４〜５１７に記憶
される画像ＤＲ１ＥＵａ，ＤＲ１ＥＤａとの関係を模式
的に示す図である。

【００６７】拡大の場合には上述とは異なった問題が生
じる。つまり、拡大されたままの画像ＤＲ１ＥＵは、拡
大されたために下方に延びており、画像ＤＲ１の中央位
置に相当する「ｂ」が記憶部５１４〜５１７のアドレス
領域からはみ出て消失してしまっている。また、拡大さ
れたままの画像ＤＲ１ＥＤは、必要な画素数の画像デー
タが記憶部５１４〜５１７のアドレス領域からはみ出て
しまっている。このような現象は変倍率Ｍが高い場合に
生じる。

【００６８】これらの画像ＤＲ１ＥＵ，ＤＲ１ＥＤを単
純にライン統合すると、画像ＤＲ１の中央部が抜けて分
離した画像となり、且つ画像ＤＲ１の下部が欠けた画像
となる。これを防止するためには、変倍処理を行った後
の画像データＤｍ３７〜３０に対して、それぞれの画像
ＤＲ１ＥＵ，ＤＲ１ＥＤの境界部分の画素が含まれるよ
う且つ必要な画素数の画像データＤｍ３７〜３０が格納
されるように、アドレスをシフトさせて記憶部５１４〜
５１７に書き込むというシフト処理を行えば良い。

【００６９】さて、画像ＤＲ１ＥＵ，ＤＲ１ＥＤにおい
て、「ｂ２」「ｃ２」「ｅ２」「ｆ２」のそれぞれの値
は、変倍率Ｍ（Ｍ＞１）に対応して次の（１０）〜（１
３）式で示される。

【００７０】 ｂ２＝（ｂ−ａ）×Ｍ＋ａ ……（１０） ｃ２＝（ｃ−ａ）×Ｍ＋ａ ……（１１） ｅ２＝（ｅ−ｄ）×Ｍ＋ｄ ……（１２） ｆ２＝（ｆ−ｄ）×Ｍ＋ｄ ……（１３） そこで、どのような場合にシフト処理を行う必要がある
かというと、次の場合である。すなわち、記憶部５１４
〜５１７の最終アドレスを「Ｘ」とすると、画像ＤＲ１
の中央位置が記憶部５１４〜５１７のアドレス領域から
はみ出すのは、 ｂ２＞Ｘ となった場合であり、また、必要な画像数の画像データ
を記憶部５１４〜５１７に格納するためのアドレス領域
が不足するのは、 （Ｘ−ｅ２）＜Ｙ／４ となった場合である。

【００７１】このようになった場合にシフト処理が必要
となる。画像ＤＲ１ＥＵ，ＤＲ１ＥＤについてのそれぞ
れのシフト量ＱＳ１、ＱＳ２は次の（１４）（１５）式
で示される。

【００７２】 ＱＳ１＝ｂ２−Ｘ＋α ……（１４） ＱＳ２＝Ｙ／４−（Ｘ−ｅ２）＋β ……（１５） ここで、シフト量ＱＳ１、ＱＳ２は、通常は互いに相違
する値となる。なお、α，βは、余裕領域をとるための
定数である。このようなシフト処理を行うことによっ
て、画像ＤＲ１ＥＵａ，ＤＲ１ＥＤａに示すように、画
像ＤＲ１の中央部（境界部分）及び必要な画像数の画像
データが記憶部５１４〜５１７に格納される。

【００７３】したがって、この場合にライン統合を行う
ときの設定値ＣＯＮＴＵ，ＣＯＮＴＤは、次の（１６）
（１７）式で示される。 ＣＯＮＴＵ＝ｂ２−Ｙ／４−ＱＳ１ ……（１６） ＣＯＮＴＤ＝ｅ２−ＱＳ２ ……（１７） 次に、全部の変倍率Ｍに対応させて、設定値ＣＯＮＴ
Ｕ，ＣＯＮＴＤに対応させる式を考える。（４）式と
（１０）式、（６）式と（１２）式は、それぞれ変倍率
Ｍの値の範囲が違うだけである。故に、等倍時（Ｍ＝
１）の場合で同じ式になれば全てを１つの式で表せる。

【００７４】 ｂ＝ｂ−ａ＋ａ ＝１×ｂ−１×ａ＋ａ ＝（ｂ−ａ）×１＋ａ ＝（ｂ−ａ）×Ｍ＋ａ （但しＭ＝１） ｅ＝ｅ−ｄ＋ｄ ＝１×ｅ−１×ｄ＋ｄ ＝（ｅ−ｄ）×１＋ｄ ＝（ｅ−ｄ）×Ｍ＋ｄ （但しＭ＝１） また、シフト量はシフトしない場合にＱＳ１＝ＱＳ２＝
０と考えられる。故に、設定値ＣＯＮＴＵ，ＣＯＮＴＤ
はそれぞれ次の（１８）（１９）式で示される。

【００７５】 ＣＯＮＴＵ＝（ｂ−ａ）×Ｍ＋ａ−Ｙ／４−ＱＳ１ ……（１８） ＣＯＮＴＤ＝（ｅ−ｄ）×Ｍ＋ｄ−ＱＳ２ ……（１９） このようにすれば、２つのイメージセンサーを用いて原
稿を読み取り、且つ、２系統に分け変倍処理を行った後
でライン合成しても、１つのイメージセンサーを用いて
原稿を読み取り、１系統の画像処理をかけた場合と同様
の効果を得ることができる。

【００７６】図３に戻って、指定属性データａ２に従う
トリミング・マスキング部２８３ａ，ｂにおいて、デー
タａ２が「１」のときには、マスキング処理として強制
的に空白部に対応した「０」とされる。データａ２が
「０」のときには、そのままトリミング・マスキング部
２８３ａ，ｂから出力される（データスルー）。

【００７７】トリミング・マスキング部２８３ａ，ｂか
ら出力された画像データは、単純２値化処理部２８４
ａ，ｂ及び疑似中間調処理部２８５ａ，ｂでそれぞれ２
値化され、２値画像データＤＯＡ，ＤＯＢ，ＤＥＡ，Ｄ
ＥＢとして同時にセレクタ２８７ａ，ｂに入力される。

【００７８】次に、疑似中間調処理部２８５ａ，ｂにつ
いて詳しく説明する。図７は疑似中間調処理部２８５
ａ，ｂのブロック図、図１３は疑似中間調処理部２８５
ａ，ｂのカウンタ６２２の動作状態を示すタイミングチ
ャート、図１４は疑似中間調処理部２８５ａ，ｂの各部
の信号の状態を示すタイミングチャート、図２２は通常
処理に用いられる１６階調のディザマトリックスＤＭの
例を示す図、図２３はディザＲＯＭ６２３，６２４のア
ドレスと窓番号との関係を示す図、図２４はディザＲＯ
Ｍ６２３，６２４の記憶内容を窓番号で示す図である。

【００７９】なお、図２２（ａ）は各画素に対して閾値
の低い順に番号（この番号を「窓番号」という）をふっ
たものである。図２２（ｂ）は実際に１画素当たり８ビ
ットの階調性を持つ場合の閾値を示したものであり、こ
の閾値はディザＲＯＭ６２３，６２４に記憶されてい
る。

【００８０】図７において、疑似中間調処理部２８５
ａ，ｂは、カウンタ６２１，６２２、奇数画素用のディ
ザＲＯＭ６２３、偶数画素用のディザＲＯＭ６２４、及
びコンパレータ６２５，６２６から構成されている。

【００８１】カウンタ６２１は、クロックの立ち上がり
エッジでカウントアップするデータ入力端子付きのアッ
プカウンタであり、画素クロック信号ＳＹＮＣＫをカウ
ントする。データ入力端子ＬＤはＧＮＤに接続されてお
り、したがって水平同期信号ＨＳＹＮＣが入力されたと
きに「０」が設定される。

【００８２】カウンタ６２２は、クロックの立ち下がり
エッジでカウントアップするカウンタであり、水平同期
信号ＨＳＹＮＣをカウントする。つまり、これらのカウ
ンタ６２１，６２２は、それぞれ、主走査方向と副走査
方向の画素数又はライン数をカウントする。

【００８３】カウンタ６２１の下位３ビットが、ディザ
ＲＯＭ６２３，６２４のアドレスＡ１〜Ａ３に接続され
ており、カウンタ６２２の下位４ビットが、ディザＲＯ
Ｍ６２３，６２４のアドレスＡ４〜Ａ７に接続されてい
る。また、ディザＲＯＭ６２３，６２４のアドレスＡ０
は、それぞれ、ＧＮＤ又はＶＣＣ（５Ｖ）に接続され、
これによってデータ「０」又は「１」が常時入力されて
いる。

【００８４】コンパレータ６２５，６２６には、ディザ
ＲＯＭ６２３，６２４の出力と、奇数画素の画像データ
ＤＯ５７〜５０及び偶数画素の画像データＤＥ５７〜５
０とが入力されており、それぞれ、これらの値を比較し
て２値化する。

【００８５】ここで、図２３及び図２４を参照して、デ
ィザＲＯＭ６２３，６２４について詳しく説明する。各
ディザＲＯＭ６２３，６２４は、２５６バイトの記憶容
量を持っている。１６階調のディザマトリックスＤＭの
場合には、主走査方向に４つ、副走査方向に４つのマト
リックスに分解できるから、最小で１６バイトの記憶容
量があればよい。したがって、ディザＲＯＭ６２３，６
２４は、それぞれ、ディザマトリックスＤＭを１６個記
憶できる。

【００８６】図２４に示すディザマトリックスＤＭを実
現するためには、図２３（ａ）に示すアドレスと窓番号
との関係で閾値をディザＲＯＭ６２３，６２４に記憶さ
せ、アドレスの下位４ビットＡ０〜３に主走査方向の画
素数をカウントするカウンタを接続し、アドレスの上位
４ビットＡ４〜７に副走査方向にライン数をカウントす
るカウンタを接続すればよい。

【００８７】さて、本実施例の並列処理の場合には、図
２４の主走査方向に奇数番目の行の窓番号を奇数画素の
画像データＤＯ５７〜５０と比較し、偶数番目の行の窓
番号を偶数画素の画像データＤＥ５７〜５０と比較すれ
ばよい。ディザＲＯＭ６２３，６２４は、当然のことな
がら、アドレスと窓番号にしたがって閾値を記憶してい
る。

【００８８】図７、図１３、及び図１４を参照して、カ
ウンタ６２２は副走査方向にライン数をカウントするリ
ングカウンタである。カウンタ６２１は、画素クロック
ＳＹＮＣＫによりカウントアップし、１ラインごとに、
窓番号１４の左隣は窓番号９、窓番号８の左隣は窓番号
２、窓番号１０の左隣は窓番号５のように、横方向のデ
ィザの窓を合わせるために、水平同期信号ＨＳＹＮＣに
よってカウント値が「０」となるリングカウンタであ
る。

【００８９】上述したように、奇数画素用のディザＲＯ
Ｍ６２３のアドレスＡ０は「０」に固定され、偶数画素
用のディザＲＯＭ６２４のアドレスＡ０は「１」に固定
されているので、ディザＲＯＭ６２３のアドレスの下位
４ビットは、０、２、４、６、８、Ａ、Ｃ、Ｅ、０、２
……（１６進）のように変化し、ディザＲＯＭ６２４の
アドレスの下位４ビットは、１、３、５、７、９、Ｂ、
Ｄ、Ｆ、１、３……のように変化する。

【００９０】したがって、ディザＲＯＭ６２３は、図２
４の主走査方向に奇数番目の行の窓番号の閾値を、ディ
ザＲＯＭ６２４は、偶数番目の行の窓番号の閾値を、そ
れぞれ出力する。

【００９１】これによって、画像データを奇数画素と偶
数画素とに分けて並列処理を行っても、中間調処理を容
易に行うことができる。また、同様な手法を取ることに
より、６４階調又は２５６階調などの種々の階調の疑似
中間調処理を行うことができるのは言うまでもない。ま
た、本実施例では、ディザＲＯＭ６２３，６２４の内容
が同一のものを使用し、ディザＲＯＭ６２３，６２４に
与えるアドレスを操作することによって、奇数画素と偶
数画素とに対応しているが、例えば、ディザＲＯＭ６２
３は奇数画素用、ディザＲＯＭ６２４は偶数画素用とい
うように、ディザＲＯＭ６２３，６２４の内容を専用の
ものとし、それらへのアドレスを従来から公知の１系統
処理のように与えても同じ効果を得ることができる。

【００９２】図３に戻って、セレクタ２８７ａ，ｂはデ
ータ選択部２８６からの出力データＤＳＥＬ０に従っ
て、２値画像データＤＯＡ，ＤＯＢ、又はＤＥＡ，ＤＥ
Ｂのそれぞれ一方を選択して出力する。

【００９３】データ選択部２８６には、２値化属性を自
動判別して得られる上述の判別属性データα０ととも
に、２値化処理を制御するための指定属性データａ０が
加えられており、このデータａ０の値に応じて出力デー
タＤＳＥＬ０の値が定まる。すなわち、データａ０が
「０」であれば、出力データＤＳＥＬ０として判別属性
データα０がそのまま出力され、データａ０が「１」で
あれば、判別属性データα０を反転したデータが出力さ
れる。

【００９４】つまり、画像処理部２８では、データａ０
が「０」のときには、外部からの２値化処理の指定がデ
フォルトされて画像判別部２５による２値化属性の自動
判別に基づいた２値画像データが出力され、データａ０
が「１」のときには、２値化属性の自動判別の結果とは
逆の２値化処理を受けた２値画像データが出力されるこ
とになる。

【００９５】ネガ処理部２８８ａ，ｂは、指定属性デー
タａ１が「０」であれば、セレクタ２８７ａ，ｂから入
力されたそのままの２値画像データを、データａ１が
「１」であれば、値を反転した２値画像データを、いず
れも２値画像データＤＯＮＰ，ＤＥＮＰとして出力す
る。

【００９６】図８はライン合成部２８９のブロック図、
図１５はライン合成部２８９の各部の信号の状態を示す
タイミングチャートである。ライン合成部２８９は、シ
リアルインパラレルアウトのシフトレジスタ６３１，６
３２、及びＤ型のラッチ６３３から構成されている。

【００９７】シフトレジスタ６３１，６３２は、それぞ
れ、入力された２値画像データＤＯＮＰ，ＤＥＮＰを画
素クロック信号ＳＹＮＣＫに同期してシフトし、それぞ
れ４ビット毎にパラレルで出力する。

【００９８】ラッチ６３３は、各シフトレジスタ６３
１，６３２から出力される４ビットのデータを、シフト
レジスタ６３１からは奇数番目のデータとして入力し、
シフトレジスタ６３２からは偶数番目のデータとして入
力し、画素クロック信号ＳＹＮＣＫの４分の１の周波数
のクロック信号１／４ＳＹＮＣＫに同期してそれらをラ
ッチする。これによって、奇数画素と偶数画素とに分離
されていた２値画像データＤＯＮＰ，ＤＥＮＰが合成さ
れ、８ビットパラレルの画像データＶＩＤＥＯ７〜０と
して出力される。

【００９９】属性データ出力制御部３１は、判別属性デ
ータα０，α１及び指定属性データａ２〜０を合わせて
５ビットの属性データａ４〜０を出力する。出力制御部
２９は、ＣＰＵ２０からの出力制御データＣ０〜１に応
じて、画像データＶＩＤＥＯ０〜７又は属性データａ４
〜０を選択し、出力データＤＡＴＡとして出力する。

【０１００】このように、イメージリーダ１において
は、２つのイメージセンサー１０ａ，ｂにより原稿ＤＲ
の画像をライン分割により読み取って得られた２系統の
画像信号に対して、色分離、量子化、シェーディング補
正、濃度変換、変倍、及びフィルタリングの各処理をそ
れぞれ並列的に行い、１ライン合成分離部２８２におい
てライン統合及び画素分割を行い、奇数画素の画像デー
タと偶数画素の画像データとに分割された２系統の画像
データに対して、トリミング処理、マスキング処理、単
純２値化処理、疑似中間調処理、及びネガ処理の各処理
を並列的に行い、ライン合成部２８９においてこれらを
合成するものである。

【０１０１】したがって、イメージリーダ１における全
体的な処理速度が向上し、特に処理に時間を要していた
疑似中間調処理においても処理速度がほぼ２倍に向上す
るので、原稿サイズが大きい場合にも原稿画像の読み取
りを高速に行うことができる。

【０１０２】２系統の疑似中間調処理部２８５ａ，ｂに
よって並列処理を行うに当たっては、１ラインを前半と
後半とにライン分割するのではなく、各ラインにおける
奇数番目の画素の画像データの集合である奇数画素ブロ
ック（画像データＤＯ５７〜５０）と偶数番目の画素の
画像データの集合である偶数画素ブロック（画像データ
ＤＥ５７〜５０）とに画素分割したので、画像濃度又は
色調などが原稿画像の全体で統一され、優れた画像品質
を得ることができる。

【０１０３】すなわち、例えば前半と後半にライン分割
して疑似中間調処理を並列的に行った場合には、前半部
分と後半部分とで画像濃度又は色調などが異なったもの
となってしまい、画像品質が著しく低下する恐れがあ
る。

【０１０４】また、奇数画素の画像データＤＯ５７〜５
０及び偶数画素の画像データＤＥ５７〜５０に対して、
同一のディザＲＯＭ６２３，６２４のそれぞれの主走査
方向の奇数番目と偶数番目のアドレスに格納された閾値
を用いて疑似中間調処理を行っているので、簡単な構成
によって２つの疑似階調処理を並列的に容易に行うこと
ができる。

【０１０５】なお、上述の実施例においては、奇数画
素、偶数画素というように１画素を基本単位とし、１画
素置きに繰り返される２つの画素ブロックに分割した
が、２画素づつ、３画素づつ、４画素づつなど、複数画
素を基本単位とし、複数画素置きに繰り返される２つの
画素ブロックに分割し、又は１、２、３、４、１、２…
…というように１画素を基本単位とし、３画素置きに繰
り返される４つの画素ブロックに分割するなど、任意の
画素数を基本単位として任意の基本単位置きに繰り返さ
れる任意数の画素ブロックに分割することができる。

【０１０６】次に、図２５〜図３５図のフローチャート
を参照してイメージリーダ１の動作を説明する。図２５
はＣＰＵ２０の動作を概略的に示すメインフローチャー
トである。

【０１０７】電源が投入されてプログラムがスタートす
ると、まず、ステップ＃１で初期設定を行う。ステップ
＃２においては、ホスト装置からのコマンドの有無をチ
ェックする。コマンドが有れば、コマンドの種別を判断
し（ステップ＃３）、種別に応じて、読取り処理（ステ
ップ＃４）、読取りモード指定処理（ステップ＃５）、
属性指定処理（ステップ＃６）、出力データ指定処理
（ステップ＃７）を実行する。

【０１０８】その後、その他の処理（ステップ＃８）を
実行しステップ＃２へ戻り、ステップ＃２〜ステップ＃
８の処理を繰り返す。図２６は受信処理のフローチャー
ト、図２７は送信処理のフローチャートである。

【０１０９】これらのルーチンは割り込みルーチンであ
り、ホスト装置からのアクセスに応じて適時実行され
る。図２６の受信処理においては、まず、受信した信号
のコード解析（ステップ＃１１）を行い、ステップ＃１
２でコマンドの受信が確認された場合には、受信したコ
マンドをレジスタ２０ｂ内の所定領域に格納する（ステ
ップ＃１３）。

【０１１０】受信した信号が、ステータスの通知を要求
するものであれば（ステップ＃１４）、待機状態やウエ
イト状態などのステータスを示すデータをレジスタ２０
ｂから読み出してホスト装置へ送信する。

【０１１１】また、受信した信号が予め定義されている
コマンド及びステータス要求の何れにも対応しない場合
には、受信エラーを示すコードデータを送信する（ステ
ップ＃１６）。

【０１１２】図２７の送信処理においては、前の送信が
完了して次の送信が可能となるのを待ち（ステップ＃２
１）、送信すべきコードデータをレジスタ２０ｂにセッ
トする（ステップ＃２２）。

【０１１３】その後、ステップ＃２３で、続いて送信す
べきコードデータの有無、すなわち送信の要否をチェッ
クし、送信が必要であればステップ＃２１へ戻る。図２
８は図２５のステップ＃１の初期設定処理のフローチャ
ートである。

【０１１４】まず、ステータスとして、読取り走査のた
めの準備の途中であることを示す「ＷＡＩＴ」をセット
する。すなわち、レジスタ２０ｂ内のステータス用の領
域に「ＷＡＩＴ」に対応したデータを格納する（ステッ
プ＃３１）。

【０１１５】次に、ステップ＃３２で、各部が正常に動
作するか否かをチェックするためのセルフテストを行
う。ステップ＃３３で、異常の有無をチェックし、異常
が有れば、ステップ＃３７へ移って動作不可コードをホ
スト装置へ送信する。

【０１１６】異常が無ければ、ステップ＃３４へ進み、
各部の初期化を行う。このとき、属性メモリ３０に対し
ては、指定属性データａ０，ａ１，ａ２として「０」が
書き込まれる。したがって、以降において指定属性デー
タａ２〜０の書き換えがなければ、画像処理部２８にお
いては、トリミング及びネガポジ反転の画像編集は施さ
れず、且つ、２値化処理は判別属性データα０に基づい
て行われることになる。

【０１１７】また、濃度変換部２６においては、標準の
濃度となるように設定が行われ、出力制御部２９におい
ては、画像データＶＩＤＥＯ０〜７と属性データａ４〜
０が交互に出力されるようにセレクタの入力が選ばれ
る。

【０１１８】これらの初期化の後に、ステップ＃３５
で、第１スライダ１３をホーム位置へ移動し、移動が終
了すると、ステップ＃３６で、ステータスを「ＷＡＩ
Ｔ」から待機状態を示す「ＲＥＡＤＹ」に変更する。

【０１１９】図２９は上述の読取り処理のフローチャー
トである。まず、ステータスを読取り中であることを示
す「ＢＵＳＹ」とし（ステップ＃４１）、露光ランプ４
を点灯する（ステップ＃４２）。

【０１２０】次に、スキャナモータ１６をオンし（ステ
ップ＃４３）、第１スライダ１３がシェーディング位
置、つまり基準パターン１４の直下の位置に達するのを
待つ（ステップ＃４４）。

【０１２１】第１スライダ１３が基準パターン１４に達
すると、シェーディング補正のために基準パターン１４
を読み取り、基準画像データ（白色データ）をラインメ
モリ２４に格納する（ステップ＃４５）。

【０１２２】続いて、ステップ＃４６で、第１スライダ
１３が原稿の先端位置に達するのを待ち、ステップ＃４
７で、同期信号発生部４０をオンして同期信号を出力さ
せる。これにより、同期信号に従って各部が動作し、９
ライン目の走査開始後に有効な画像データＶＩＤＥＯ０
〜７及び属性データａ４〜０が交互に出力される。

【０１２３】原稿の走査の終了、すなわち第１スライダ
１３が原稿の後端位置に達するのを待ち（ステップ＃４
８）、同期信号発生部４０をオフし（ステップ＃４
９）、スキャナモータ１６を一旦オフし（ステップ＃５
０）、露光ランプ４を消灯する（ステップ＃５１）。

【０１２４】そして、スキャナモータ１６を逆転させて
両スライダ１３，１３ａをリターンさせ（ステップ＃５
２）、第１スライダ１３がホーム位置に戻るのを待ち
（ステップ＃５３）、スキャナモータ１６をオフし（ス
テップ＃５４）、最後に、ステップ＃５５でステータス
を「ＲＥＡＤＹ」とする。

【０１２５】図３０図は図２５のステップ＃５の読取り
モード指定処理のフローチャートである。ステップ＃６
１で、ステータスを「ＷＡＩＴ」とし、ステップ＃６２
で、コマンドに含まれているパラメータをチェックし、
パラメータに応じて、濃度指定（ステップ＃６３）、変
倍率指定（ステップ＃６４）、又は出力対象機器の指定
などを行うその他の指定（ステップ＃６５）を実行す
る。そして、ステップ＃６６でステータスを「ＲＥＡＤ
Ｙ」に戻す。

【０１２６】図３１はステップ＃６４の変倍率指定処理
のフローチャートである。まず、指定された変倍率Ｍを
変倍部２８０ａ，ｂに設定する（ステップ＃６４１）。
次に、上述した条件と照らしあわせ、変倍部２８０ａ，
ｂにおいてシフト処理が必要か否かを判断し（ステップ
＃６４２）、シフト処理が必要であればシフト量ＱＳ
１、ＱＳ２の設定を行う（ステップ＃６４３）。

【０１２７】次に、数値ＤＡＴＣをＣＰＵ２０からカウ
ンタ切換え部６１４に設定し（ステップ＃６４４）、指
定された変倍率Ｍ、設定したシフト量ＱＳ１、ＱＳ２、
及び設計値に基づいて、初期値ＣＯＮＴＵ，ＣＯＮＴＤ
を上述の式に従って計算し、はき出しカウンタＵ６１２
及びはき出しカウンタＤ６１３にそれぞれ設定する（ス
テップ＃６４５，６４６）。

【０１２８】図３２はステップ＃６３の濃度指定処理の
フローチャートである。ステップ＃７１で、濃度の指定
方法が自動であるか否かをチェックする。指定方法が自
動以外であれば、ステップ＃７４へ移り、そこでオペレ
ータによる指定操作に基づいてホスト装置から送られる
パラメータに応じて濃度変換部２６ａ，ｂの設定を行
う。

【０１２９】ステップ＃７１で自動と判断された場合に
は、ステップ＃７２で原稿の濃度を検知するための予備
走査を行い、ラインメモリ２４に順次格納される画像デ
ータＤｍ１７〜１０をＲＡＭ２０ｃに適時取り込む。そ
して、ステップ＃７３でＲＡＭ２０ｃのデータに基づい
て原稿の濃度を検知した後にステップ＃７４へ進み、検
知結果に応じて濃度変換部２６ａ，ｂの設定を行う。

【０１３０】図３３はステップ＃６の属性指定処理のフ
ローチャートである。まず、ステータスを「ＷＡＩＴ」
とし（ステップ＃８１）、指定の正否をチェックする
（ステップ＃８２）。

【０１３１】指定が正しくない場合、例えば、読取り範
囲外の領域が指定された場合や座標指定の順序に誤りが
ある場合には、ステップ＃８５へ移ってエラーコードを
ホスト装置へ送信する。

【０１３２】指定が正しい場合には、属性メモリ３０に
対して指定属性データａ０，ａ１，ａ２を書き込む属性
データ書込み処理を実行し（ステップ＃８３）、ステー
タスを「ＲＥＡＤＹ」とする（ステップ＃８４）。

【０１３３】図３４はステップ＃８３の属性データ書込
み処理のフローチャートである。ステップ＃９１で、ホ
スト装置からの指定の種別をチェックし、種別に応じて
ステップ＃９２〜ステップ＃９８の各処理を実行する。

【０１３４】すなわち、２値化属性の自動判別が指定さ
れた場合には、ステップ＃９２で、指定された区分領域
Ｅについて、指定属性データａ０を「０」とする。２値
化属性が予め指定された場合には、ステップ＃９３で、
指定された区分領域Ｅについて、指定属性データａ０を
「１」とする。

【０１３５】ポジの指定、つまり、白黒反転を行わない
旨の指定がなされた場合には、ステップ＃９４で、指定
された区分領域Ｅについて、指定属性データａ１を
「０」とする。これに対して、ネガの指定、つまり、白
黒反転を行う旨の指定がなされた場合には、ステップ＃
９５で、指定された区分領域Ｅについて、指定属性デー
タａ１を「１」とする。

【０１３６】トリミングが指定された場合には、ステッ
プ＃９６で、指定された区分領域Ｅ以外について、指定
属性データａ２を「１」とし、マスキングが指定された
場合には、ステップ＃９７で、指定された区分領域Ｅに
ついて、指定属性データａ２を「１」とする。

【０１３７】また、トリミング・マスキング解除が指定
された場合には、ステップ＃９８で、指定された区分領
域Ｅ以外について、指定属性データａ２を「０」に戻
す。図３５はステップ＃７の出力データ指定処理のフロ
ーチャートである。

【０１３８】このルーチンでは、最初にステップ＃１０
１で出力データＤＡＴＡの種別をチェックし、種別に応
じて、ステップ＃１０２〜ステップ＃１０４の処理を行
う。画像データＶＩＤＥＯ０〜７のみの出力が選択され
た場合には、ステップ＃１０２で、出力制御データＣ
０，Ｃ１をともに「０」とする。

【０１３９】属性データａ４〜０のみの出力が選択され
た場合には、ステップ＃１０３が実行され、出力制御デ
ータＣ０は「１」とされ、出力制御データＣ１は「０」
とされる。

【０１４０】また、画像データＶＩＤＥＯ０〜７及び属
性データａ４〜０の双方の出力が選択された場合には、
ステップ＃１０４で、出力制御データＣ０は「０」とさ
れ、出力制御データＣ１は「１」とされる。

【０１４１】〔第２実施例〕以下、図３６〜図４５を参
照して本発明の第２実施例について説明する。なお、図
３６〜図４５において、図１及び図２と同一又は同種の
機能を有する構成要素には同一の符号を付し、それらの
説明を省略又は簡略化する。

【０１４２】第２実施例に係るイメージリーダ１Ｓの基
本的構成は、図２に示した上述のイメージリーダ１とほ
ぼ同様である。ただし、イメージリーダ１Ｓでは、原稿
台ガラス２は最大でＡ２サイズの原稿が載置可能であ
り、単一のイメージセンサー１０によって原稿の読取り
が行われる。

【０１４３】イメージセンサー１０は、主走査方向に連
続するように配列された複数個のＣＣＤチップにより構
成され、その解像度は４００画素／インチである。各Ｃ
ＣＤチップには、多数の受光素子が１列に配列されてい
る。１つの受光素子が原稿画像の１つの画素に対応し、
その反射強度に応じた画像信号（光電変換信号）が電気
回路部１２Ｓへ出力される。

【０１４４】図３６はイメージリーダ１Ｓの電気回路部
１２Ｓのブロック図である。電気回路部１２Ｓは、イメ
ージセンサー１０からの光電変換信号を所定のレベルに
増幅する増幅部２１、増幅されたアナログ信号をＡ／Ｄ
変換（量子化）して８ビットの画像データＤ７〜０を出
力するデジタル化処理部２２、画像データＤ７〜０を奇
数ラインの画像データＯＤ７〜０と偶数ラインの画像デ
ータＥＤ７〜０とに分離するライン分離部１００、シェ
ーディング補正部２３ａ，ｂ、濃度変換部２６ａ，ｂ、
トリミング／マスキングなどの画像編集及び２値化処理
を含むデジタル信号処理を行う画像処理部２８ａ，ｂ、
データ出力の制御のための出力制御部２９Ｓ、トリミン
グ／マスキングの領域指定のためのトリミング・マスキ
ング制御部２７、クロック発生部４１、シェーディング
補正部２３ａ，ｂからそれぞれ出力される画像データＯ
Ｄ１７〜１０，ＥＤ１７〜１０の１ライン分の記憶を行
うラインメモリ２４、同期信号発生部４０Ｓ、及びこれ
らの全体を制御するＣＰＵ２０Ｓなどから構成されてい
る。

【０１４５】ＣＰＵ２０Ｓは、オペレータによる操作手
段を備えた外部ホスト装置との間で、各種コマンド（制
御命令コードデータ）やイメージリーダ１Ｓの動作状態
（ステータス）を示すデータの受け渡しのための通信を
行い、受信したコマンドに基づいて原稿の読取りに先だ
って画像編集（トリミング／マスキングなど）を規定す
るデータを生成し、そのデータをトリミング・マスキン
グ制御部２７にセットする。

【０１４６】同期信号発生部４０Ｓから出力される信号
としては、１画素毎のデータ伝送タイミングの基準とな
る画素クロックＳＹＮＣＫ、画素クロックＳＹＮＣＫの
２倍の周期の画素クロック１／２ＳＹＮＣＫ、主走査の
１ライン毎に出力される水平同期信号Ｈｓｙｎｃ、水平
同期信号Ｈｓｙｎｃの２倍の周期の第２水平同期信号１
／２Ｈｓｙｎｃ、イメージリーダ１Ｓからのデータ出力
有効期間を示す出力イネーブル信号ＶＤなどがある。な
お、これらの信号の内、水平同期信号Ｈｓｙｎｃ、第２
水平同期信号１／２Ｈｓｙｎｃ、及び出力イネーブル信
号ＶＤは、ローアクティブの信号である。

【０１４７】図３７は図３６のライン分離部１００のブ
ロック図、図３８はライン分離部１００の動作を規定す
る各種信号のタイミングチャート、図３９はライン分離
部１００の各部の動作を表形式で示す図、図４０はライ
ン分離部１００の入力と出力との関係を示すタイミング
チャートである。なお、図３８（ｂ）は図３８（ａ）の
一部を拡大したものである。

【０１４８】ライン分離部１００は、４個のＦＩＦＯメ
モリ８０１，８０２，８０３，８０４から構成されてい
る。各ＦＩＦＯメモリ８０１〜８０４は、１ライン分の
画像データＤ７〜０を記憶可能な容量（約５０００バイ
ト）を有する。

【０１４９】各ＦＩＦＯメモリ８０１〜８０４には、ラ
イトアドレスの更新の同期信号（ＷＣＫ）として画素ク
ロックＳＹＮＣＫが入力され、ライトアドレスのリセッ
ト信号として水平同期信号Ｈｓｙｎｃが入力される。ま
た、リードアドレスの更新の同期信号（ＲＣＫ）として
画素クロック１／２ＳＹＮＣＫが入力され、リードアド
レスのリセット信号として第２水平同期信号１／２Ｈｓ
ｙｎｃが入力される。

【０１５０】各ＦＩＦＯメモリ８０１〜８０４の書込み
動作を許可するライトイネーブル信号ＷＥ１，ＷＥ２，
ＷＥ３，ＷＥ４は、図３８（ａ）に示すように、原稿走
査の１ライン毎に順にアクティブとなる。また、ＦＩＦ
Ｏメモリ８０１，８０２の読出し動作（データの吐き出
し）を許可するリードイネーブル信号ＲＥ１、及び、Ｆ
ＩＦＯメモリ８０３，８０４の読出し動作を許可するリ
ードイネーブル信号ＲＥ２は、２ライン毎に交互にアク
ティブとなる。

【０１５１】図３９をも参照して、前段のデジタル化処
理部２２から入力された第１番目のライン１の画像デー
タＤ７〜０は、主走査方向の先頭の画素１から順にＦＩ
ＦＯメモリ８０１に書き込まれ、その後に入力された第
２番目のライン２の画像データＤ７〜０は、ＦＩＦＯメ
モリ８０２に書き込まれる。ライン２の画像データＤ７
〜０の書込みの間、ライン１の画像データＤ７〜０はＦ
ＩＦＯメモリ８０１内で保持される。

【０１５２】第３番目のライン３及び第４番目のライン
４の読取り期間において、ＦＩＦＯメモリ８０１は、書
込み時の２分の１の速度でライン１の画像データＤ７〜
０を奇数ラインの画像データＯＤ７〜０としてシェーデ
ィング補正部２３ａへ吐き出し、同時に、ＦＩＦＯメモ
リ８０２は、ライン２の画像データＤ７〜０を偶数ライ
ンの画像データＥＤ７〜０としてシェーディング補正部
２３ｂへ吐き出す。これと並行して、ＦＩＦＯメモリ８
０３はライン３の画像データＤ７〜０を書き込み、ＦＩ
ＦＯメモリ８０４はライン４の画像データＤ７〜０を書
き込む。

【０１５３】そして、第４番目のライン４及び第５番目
のライン５の読取り期間において、ＦＩＦＯメモリ８０
３がライン３の画像データＤ７〜０を奇数ラインの画像
データＯＤ７〜０としてシェーディング補正部２３ａへ
吐き出し、ＦＩＦＯメモリ８０４がライン４の画像デー
タＤ７〜０を偶数ラインの画像データＥＤ７〜０として
シェーディング補正部２３ｂへ吐き出す。

【０１５４】このようにライン分離部１００は、２つの
ＦＩＦＯメモリ８０１，８０２と残りの２つのＦＩＦＯ
メモリ８０３，８０４とが、書込みと吐出しとを交互に
繰り返し、読取り順に入力される奇数ラインの画像デー
タＯＤ７〜０及び偶数ラインの画像データＥＤ７〜０を
同時に後段へ出力する。

【０１５５】これにより、後段において、奇数ラインの
画像データＯＤ７〜０と、偶数ラインの画像データＥＤ
７〜０とに対する信号処理を並行して実施することがで
き、一定時間における信号処理量を増大化してハードウ
ェアの信号処理能力に依存する読取り速度の制限を緩和
することができる。

【０１５６】図３６に戻り、ライン分離部１００から出
力された画像データＯＤ７〜０及び画像データＥＤ７〜
０に対しては、シェーディング補正とγ変換と２値化を
含む画像処理とからなる一連の信号処理が並列的に施さ
れる。なお、このとき、シェーディング補正部２３ａ，
ｂ、濃度変換部２６ａ，ｂ、及び画像処理部２８ａ，ｂ
の間のデータ伝送には、画素単位の伝送のタイミングを
規定する同期信号として画素クロック１／２ＳＹＮＣＫ
が用いられる。

【０１５７】そして、画像処理部２８ａから８画素分ず
つパラレルに出力される２値画像データＯ−ＶＩＤＥＯ
７〜０、及び画像処理部２８ｂから同様に８画素分ずつ
パラレルに出力される２値画像データＥ−ＶＩＤＥＯ７
〜０は、出力制御部２９Ｓによってライン順の画像信号
ＤＡＴＡに合成され、外部機器へ原稿の読取り情報とし
て出力される。このとき画像処理部２８ａ，ｂと出力制
御部２９Ｓとの間のデータ伝送の同期信号としては、画
素クロックＳＹＮＣＫの１６（２×８）倍の周期の画素
クロック１／１６ＳＹＮＣＫが用いられる。

【０１５８】図４１は図３６の出力制御部２９Ｓのブロ
ック図、図４２は図４１のライン合成部９０２のブロッ
ク図、図４３はライン合成部９０２の動作を規定する各
種信号のタイミングチャート、図４４はライン合成部９
０２の各部の動作を表形式で示す図、図４５はライン合
成部９０２の入力と出力との関係を示すタイミングチャ
ートである。なお、図４３（ｂ）は図４３（ａ）の一部
を拡大したものである。

【０１５９】図４１に示されるように出力制御部２９Ｓ
は、画像出力制御部９０１、ライン合成部９０２、及び
外部機器とのマッチングのために出力インタフェース９
０３から構成されている。

【０１６０】画像出力制御部９０１は、ＣＰＵ２０Ｓに
よる指示に呼応して、ライン合成部９０２及び出力イン
タフェース９０３に転送クロックＤＯＵＴを与えるとと
もに、ライン合成部９０２内のメモリのリード／ライト
タイミングを規定するライン合成制御信号（ライトイネ
ーブル信号及びリードイネーブル信号）を出力する。転
送クロックＤＯＵＴのパルス数は、原稿のサイズによっ
て一義的に定まる有効画素数に応じて設定される。

【０１６１】出力インタフェース９０３は、画像信号Ｄ
ＡＴＡとともに、水平同期信号Ｈｓｙｎｃ、転送クロッ
クＤＯＵＴ、及び出力イネーブル信号ＶＤを外部機器へ
出力する。

【０１６２】図４２に示されるように、ライン合成部９
０２は、奇数ラインの画像データＯ−ＶＩＤＥＯを一時
的に記憶する２つのＦＩＦＯメモリ９２１，９２２、偶
数ラインの画像データＥ−ＶＩＤＥＯを一時的に記憶す
る２つのＦＩＦＯメモリ９２３，９２４から構成されて
いる。各ＦＩＦＯメモリ９２１〜９２４は、１ライン分
の画像データの記憶が可能である。

【０１６３】各ＦＩＦＯメモリ８０１〜８０４には、ラ
イトアドレスの更新の同期信号（ＷＣＫ）として上述の
画素クロック１／１６ＳＹＮＣＫが入力され、ライトア
ドレスのリセット信号として第２水平同期信号１／２Ｈ
ｓｙｎｃが入力される。また、リードアドレスの更新の
同期信号（ＲＣＫ）として転送クロックＤＯＵＴが入力
され、リードアドレスのリセット信号として水平同期信
号Ｈｓｙｎｃが入力される。

【０１６４】各ＦＩＦＯメモリ９２１〜９２４の読出し
動作（吐き出し）を許可するリードイネーブル信号ＲＥ
１１，ＲＥ１２，ＲＥ１３，ＲＥ１４は、図４３（ａ）
に示すように、ＲＥ１１，ＲＥ１３，ＲＥ１２，ＲＥ１
４の順に原稿走査の１ライン毎にアクティブとなる。ま
た、ＦＩＦＯメモリ９２１，９２３の書込み動作を許可
するライトイネーブル信号ＷＥ１１、及びＦＩＦＯメモ
リ９２２，９２４の書込み動作を許可するライトイネー
ブル信号ＷＥ１２は、２ライン毎に交互にアクティブと
なる。

【０１６５】図４４をも参照して、ライン１の画像デー
タＯ−ＶＩＤＥＯ７〜０は、第２水平同期信号１／２Ｈ
ｓｙｎｃの１周期の時間をかけて８画素分ずつＦＩＦＯ
メモリ９２２に書き込まれる。これと同時に、ライン２
の画像データＥ−ＶＩＤＥＯ７〜０も、８画素分ずつＦ
ＩＦＯメモリ９２４に書き込まれる。

【０１６６】続いて、１ラインの走査期間（１主走査期
間）中にＦＩＦＯメモリ９２２からライン１の画像デー
タＯ−ＶＩＤＥＯ７〜０が画像データＶＩＤＥＯ７〜０
として吐き出され、次の１主走査期間中にＦＩＦＯメモ
リ９２４からライン２の画像データＥ−ＶＩＤＥＯ７〜
０が同様に画像データＶＩＤＥＯ７〜０として吐き出さ
れる。

【０１６７】このようにライン１及びライン２の画像デ
ータＶＩＤＥＯ７〜０が読取り順に吐き出されている
間、ＦＩＦＯメモリ９２１，９２３には、ライン３の画
像データＯ−ＶＩＤＥＯ７〜０及びライン４の画像デー
タＥ−ＶＩＤＥＯ７〜０が書き込まれる。

【０１６８】そして、ライン２の画像データＶＩＤＥＯ
７〜０の吐出しに続いて、ライン３の画像データＯ−Ｖ
ＩＤＥＯ７〜０とライン４の画像データＥ−ＶＩＤＥＯ
７〜０とが順に画像データＶＩＤＥＯ７〜０として吐き
出される。

【０１６９】次に、以上の構成のイメージリーダ１Ｓの
動作を規定する各同期信号について詳述する。図４６は
第２実施例のイメージリーダ１Ｓにおける画像処理の実
施形態を模式的に示す図である。

【０１７０】上述の説明から明らかなように、イメージ
リーダ１Ｓは、画像情報の流れからみた機能の上で、走
査・デジタル化部ＢＡ、ライン分離部ＢＢ、２つの並列
画像処理部ＢＣ１，ＢＣ２、ライン合成部ＢＤ、及び出
力処理部ＢＥから構成されている。

【０１７１】原稿画像は、走査・デジタル化部ＢＡによ
って画素毎に８ビットの画像データに変換され、所定の
デジタル信号処理の所要時間を短縮するために、奇数ラ
インと偶数ラインとに一旦分離された後、同一構成の並
列画像処理部ＢＣ１，ＢＣによって、２ラインに対して
並列的にデジタル信号処理（画像処理）が施される。そ
して、ライン合成部ＢＤによって奇数ラインと偶数ライ
ンとを原稿走査順に並べるパラレル／シリアル変換が行
われ、画像処理後の各ラインの画像データは出力処理部
ＢＥを経て外部へ出力される。

【０１７２】画像データをライン単位で分離するライン
分離は、デジタル化処理の後であり且つ疑似階調処理な
どの高速化の困難な信号処理の以前であれば、適当な段
階で行えばよい。つまり、ライン分離は、例えばシェー
ディング補正及び濃度変換の高速化が容易であれば、こ
れらの処理の後に行ってもよい。

【０１７３】走査・デジタル化部ＢＡにおいて、画素単
位の伝送タイミングは周期ＴＤの画素クロックＳＹＮＣ
Ｋによって規定され、ライン単位の伝送タイミングは周
期ＴＬの水平同期信号Ｈｓｙｎｃによって規定されてい
る。

【０１７４】このとき、周期ＴＤと周期ＴＬとの関係は
式（２０）で表される。 ＴＬ＝ＴＤ×ｋ …（２０） （ｋ：１ラインの画素数）さてここで、原稿走査と同じ
速度で各画素の画像情報を外部へ出力しようとすれば、
ライン分離後の画像処理に際して、１ラインに対して許
容される処理時間ＴＬ２は、式（２１）で表されるよう
に周期ＴＬの２倍である。また、１ライン中の画素数に
は変わりはないので、画素単位の伝送の周期ＴＤ２は式
（２２）で表される。

【０１７５】 ＴＬ２＝２・ＴＬ …（２１） ＴＤ２＝ＴＬ２／ｋ＝２・ＴＤ …（２２） つまり、ライン分離後においては、ライン単位の同期信
号として、水平同期信号Ｈｓｙｎｃの２分の１の周波数
（すなわち周期が２倍）の第２水平同期信号１／２Ｈｓ
ｙｎｃを用いればよく、画素単位の同期信号としては、
画素クロックＳＹＮＣＫの２分の１の周波数の画素クロ
ック１／２ＳＹＮＣＫを用いればよい。

【０１７６】また、並列画像処理部ＢＣ１，ＢＣ２にお
いては、１画素が８ビットの画像データを１ビットの画
像データに変換する２値化（疑似階調処理など）が行わ
れ、この２値化を含めた以降の段階では、８画素分の画
像データに対して同時に処理が加えられる。

【０１７７】この場合、２値化の以降における画素単位
の同期信号としては、画素クロック１／２ＳＹＮＣＫの
８倍であって画素クロックＳＹＮＣＫの１６（２×８）
倍の周期をもつ画素クロック１／１６ＳＹＮＣＫを用い
ればよい。

【０１７８】ライン合成部ＢＤにおいては、１ライン分
の画像データの出力に対して許容される時間は、ライン
分離以前の１ラインのデータ伝送時間に等しい。それ
故、原稿走査順のデータ出力における画素単位の伝送の
周期ＴＤ２は、８画素を同時に出力することから、ライ
ン分離以前の周期ＴＤの８倍である〔式（２３）〕。す
なわち、ライン合成後の画素単位の同期信号としては、
画素クロックＳＹＮＣＫの８分の１の周波数の画素クロ
ックを用いればよい。

【０１７９】 ＴＤ２＝（ＴＬ／ｋ）×８＝８・ＴＤ …（２３） ところで、画像処理の所要時間を短縮する上で、画像デ
ータの分割数は２に限定されるものではない。つまり、
より複雑な画像処理が必要なときなどは、３以上の複数
のラインに対して並列的に画像処理を施し、画像処理の
高速化を図ることができる。

【０１８０】そこで、図４７に示すようにｎ（≧３）個
の並列画像処理部ＢＣ１〜ＢＣｎを設けた場合について
考える。図４７において、図４６の場合と同様に、原稿
の主走査の同期信号が画素クロックＳＹＮＣＫであり、
副走査の同期信号が水平同期信号Ｈｓｙｎｃであるとす
ると、画像処理の１ラインの許容処理時間ＴＬｎ及びそ
れに依存する画素単位の伝送の周期ＴＤｎは式（２４）
及び式（２５）で表される。

【０１８１】 ＴＬｎ＝ｎ・ＴＬ …（２４） ＴＤｎ＝ＴＬｎ／ｋ＝ｎ・ＴＤ …（２５） （ｋ：１ラインの画素数）つまり、ライン分離後におい
ては、ライン単位の同期信号として、水平同期信号Ｈｓ
ｙｎｃのｎ分の１の周波数（すなわち周期がｎ倍）の水
平同期信号１／ｎＨｓｙｎｃを用いればよい。また、画
素単位の同期信号としては、２値化までは画素クロック
ＳＹＮＣＫのｎ分の１の周波数の画素クロック１／ｎＳ
ＹＮＣＫを用い、２値化以後は画素クロックＳＹＮＣＫ
の（８×ｎ）分の１の周波数の画素クロック１／８ｎＳ
ＹＮＣＫを用いればよい。

【０１８２】さらに、図４７の変形例として図４８に示
すように、ｍ（≧２）個の走査・デジタル化部ＢＡ１〜
ＢＡｍを設けた場合について考える。各走査・デジタル
化部ＢＡ１〜ＢＡｍは、それぞれ水平同期信号Ｈｓｙｎ
ｃに同期して、原稿画像の１ラインをｍ分割した１／ｍ
ライン分（画素数はｉ）の画像データを出力する。この
とき、水平同期信号Ｈｓｙｎｃの周期ＴＬと画素クロッ
クＳＹＮＣＫの周期ＴＤとの関係は式（２６）で表され
る。

【０１８３】ＴＬ＝ＴＤ×ｉ …（２６） ライン合成部ＢＢは、入力されたｍ個の画像データを１
ラインの画像データにまとめ、ｎライン分の画像データ
が入力された時点でそれらを同時に各並列画像処理部Ｂ
Ｃ１〜ＢＣｎへ出力する。

【０１８４】上述のように画像処理の１ラインの許容処
理時間ＴＬｎは、周期ＴＬのｎ倍である〔式（２
４）〕。したがって、１ラインの画素数はｍ×ｉである
ので、２値化までの画像処理（１画素単位の処理）にお
ける画素単位の伝送周期ＴＤｎは、式（２７）で表され
る。

【０１８５】 ＴＤｎ＝ＴＬｎ／（ｍ×ｉ） ＝（ｎ・ＴＬ）／（ｍ×ｉ）＝ ＝〔ｎ・（ＴＤ×ｉ）〕／（ｍ×ｉ） ＝（ｎ／ｍ）ＴＤ …（２７） つまり、２値化までの画像処理の画素単位の同期信号と
して、原稿走査時の同期信号である画素クロックＳＹＮ
ＣＫのｍ／ｎ倍の周波数の画素クロックｍ／ｎＳＹＮＣ
Ｋを用いればよい。そして、８画素を同時に伝送する２
値化以後の各段階では、画素クロックＳＹＮＣＫの（ｍ
／８ｎ）倍の周波数の画素クロックｍ／８ｎＳＹＮＣＫ
を用いればよい。

【０１８６】上述の第１実施例及び第２実施例において
は、画素単位又はライン単位で画像データを分離し、並
列的に画像処理を行った後に画像データを合成して外部
へ出力するイメージリーダ１，１Ｓを例示したが、必ず
しもイメージリーダ１，１Ｓ内で画像データの合成を行
う必要はない。すなわち、イメージリーダ１，１Ｓは画
像処理後の画像データを分離状態のまま出力することと
し、外部機器内で画像データの合成を行うようにしても
よい。

【０１８７】また、イメージリーダ１，１Ｓが行う画像
処理の内容は用途に応じて適宜選定することができ、外
部機器が階調表示可能なディスプレイを備えたコンピュ
ータシステムや２値化機能を有したレーザプリンタなど
である場合には、２値化処理を行わずに１画素が８ビッ
トの画像データを出力してもよい。

【０１８８】さらに、イメージリーダ１，１Ｓの各部の
構成、動作のタイミングなどは上述した以外に種々変更
することができる。

【０１８９】

【発明の効果】本発明によれば、２値化処理などの画像
処理速度を向上させることができ、原稿サイズが大きい
場合にも読み取り速度が低下しない。

【０１９０】請求項５の発明によれば、画像処理速度を
向上させるとともに、画像濃度又は色調などが部分によ
って異なることを防止して良好な画像品質を得ることが
できる。

【０１９１】請求項７の発明によれば、簡単な構成によ
って２つの疑似階調処理を並列的に行い、画像処理速度
を向上させ且つ良好な画像品質を得ることができる。

【図面の簡単な説明】

【図１】本発明に係るイメージリーダの電気回路部のブ
ロック図である。

【図２】イメージリーダの概略の構成を示す断面正面図
である。

【図３】画像処理部のブロック図である。

【図４】１ライン合成分離部のブロック図である。

【図５】分離部のブロック図である。

【図６】アドレス発生制御部のブロック図である。

【図７】疑似中間調処理部のブロック図である。

【図８】ライン合成部のブロック図である。

【図９】分離部の各部の信号の状態を示すタイミングチ
ャートである。

【図１０】アドレス発生制御部の各部の信号の状態を示
すタイミングチャートである。

【図１１】アドレス発生制御部の各部の信号の状態を示
すタイミングチャートである。

【図１２】１ライン合成分離部の各部の信号の状態を示
すタイミングチャートである。

【図１３】疑似中間調処理部のカウンタの動作状態を示
すタイミングチャートである。

【図１４】疑似中間調処理部の各部の信号の状態を示す
タイミングチャートである。

【図１５】ライン合成部の各部の信号の状態を示すタイ
ミングチャートである。

【図１６】原稿とイメージセンサーとの位置関係を示す
図である。

【図１７】イメージセンサーにより原稿を読み取った画
像を示す図である。

【図１８】イメージセンサーで読み取った画像を単純に
合わせた場合の画像を示す図である。

【図１９】原稿の画像と記憶部に記憶される画像との関
係を模式的に示す図である。

【図２０】原稿の画像を縮小して記憶部に記憶される画
像を模式的に示す図である。

【図２１】原稿の画像を拡大した画像と記憶部に記憶さ
れる画像との関係を模式的に示す図である。

【図２２】通常処理に用いられる１６階調のディザマト
リックスの例を示す図である。

【図２３】ディザＲＯＭのアドレスと窓番号との関係を
示す図である。

【図２４】ディザＲＯＭの記憶内容を窓番号で示す図で
ある。

【図２５】ＣＰＵの動作を概略的に示すメインフローチ
ャートである。

【図２６】受信処理のフローチャートである。

【図２７】送信処理のフローチャートである。

【図２８】初期設定処理のフローチャートである。

【図２９】読取り処理のフローチャートである。

【図３０】読取りモード指定処理のフローチャートであ
る。

【図３１】変倍率指定処理のフローチャートである。

【図３２】濃度指定処理のフローチャートである。

【図３３】属性指定処理のフローチャートである。

【図３４】属性データ書込み処理のフローチャートであ
る。

【図３５】出力データ指定処理のフローチャートであ
る。

【図３６】第２実施例の電気回路部のブロック図であ
る。

【図３７】図３６のライン分離部のブロック図である。

【図３８】ライン分離部の動作を規定する各種信号のタ
イミングチャートである。

【図３９】ライン分離部の各部の動作を表形式で示す図
である。

【図４０】ライン分離部の入力と出力との関係を示すタ
イミングチャートである。

【図４１】図３６の出力制御部のブロック図である。

【図４２】図４１のライン合成部のブロック図である。

【図４３】ライン合成部の動作を規定する各種信号のタ
イミングチャートである。

【図４４】ライン合成部の各部の動作を表形式で示す図
である。

【図４５】ライン合成部の入力と出力との関係を示すタ
イミングチャートである。

【図４６】第２実施例のイメージリーダにおける画像処
理の実施形態を模式的に示す図である。

【図４７】画像処理の実施形態の変形例を示す図であ
る。

【図４８】画像処理の実施形態の他の変形例を示す図で
ある。

【符号の説明】

１，１Ｓ イメージリーダ（画像読取り装置） ２８２ １ライン合成分離部（分割手段） ２８３ａ，２８３ｂ トリミング・マスキング部（画像
処理手段） ２８４ａ，２８４ｂ 単純２値化処理部（画像処理手
段） ２８５ａ 疑似中間調処理部（画像処理手段、奇数画素
用疑似階調処理手段） ２８５ｂ 疑似中間調処理部（画像処理手段、偶数画素
用疑似階調処理手段） ２８８ａ，２８８ｂ ネガ処理部（画像処理手段） ２８９ ライン合成部（合成手段）

Claims (7)

【特許請求の範囲】
1. 【請求項１】原稿画像を画素に細分化して読み取り、得
   られた各画素のアナログ信号を多値のデジタル信号であ
   る画像データに変換し、変換後の画像データに画像処理
   を施し、各画素に対応したデジタル画像データを出力す
   るように構成された画像読取り装置において、 前記原稿画像を、一定数の画素を基本単位として１つ又
   は複数の基本単位置きに繰り返される複数の画素ブロッ
   クに分割し、 分割された画素ブロック毎の画像データに対して並列的
   に前記画像処理を施すことを特徴とする画像読取り装置
   における画像処理方法。
2. 【請求項２】原稿画像を画素に細分化して読み取り、得
   られた各画素のアナログ信号を多値のデジタル信号であ
   る画像データに変換し、変換後の画像データに画像処理
   を施し、各画素に対応したデジタル画像データを出力す
   るように構成された画像読取り装置において、 前記原稿画像を、１ライン分の画素を基本単位として１
   つ又は複数の基本単位置きに繰り返される複数の画素ブ
   ロックに分割し、 分割された画素ブロック毎の画像データに対して並列的
   に前記画像処理を施すことを特徴とする画像読取装置に
   おける画像処理方法。
3. 【請求項３】原稿画像を画素に細分化して読み取り、得
   られた各画素のアナログ信号を多値のデジタル信号であ
   る画像データに変換し、変換後の画像データに画像処理
   を施し、各画素に対応したデジタル画像データを出力す
   るように構成された画像読取り装置において、 前記原稿画像を、主走査方向に連続する１つ又は複数の
   画素を基本単位として１つ又は複数の基本単位置きに繰
   り返される複数の画素ブロックに分割し、 分割された画素ブロック毎の画像データに対して並列的
   に前記画像処理を施した後、 画素ブロック毎の画像データを合成して前記原稿画像に
   対応する画像データを出力することを特徴とする画像読
   取り装置における画像処理方法。
4. 【請求項４】原稿画像を画素に細分化して読み取り、得
   られた各画素のアナログ信号を多値のデジタル信号であ
   る画像データに変換し、変換後の画像データに画像処理
   を施し、各画素に対応したデジタル画像データを出力す
   るように構成された画像読取り装置において、 変換後の画像データを主走査方向の各ラインにおいて１
   つ又は複数の画素ブロックに分割するための分割手段
   と、 前記分割手段により分割された画素ブロック毎の画像デ
   ータに対して並列的に前記画像処理を施すための複数の
   画像処理手段とを有してなることを特徴とする画像読取
   り装置。
5. 【請求項５】前記分割手段は、各ラインにおける奇数番
   目の画素の画像データの集合である奇数画素ブロックと
   偶数番目の画素の画像データの集合である偶数画素ブロ
   ックとに分割することを特徴とする請求項４記載の画像
   読取り装置。
6. 【請求項６】前記画像処理手段により画像処理が施され
   た画素ブロック毎の画像データを合成するための合成手
   段を有してなることを特徴とする請求項４又は請求項５
   記載の画像読取り装置。
7. 【請求項７】原稿画像を画素に細分化して読み取り、得
   られた各画素のアナログ信号を多値のデジタル信号であ
   る画像データに変換し、変換後の画像データに画像処理
   を施し、各画素に対応した２値の画像データを出力する
   ように構成された画像読取り装置において、 変換後の画像データを主走査方向の各ラインにおいて奇
   数番目の画素の画像データの集合である奇数画素ブロッ
   クと偶数番目の画素の画像データの集合である偶数画素
   ブロックとに分割するための分割手段と、 前記分割手段により分割された奇数画素ブロックの画像
   データに対して、ディザマトリクスの奇数番目の閾値レ
   ベルを用いて疑似階調処理を施す奇数画素用疑似階調処
   理手段と、 前記分割手段により分割された偶数画素ブロックの画像
   データに対して、ディザマトリクスの偶数番目の閾値レ
   ベルを用いて疑似階調処理を施す偶数画素用疑似階調処
   理手段とを有してなることを特徴とする画像読取り装
   置。