JPH05268479A - 画像読取り装置における画像処理方法及び画像読取り装置 - Google Patents
画像読取り装置における画像処理方法及び画像読取り装置Info
- Publication number
- JPH05268479A JPH05268479A JP5005097A JP509793A JPH05268479A JP H05268479 A JPH05268479 A JP H05268479A JP 5005097 A JP5005097 A JP 5005097A JP 509793 A JP509793 A JP 509793A JP H05268479 A JPH05268479 A JP H05268479A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- pixel
- processing
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】原稿画像を読み取って得た画像データを、画像
処理を施した上で原稿画像に対応する画像情報として出
力する画像読取り装置に関し、2値化処理などの画像処
理速度を向上させ、原稿サイズが大きい場合にも読取り
速度が低下しないようにすることを目的とする。 【構成】原稿画像を一定数の画素を基本単位として1つ
又は複数の基本単位置きに繰り返される複数の画素ブロ
ックに分割し、分割された画素ブロック毎の画像データ
D047〜40,DE47〜40に対して、トリミング
処理、マスキング処理、単純2値化処理、疑似中間調処
理などの画像処理を並列的に行う。
処理を施した上で原稿画像に対応する画像情報として出
力する画像読取り装置に関し、2値化処理などの画像処
理速度を向上させ、原稿サイズが大きい場合にも読取り
速度が低下しないようにすることを目的とする。 【構成】原稿画像を一定数の画素を基本単位として1つ
又は複数の基本単位置きに繰り返される複数の画素ブロ
ックに分割し、分割された画素ブロック毎の画像データ
D047〜40,DE47〜40に対して、トリミング
処理、マスキング処理、単純2値化処理、疑似中間調処
理などの画像処理を並列的に行う。
Description
【0001】
【産業上の利用分野】本発明は、原稿画像を読み取って
得た信号に画像処理を施した上で、原稿画像に対応した
画像信号を出力する画像読取り装置に関する。
得た信号に画像処理を施した上で、原稿画像に対応した
画像信号を出力する画像読取り装置に関する。
【0002】
【従来の技術】従来より、デジタル式の複写機やファク
シミリ、OCR(光学式文字読取り機)、光ファイリン
グシステム、各種ディスプレイ装置などのように、一定
の大きさのドット(画素)の組み合わせによって画像の
作像、記憶、表示などを行う装置の画像入力手段とし
て、原稿画像を画素に細分化して読み取る画像読取り装
置(イメージリーダ)が用いられている。
シミリ、OCR(光学式文字読取り機)、光ファイリン
グシステム、各種ディスプレイ装置などのように、一定
の大きさのドット(画素)の組み合わせによって画像の
作像、記憶、表示などを行う装置の画像入力手段とし
て、原稿画像を画素に細分化して読み取る画像読取り装
置(イメージリーダ)が用いられている。
【0003】従来の画像読取り装置では、主走査方向に
延びる一次元のイメージセンサーを用い、原稿画像の副
走査方向に走査して原稿画像を読み取り、得られた各画
素のアナログ信号を多値のデジタル信号である画像デー
タに変換し、変換後の画像データに画像処理を施し、各
画素に対応した2値の画像データを出力するように構成
されている。
延びる一次元のイメージセンサーを用い、原稿画像の副
走査方向に走査して原稿画像を読み取り、得られた各画
素のアナログ信号を多値のデジタル信号である画像デー
タに変換し、変換後の画像データに画像処理を施し、各
画素に対応した2値の画像データを出力するように構成
されている。
【0004】画像読取り装置で行われる画像処理には、
画像を明瞭にするエッジ(輪郭)強調、画像を自然なも
のにする平滑化(スムージング)などの画質改善のため
のもの、トリミング、マスキング、ネガポジ変換などの
画像編集のためのもの、また、原稿の各画素の濃度又は
色に応じた多値データを2値データに変換する2値化処
理などがある。
画像を明瞭にするエッジ(輪郭)強調、画像を自然なも
のにする平滑化(スムージング)などの画質改善のため
のもの、トリミング、マスキング、ネガポジ変換などの
画像編集のためのもの、また、原稿の各画素の濃度又は
色に応じた多値データを2値データに変換する2値化処
理などがある。
【0005】2値化処理においては、再現画像の品質の
上から、一般に、文字などの線画像に対しては、1つの
画素の多値レベルと一定の閾値レベルとを比較するいわ
ゆる単純2値化処理が適し、写真などの中間調画像に対
しては、ディザ法や誤差拡散法などによる疑似階調処理
が適する。
上から、一般に、文字などの線画像に対しては、1つの
画素の多値レベルと一定の閾値レベルとを比較するいわ
ゆる単純2値化処理が適し、写真などの中間調画像に対
しては、ディザ法や誤差拡散法などによる疑似階調処理
が適する。
【0006】したがって、線画像と中間調画像とが混在
する原稿を読み取る場合には、線画像であるか中間調画
像であるかという画像の属性(以下「2値化属性」とい
うことがある)に応じて、単純2値化処理と疑似階調処
理とが切り換えられる。
する原稿を読み取る場合には、線画像であるか中間調画
像であるかという画像の属性(以下「2値化属性」とい
うことがある)に応じて、単純2値化処理と疑似階調処
理とが切り換えられる。
【0007】さて、従来の画像読取り装置においては、
原稿画像を読み取って得られた画像データに対して、単
一の画像処理手段によって画像処理を行っていた。つま
り、例えば2値化処理のために単純2値化処理部と疑似
階調処理部とがそれぞれ1つづつ設けられ、原稿画像の
読み取りと並行して入力される画像データに対してこれ
らいずれかによって単純2値化処理又は疑似階調処理が
行われるように切り換えられていた。
原稿画像を読み取って得られた画像データに対して、単
一の画像処理手段によって画像処理を行っていた。つま
り、例えば2値化処理のために単純2値化処理部と疑似
階調処理部とがそれぞれ1つづつ設けられ、原稿画像の
読み取りと並行して入力される画像データに対してこれ
らいずれかによって単純2値化処理又は疑似階調処理が
行われるように切り換えられていた。
【0008】
【発明が解決しようとする課題】しかし、2値化処理に
おいては、各画素の画像データを閾値レベルと逐一比較
するためその処理に時間を要する。特に、疑似階調処理
においては、画素の位置(アドレス)に応じて閾値レベ
ルが異なるので、そのような閾値レベルをROMなどか
ら読み出す必要があり、その読出し速度は使用するRO
Mによって決まる。したがって、2値化処理はROMの
読出し速度以上に高速化することができず、2値化処理
速度及びこれに依存する読み取り速度には上限がある。
おいては、各画素の画像データを閾値レベルと逐一比較
するためその処理に時間を要する。特に、疑似階調処理
においては、画素の位置(アドレス)に応じて閾値レベ
ルが異なるので、そのような閾値レベルをROMなどか
ら読み出す必要があり、その読出し速度は使用するRO
Mによって決まる。したがって、2値化処理はROMの
読出し速度以上に高速化することができず、2値化処理
速度及びこれに依存する読み取り速度には上限がある。
【0009】また、原稿サイズが大きい場合、例えばA
2サイズの原稿を読み取る場合には、画素数がそれに応
じて増大するので、読み取り速度の低下は一層顕著であ
った。
2サイズの原稿を読み取る場合には、画素数がそれに応
じて増大するので、読み取り速度の低下は一層顕著であ
った。
【0010】本発明は、上述の問題に鑑み、2値化処理
などの画像処理速度を向上させ、原稿サイズが大きい場
合にも読み取り速度が低下しないようにするための画像
処理方法及び画像読取り装置を提供することを目的とし
ている。
などの画像処理速度を向上させ、原稿サイズが大きい場
合にも読み取り速度が低下しないようにするための画像
処理方法及び画像読取り装置を提供することを目的とし
ている。
【0011】請求項5の発明は、画像処理速度を向上さ
せるとともに、画像濃度又は色調などが部分によって異
なることを防止して良好な画像品質を得ることのできる
画像読取り装置を提供することを目的としている。
せるとともに、画像濃度又は色調などが部分によって異
なることを防止して良好な画像品質を得ることのできる
画像読取り装置を提供することを目的としている。
【0012】請求項7の発明は、簡単な構成によって2
つの疑似階調処理を並列的に行い、画像処理速度を向上
させ且つ良好な画像品質を得ることのできる画像読取り
装置を提供することを目的としている。
つの疑似階調処理を並列的に行い、画像処理速度を向上
させ且つ良好な画像品質を得ることのできる画像読取り
装置を提供することを目的としている。
【0013】
【課題を解決するための手段】請求項1の発明に係る方
法は、上述の課題を解決するため、原稿画像を画素に細
分化して読み取り、得られた各画素のアナログ信号を多
値のデジタル信号である画像データに変換し、変換後の
画像データに画像処理を施し、各画素に対応したデジタ
ル画像データを出力するように構成された画像読取り装
置において、前記原稿画像を、一定数の画素を基本単位
として1つ又は複数の基本単位置きに繰り返される複数
の画素ブロックに分割し、分割された画素ブロック毎の
画像データに対して並列的に前記画像処理を施する。
法は、上述の課題を解決するため、原稿画像を画素に細
分化して読み取り、得られた各画素のアナログ信号を多
値のデジタル信号である画像データに変換し、変換後の
画像データに画像処理を施し、各画素に対応したデジタ
ル画像データを出力するように構成された画像読取り装
置において、前記原稿画像を、一定数の画素を基本単位
として1つ又は複数の基本単位置きに繰り返される複数
の画素ブロックに分割し、分割された画素ブロック毎の
画像データに対して並列的に前記画像処理を施する。
【0014】請求項2の発明に係る方法では、前記原稿
画像を、1ライン分の画素を基本単位として1つ又は複
数の基本単位置きに繰り返される複数の画素ブロックに
分割する。
画像を、1ライン分の画素を基本単位として1つ又は複
数の基本単位置きに繰り返される複数の画素ブロックに
分割する。
【0015】請求項3の発明に係る方法では、前記原稿
画像を、主走査方向に連続する1つ又は複数の画素を基
本単位として1つ又は複数の基本単位置きに繰り返され
る複数の画素ブロックに分割し、分割された画素ブロッ
ク毎の画像データに対して並列的に前記画像処理を施し
た後、画素ブロック毎の画像データを合成して前記原稿
画像に対応する画像データを出力する。
画像を、主走査方向に連続する1つ又は複数の画素を基
本単位として1つ又は複数の基本単位置きに繰り返され
る複数の画素ブロックに分割し、分割された画素ブロッ
ク毎の画像データに対して並列的に前記画像処理を施し
た後、画素ブロック毎の画像データを合成して前記原稿
画像に対応する画像データを出力する。
【0016】請求項4の発明に係る装置は、変換後の画
像データを主走査方向の各ラインにおいて1つ又は複数
の画素ブロックに分割するための分割手段と、前記分割
手段により分割された画素ブロック毎の画像データに対
して並列的に前記画像処理を施すための複数の画像処理
手段とを有して構成される。
像データを主走査方向の各ラインにおいて1つ又は複数
の画素ブロックに分割するための分割手段と、前記分割
手段により分割された画素ブロック毎の画像データに対
して並列的に前記画像処理を施すための複数の画像処理
手段とを有して構成される。
【0017】請求項5の発明に係る装置では、前記分割
手段は、各ラインにおける奇数番目の画素の画像データ
の集合である奇数画素ブロックと偶数番目の画素の画像
データの集合である偶数画素ブロックとに分割する。
手段は、各ラインにおける奇数番目の画素の画像データ
の集合である奇数画素ブロックと偶数番目の画素の画像
データの集合である偶数画素ブロックとに分割する。
【0018】請求項6の発明に係る装置は、前記画像処
理手段により画像処理が施された画素ブロック毎の画像
データを合成するための合成手段を有して構成される。
請求項7の発明に係る装置は、変換後の画像データを主
走査方向の各ラインにおいて奇数番目の画素の画像デー
タの集合である奇数画素ブロックと偶数番目の画素の画
像データの集合である偶数画素ブロックとに分割するた
めの分割手段と、前記分割手段により分割された奇数画
素ブロックの画像データに対して、ディザマトリクスの
奇数番目の閾値レベルを用いて疑似階調処理を施す奇数
画素用疑似階調処理手段と、前記分割手段により分割さ
れた偶数画素ブロックの画像データに対して、ディザマ
トリクスの偶数番目の閾値レベルを用いて疑似階調処理
を施す偶数画素用疑似階調処理手段とを有して構成され
る。
理手段により画像処理が施された画素ブロック毎の画像
データを合成するための合成手段を有して構成される。
請求項7の発明に係る装置は、変換後の画像データを主
走査方向の各ラインにおいて奇数番目の画素の画像デー
タの集合である奇数画素ブロックと偶数番目の画素の画
像データの集合である偶数画素ブロックとに分割するた
めの分割手段と、前記分割手段により分割された奇数画
素ブロックの画像データに対して、ディザマトリクスの
奇数番目の閾値レベルを用いて疑似階調処理を施す奇数
画素用疑似階調処理手段と、前記分割手段により分割さ
れた偶数画素ブロックの画像データに対して、ディザマ
トリクスの偶数番目の閾値レベルを用いて疑似階調処理
を施す偶数画素用疑似階調処理手段とを有して構成され
る。
【0019】
【作用】原稿画像は、1ライン分の画素又は主走査方向
に連続する1つ又は複数の画素といった一定数の画素を
基本単位として、1つ又は複数の基本単位置きに繰り返
される複数の画素ブロックに分割され、分割された画素
ブロック毎の画像データに対して並列的に画像処理が行
われる。
に連続する1つ又は複数の画素といった一定数の画素を
基本単位として、1つ又は複数の基本単位置きに繰り返
される複数の画素ブロックに分割され、分割された画素
ブロック毎の画像データに対して並列的に画像処理が行
われる。
【0020】並列的に行われる画像処理としては、トリ
ミング処理、マスキング処理、単純2値化処理、疑似中
間調処理、ネガ処理などがある。画像処理が並列的に行
われた後、画素ブロック毎の画像データが合成され、原
稿画像に対応する画像データが出力される。
ミング処理、マスキング処理、単純2値化処理、疑似中
間調処理、ネガ処理などがある。画像処理が並列的に行
われた後、画素ブロック毎の画像データが合成され、原
稿画像に対応する画像データが出力される。
【0021】
【実施例】〔第1実施例〕図2はイメージリーダ1の概
略の構成を示す断面正面図である。
略の構成を示す断面正面図である。
【0022】イメージリーダ1には、直方体状の筺体の
上面に最大でA2サイズの原稿の載置が可能な原稿台ガ
ラス2が取り付けられており、載置された原稿は原稿カ
バー3によって押さえられるようになっている。原稿台
ガラス2の走査方向の前端部にはシェーディング補正用
の白色画像からなる基準パターン14が設けられてい
る。
上面に最大でA2サイズの原稿の載置が可能な原稿台ガ
ラス2が取り付けられており、載置された原稿は原稿カ
バー3によって押さえられるようになっている。原稿台
ガラス2の走査方向の前端部にはシェーディング補正用
の白色画像からなる基準パターン14が設けられてい
る。
【0023】筺体の内部には、原稿台ガラス2の下方で
原稿画像を矢印M5方向(副走査方向)に走査可能に配
置された光学系、及び原稿画像の濃度又は色に応じた画
像データを生成する電気回路部12が設けられている。
原稿画像を矢印M5方向(副走査方向)に走査可能に配
置された光学系、及び原稿画像の濃度又は色に応じた画
像データを生成する電気回路部12が設けられている。
【0024】光学系は、露光ランプ4、反射鏡5、ミラ
ー6を有する第1スライダ13、ミラー7,8を有する
第2スライダ13a、及び主レンズ9などから構成され
ている。第1スライダ13の移動速度をvとしたとき、
第2スライダ13aはv/2の速度で移動するように駆
動制御される。
ー6を有する第1スライダ13、ミラー7,8を有する
第2スライダ13a、及び主レンズ9などから構成され
ている。第1スライダ13の移動速度をvとしたとき、
第2スライダ13aはv/2の速度で移動するように駆
動制御される。
【0025】主レンズ9を通過した走査光は、支持部材
11に取り付けられたA3サイズを読み取り可能な2つ
のイメージセンサー10a,bに入射し、電気信号(画
像信号)に変換される。イメージセンサー10a,b
は、主走査方向(ライン方向)に連続するように配列し
た複数個のCCDチップにより構成され、400画素/
インチの解像度で原稿の読取りが可能とされている。各
CCDチップには、多数の受光素子が1列に配列されて
おり、さらに、各受光素子は3つの領域に分割され、1
つの分割領域が、R(レッド)、G(グリーン)、B
(ブルー)の3色の内の1色の光を受光するように各受
光素子の表面に分光フィルターが設けられている。1つ
の受光素子が原稿画像の1つの画素に対応し、各受光素
子から画素の1色に対する反射光強度に応じた画像信号
が電気回路部12へ出力される。
11に取り付けられたA3サイズを読み取り可能な2つ
のイメージセンサー10a,bに入射し、電気信号(画
像信号)に変換される。イメージセンサー10a,b
は、主走査方向(ライン方向)に連続するように配列し
た複数個のCCDチップにより構成され、400画素/
インチの解像度で原稿の読取りが可能とされている。各
CCDチップには、多数の受光素子が1列に配列されて
おり、さらに、各受光素子は3つの領域に分割され、1
つの分割領域が、R(レッド)、G(グリーン)、B
(ブルー)の3色の内の1色の光を受光するように各受
光素子の表面に分光フィルターが設けられている。1つ
の受光素子が原稿画像の1つの画素に対応し、各受光素
子から画素の1色に対する反射光強度に応じた画像信号
が電気回路部12へ出力される。
【0026】図1は本発明に係るイメージリーダ1の電
気回路部12のブロック図である。電気回路部12は、
2つのイメージセンサー10a,bからの画像信号を
R,G,Bの各色の信号に分離して所定の増幅を行う2
つの色分離部21a,b、各色のアナログ信号をA/D
変換(量子化)して8ビットの画像データDm7〜0
(m=0,1)を出力する2つのデジタル化処理部22
a,b、画像データDm7〜0の主走査方向の光量むら
やイメージセンサー10a,bのビット間のバラツキを
補正するための2つのシェーディング補正部23a,
b、2値化属性及び色属性を判別する画像判別部25、
濃度レベル調整や外部接続機器の濃度特性(γ特性)に
応じたγ変換を行う2つの濃度変換部26a,b、画像
編集処理及び2値化処理を含む画像処理を行う画像処理
部28、データ出力の制御のための出力制御部29、指
定属性データa2〜0を記憶する属性メモリ30、属性
データ出力制御部31、クロック発生回路41、2つの
シェーディング補正部23a,bから出力される画像デ
ータDm17〜10(m=0,1)の1ライン分の記憶
を行うラインメモリ24、各部に各種同期信号を出力す
る同期信号発生部40、露光ランプ4の点灯制御を行う
ランプ制御部4a、走査用のスキャナモータ16を駆動
するためのドライバ16a、及び、これらの全体を制御
するCPU20などから構成されている。
気回路部12のブロック図である。電気回路部12は、
2つのイメージセンサー10a,bからの画像信号を
R,G,Bの各色の信号に分離して所定の増幅を行う2
つの色分離部21a,b、各色のアナログ信号をA/D
変換(量子化)して8ビットの画像データDm7〜0
(m=0,1)を出力する2つのデジタル化処理部22
a,b、画像データDm7〜0の主走査方向の光量むら
やイメージセンサー10a,bのビット間のバラツキを
補正するための2つのシェーディング補正部23a,
b、2値化属性及び色属性を判別する画像判別部25、
濃度レベル調整や外部接続機器の濃度特性(γ特性)に
応じたγ変換を行う2つの濃度変換部26a,b、画像
編集処理及び2値化処理を含む画像処理を行う画像処理
部28、データ出力の制御のための出力制御部29、指
定属性データa2〜0を記憶する属性メモリ30、属性
データ出力制御部31、クロック発生回路41、2つの
シェーディング補正部23a,bから出力される画像デ
ータDm17〜10(m=0,1)の1ライン分の記憶
を行うラインメモリ24、各部に各種同期信号を出力す
る同期信号発生部40、露光ランプ4の点灯制御を行う
ランプ制御部4a、走査用のスキャナモータ16を駆動
するためのドライバ16a、及び、これらの全体を制御
するCPU20などから構成されている。
【0027】CPU20には、処理プログラムを格納し
たROM20a、プログラムの実行に際し、各種フラグ
やステータスデータなどの一時記憶のためのレジスタ2
0b及びRAM20cが内蔵されている。CPU20
は、オペレータによる操作手段を備えた外部のホスト装
置との間で、各種のコマンド(制御命令コードデータ)
やイメージリーダ1の動作状態(ステータス)を示すデ
ータの受渡しのための通信を行い、受信したコマンドに
基づいて、原稿の読み取りに先立って画像編集や2値化
処理を規定する指定属性データa2〜0を生成し、これ
を属性メモリ30に格納する。
たROM20a、プログラムの実行に際し、各種フラグ
やステータスデータなどの一時記憶のためのレジスタ2
0b及びRAM20cが内蔵されている。CPU20
は、オペレータによる操作手段を備えた外部のホスト装
置との間で、各種のコマンド(制御命令コードデータ)
やイメージリーダ1の動作状態(ステータス)を示すデ
ータの受渡しのための通信を行い、受信したコマンドに
基づいて、原稿の読み取りに先立って画像編集や2値化
処理を規定する指定属性データa2〜0を生成し、これ
を属性メモリ30に格納する。
【0028】イメージリーダ1において、指定属性デー
タa0,a1,a2は、それぞれ2値化処理、ネガポジ
反転、トリミングを規定するためのデータである。な
お、同期信号発生部40により出力される同期信号とし
ては、主走査の1ライン毎に出力される水平同期信号H
SYNC、1画素毎のデータ伝送タイミングの基準とな
る画素クロック信号SYNCK、イメージリーダ1から
のデータ出力の有効期間を示すイネーブル信号VDなど
がある。
タa0,a1,a2は、それぞれ2値化処理、ネガポジ
反転、トリミングを規定するためのデータである。な
お、同期信号発生部40により出力される同期信号とし
ては、主走査の1ライン毎に出力される水平同期信号H
SYNC、1画素毎のデータ伝送タイミングの基準とな
る画素クロック信号SYNCK、イメージリーダ1から
のデータ出力の有効期間を示すイネーブル信号VDなど
がある。
【0029】画像判別部25は、画像の文字領域と写真
領域、又は色編集の指定箇所か否かを判断するものであ
る。画像判別部25から出力される判別属性データα0
は、判別対象の区分領域Eが文字画像(文字領域)に対
応する場合には「0」とされ、中間調画像(写真領域)
に対応する場合には「1」とされる。また、判別属性デ
ータα1は、判別対象の区分領域Eが特定色に対応する
場合には「1」とされ、特定色以外に対応する場合には
「0」とされる。
領域、又は色編集の指定箇所か否かを判断するものであ
る。画像判別部25から出力される判別属性データα0
は、判別対象の区分領域Eが文字画像(文字領域)に対
応する場合には「0」とされ、中間調画像(写真領域)
に対応する場合には「1」とされる。また、判別属性デ
ータα1は、判別対象の区分領域Eが特定色に対応する
場合には「1」とされ、特定色以外に対応する場合には
「0」とされる。
【0030】図3は画像処理部28のブロック図であ
る。画像処理部28は、2つのイメージセンサー10
a,bから入力された画像信号を処理するために、変倍
部280a,b、フィルタリング部281a,b、1ラ
イン合成分離部282、トリミングマスキング部283
a,b、単純2値化処理部284a,b、疑似中間調処
理部285a,b、データ選択部286、セレクタ28
7a,b、ネガ処理部288a,b、及びライン合成部
289から構成されている。
る。画像処理部28は、2つのイメージセンサー10
a,bから入力された画像信号を処理するために、変倍
部280a,b、フィルタリング部281a,b、1ラ
イン合成分離部282、トリミングマスキング部283
a,b、単純2値化処理部284a,b、疑似中間調処
理部285a,b、データ選択部286、セレクタ28
7a,b、ネガ処理部288a,b、及びライン合成部
289から構成されている。
【0031】画像処理部28には、濃度変換部26a,
bからの2系統の画像データDm27〜20(m=0,
1)が画素配列順にシリアルにそれぞれ入力される。入
力された画像データDm27〜20に対して、まず、変
倍部280a,bにおいて、CPU20の設定により変
倍処理がかけられる。次に、フィルタリング部281
a,bにおいて、エッジ強調及びスムージングなどの画
質改善のための処理が行われ、画像データDm37〜3
0(m=0,1)として出力される。
bからの2系統の画像データDm27〜20(m=0,
1)が画素配列順にシリアルにそれぞれ入力される。入
力された画像データDm27〜20に対して、まず、変
倍部280a,bにおいて、CPU20の設定により変
倍処理がかけられる。次に、フィルタリング部281
a,bにおいて、エッジ強調及びスムージングなどの画
質改善のための処理が行われ、画像データDm37〜3
0(m=0,1)として出力される。
【0032】次に、1ライン合成分離部282におい
て、イメージセンサー10a,bによって主走査方向に
2分割(ライン分割)されていた2系統の画像データD
m37〜30が、主走査方向の各ライン毎に奇数画素の
画像信号と偶数画素の画像信号とに画素分割される。奇
数画素と偶数画素とに分割された画像データDO47〜
40,DE47〜40は、それぞれ専用に設けられた処
理部において処理され、最終的にはライン合成部289
によって1つの画像データVIDEO0〜7に統合され
る。
て、イメージセンサー10a,bによって主走査方向に
2分割(ライン分割)されていた2系統の画像データD
m37〜30が、主走査方向の各ライン毎に奇数画素の
画像信号と偶数画素の画像信号とに画素分割される。奇
数画素と偶数画素とに分割された画像データDO47〜
40,DE47〜40は、それぞれ専用に設けられた処
理部において処理され、最終的にはライン合成部289
によって1つの画像データVIDEO0〜7に統合され
る。
【0033】図4は1ライン合成分離部282のブロッ
ク図である。1ライン合成分離部282は、分離部51
1,512、アドレス発生制御部513、記憶部514
〜517、及びセレクタ518,519から構成されて
いる。
ク図である。1ライン合成分離部282は、分離部51
1,512、アドレス発生制御部513、記憶部514
〜517、及びセレクタ518,519から構成されて
いる。
【0034】分離部511,512は、2つのフィルタ
リング部281a,bから出力される各ライン毎の2系
統の画像データDm37〜30を、それぞれ、奇数画素
の画像データと偶数画素の画像データとの合計4種類の
画像データに分離する。
リング部281a,bから出力される各ライン毎の2系
統の画像データDm37〜30を、それぞれ、奇数画素
の画像データと偶数画素の画像データとの合計4種類の
画像データに分離する。
【0035】記憶部514〜517は、1ライン分の容
量を有するRAMよりなり、それぞれアドレス発生制御
部513からの書き込みアドレスにしたがって画像デー
タを記憶し、記憶した画像データを読出しアドレスにし
たがって読み出してセレクタ518,519に出力す
る。なお、記憶部514は1ラインの前半部の偶数画
素、記憶部515は1ラインの前半部の奇数画素、記憶
部516は1ラインの後半部の偶数画素、記憶部517
は1ラインの後半部の奇数画素をそれぞれ記憶する。
量を有するRAMよりなり、それぞれアドレス発生制御
部513からの書き込みアドレスにしたがって画像デー
タを記憶し、記憶した画像データを読出しアドレスにし
たがって読み出してセレクタ518,519に出力す
る。なお、記憶部514は1ラインの前半部の偶数画
素、記憶部515は1ラインの前半部の奇数画素、記憶
部516は1ラインの後半部の偶数画素、記憶部517
は1ラインの後半部の奇数画素をそれぞれ記憶する。
【0036】セレクタ518,519は、それぞれ記憶
部514,516又は記憶部515,517から出力さ
れた画像データを、セレクタ切換え信号datachに
応じて切り換え、1ラインにわたった偶数画素の画像デ
ータDE47〜40及び奇数画素の画像データDO47
〜40として出力する。
部514,516又は記憶部515,517から出力さ
れた画像データを、セレクタ切換え信号datachに
応じて切り換え、1ラインにわたった偶数画素の画像デ
ータDE47〜40及び奇数画素の画像データDO47
〜40として出力する。
【0037】図5は分離部511,512のブロック
図、図9は分離部511,512の各部の信号の状態を
示すタイミングチャートである。分離部511,512
は、画素クロック信号SYNCKを2分の1に分周して
クロック信号1/2SYNCKを出力する分周器60
1、及び画像データDm37〜30のタイミングを画素
クロック信号SYNCKの1つ分遅らせるためのD型の
ラッチ602、画像データDm37〜30を1画素置き
にラッチして出力するラッチ603,604から構成さ
れている。
図、図9は分離部511,512の各部の信号の状態を
示すタイミングチャートである。分離部511,512
は、画素クロック信号SYNCKを2分の1に分周して
クロック信号1/2SYNCKを出力する分周器60
1、及び画像データDm37〜30のタイミングを画素
クロック信号SYNCKの1つ分遅らせるためのD型の
ラッチ602、画像データDm37〜30を1画素置き
にラッチして出力するラッチ603,604から構成さ
れている。
【0038】画像データDm37〜30の奇数番目
(1、3、5…番目)の画素の分は、ラッチ604によ
ってクロック信号1/2SYNCKに同期してラッチさ
れる。また、画像データDm37〜30はラッチ602
によって画素クロック信号SYNCKの1つ分(1画素
分)だけ遅延されるので、その偶数番目(2、4、6…
番目)の画素の分はラッチ603によってラッチされ
る。
(1、3、5…番目)の画素の分は、ラッチ604によ
ってクロック信号1/2SYNCKに同期してラッチさ
れる。また、画像データDm37〜30はラッチ602
によって画素クロック信号SYNCKの1つ分(1画素
分)だけ遅延されるので、その偶数番目(2、4、6…
番目)の画素の分はラッチ603によってラッチされ
る。
【0039】したがって、ラッチ604からは奇数番目
の画素の分の画像データDm37〜30が、ラッチ60
3からは偶数番目の画素の分の画像データDm37〜3
0が、それぞれ出力される。
の画素の分の画像データDm37〜30が、ラッチ60
3からは偶数番目の画素の分の画像データDm37〜3
0が、それぞれ出力される。
【0040】このように、奇数画素と偶数画素とに分離
された2系統の各画像データDm37〜30は、記憶部
514〜517において一時的に記憶された後、セレク
タ518,519によって、奇数画素毎及び偶数画素毎
にそれぞれライン統合が行われる。
された2系統の各画像データDm37〜30は、記憶部
514〜517において一時的に記憶された後、セレク
タ518,519によって、奇数画素毎及び偶数画素毎
にそれぞれライン統合が行われる。
【0041】ここで、ライン統合の必要性について簡単
に説明する。図16は原稿DRとイメージセンサー10
a,bとの位置関係を示す図、図17はイメージセンサ
ー10a,bにより原稿DRを読み取った画像DRS
a,bを示す図、図18はイメージセンサー10a,b
で読み取った画像DRSa,bを単純に合わせた場合の
画像DRSgを示す図である。
に説明する。図16は原稿DRとイメージセンサー10
a,bとの位置関係を示す図、図17はイメージセンサ
ー10a,bにより原稿DRを読み取った画像DRS
a,bを示す図、図18はイメージセンサー10a,b
で読み取った画像DRSa,bを単純に合わせた場合の
画像DRSgを示す図である。
【0042】2つのイメージセンサー10a,bは、そ
れぞれの位置調整の容易化のために、各イメージセンサ
ー10a,bの読み取り領域の一方の端部は互いにオー
バーラップし、他方の端部はそれぞれ原稿DRの端部よ
りも外側へ広くカバーするように配置されている。
れぞれの位置調整の容易化のために、各イメージセンサ
ー10a,bの読み取り領域の一方の端部は互いにオー
バーラップし、他方の端部はそれぞれ原稿DRの端部よ
りも外側へ広くカバーするように配置されている。
【0043】したがって、原稿DRの中央部の画像は、
各イメージセンサー10a,bによりだぶって読み取ら
れるので、これを単純に加算したのでは、図18に示す
ように画像DRSgの中央部で連続性がなくなってしま
う。これを防止するには、中央部の特定の画素を境界と
してイメージセンサー10a,bの出力を切り換え、こ
れによってだぶった画像の一方を削除すればよい。これ
を行うのがライン統合である。
各イメージセンサー10a,bによりだぶって読み取ら
れるので、これを単純に加算したのでは、図18に示す
ように画像DRSgの中央部で連続性がなくなってしま
う。これを防止するには、中央部の特定の画素を境界と
してイメージセンサー10a,bの出力を切り換え、こ
れによってだぶった画像の一方を削除すればよい。これ
を行うのがライン統合である。
【0044】図6はアドレス発生制御部513のブロッ
ク図、図10及び図11はアドレス発生制御部513の
各部の信号の状態を示すタイミングチャート、図12は
1ライン合成分離部282の各部の信号の状態を示すタ
イミングチャートである。
ク図、図10及び図11はアドレス発生制御部513の
各部の信号の状態を示すタイミングチャート、図12は
1ライン合成分離部282の各部の信号の状態を示すタ
イミングチャートである。
【0045】アドレス発生制御部513は、書込みカウ
ンタ611、はき出しカウンタU612、はき出しカウ
ンタD613、及びカウンタ切換え部614から構成さ
れている。
ンタ611、はき出しカウンタU612、はき出しカウ
ンタD613、及びカウンタ切換え部614から構成さ
れている。
【0046】書込みカウンタ611は、画素クロック信
号SYNCKの2倍の周期のクロック信号1/2SYN
CKをカウントし、そのカウント値によって記憶部51
4〜517の書き込みアドレスを指定する。書込みカウ
ンタ611は、1ライン毎に出力される水平同期信号H
SYNCによって「0」にリセットされる。
号SYNCKの2倍の周期のクロック信号1/2SYN
CKをカウントし、そのカウント値によって記憶部51
4〜517の書き込みアドレスを指定する。書込みカウ
ンタ611は、1ライン毎に出力される水平同期信号H
SYNCによって「0」にリセットされる。
【0047】はき出しカウンタU612及びはき出しカ
ウンタD613は、水平同期信号HSYNCによってC
PU20からのそれぞれのカウント初期値が設定され、
設定値から画素クロック信号SYNCKをカウントす
る。はき出しカウンタU612には初期値CONTU
が、はき出しカウンタD613には初期値CONTD
が、それぞれ設定される。初期値CONTU,CONT
Dは、後述するように、各イメージセンサー10a,b
における画素の番号である。
ウンタD613は、水平同期信号HSYNCによってC
PU20からのそれぞれのカウント初期値が設定され、
設定値から画素クロック信号SYNCKをカウントす
る。はき出しカウンタU612には初期値CONTU
が、はき出しカウンタD613には初期値CONTD
が、それぞれ設定される。初期値CONTU,CONT
Dは、後述するように、各イメージセンサー10a,b
における画素の番号である。
【0048】一方のはき出しカウンタU612は、カウ
ンタ切換え部614から出力されるカウンタ切換え信号
CONCHがオンのときにカウント動作を行い、他方の
はき出しカウンタD613は、カウンタ切換え信号CO
NCHがオフのときにカウント動作を行う。カウンタ切
換え信号CONCHをオンからオフに変える境界位置
は、イメージセンサー10a,bがオーバーラップして
いる部分のほぼ中央部である。
ンタ切換え部614から出力されるカウンタ切換え信号
CONCHがオンのときにカウント動作を行い、他方の
はき出しカウンタD613は、カウンタ切換え信号CO
NCHがオフのときにカウント動作を行う。カウンタ切
換え信号CONCHをオンからオフに変える境界位置
は、イメージセンサー10a,bがオーバーラップして
いる部分のほぼ中央部である。
【0049】カウンタ切換え信号CONCHとほぼ同期
して、イメージセンサー10a,bを切り換えてライン
統合を行うためにセレクタ518,519を切り換える
セレクタ切換え信号datachが出力される。
して、イメージセンサー10a,bを切り換えてライン
統合を行うためにセレクタ518,519を切り換える
セレクタ切換え信号datachが出力される。
【0050】すなわち、図4において、一方のセレクタ
518には、偶数画素の画像データを記憶した記憶部5
14,516が接続され、他方のセレクタ519には、
奇数画素の画像データを記憶した記憶部515,517
が接続されており、各セレクタ518,519からは、
セレクタ切換え信号datachに応じて、記憶部51
4,515から読み出した画像データ又は記憶部51
6,517から読み出した画像データが、それぞれ画像
データDE47〜40,DO47〜40として出力され
る。
518には、偶数画素の画像データを記憶した記憶部5
14,516が接続され、他方のセレクタ519には、
奇数画素の画像データを記憶した記憶部515,517
が接続されており、各セレクタ518,519からは、
セレクタ切換え信号datachに応じて、記憶部51
4,515から読み出した画像データ又は記憶部51
6,517から読み出した画像データが、それぞれ画像
データDE47〜40,DO47〜40として出力され
る。
【0051】つまり、各セレクタ518,519が、そ
れぞれ記憶部514,515からイメージセンサー10
a,bのオーバーラップしている部分の画素を読み出し
ているときに、セレクタ切換え信号datachが切り
換わることによって記憶部516,517から読み出し
た画像データに切り換えられ、これによって、1ライン
にわたって連続した偶数画素の画像データDE47〜4
0と奇数画素の画像データDO47〜40とが出力され
る。
れぞれ記憶部514,515からイメージセンサー10
a,bのオーバーラップしている部分の画素を読み出し
ているときに、セレクタ切換え信号datachが切り
換わることによって記憶部516,517から読み出し
た画像データに切り換えられ、これによって、1ライン
にわたって連続した偶数画素の画像データDE47〜4
0と奇数画素の画像データDO47〜40とが出力され
る。
【0052】図11に示す例では、はき出しカウンタU
612はCPU20によって初期値CONTUとして
「95」が設定され、カウンタ切換え信号CONCHの
オンによってカウントを開始し〔図11(a)〕、はき
出しカウンタD613はCPU20によって初期値CO
NTDとして「57」が設定され、カウンタ切換え信号
CONCHのオフによってカウントを開始している〔図
11(b)〕。
612はCPU20によって初期値CONTUとして
「95」が設定され、カウンタ切換え信号CONCHの
オンによってカウントを開始し〔図11(a)〕、はき
出しカウンタD613はCPU20によって初期値CO
NTDとして「57」が設定され、カウンタ切換え信号
CONCHのオフによってカウントを開始している〔図
11(b)〕。
【0053】また図12に示す例では、セレクタ51
8,519は、一方のイメージセンサにより読み取った
395番目の画素の画像データを出力した次は、セレク
タ切換え信号datachがオフとなり、他方のイメー
ジセンサーにより読み取った57番目の画素の画像デー
タを出力している。
8,519は、一方のイメージセンサにより読み取った
395番目の画素の画像データを出力した次は、セレク
タ切換え信号datachがオフとなり、他方のイメー
ジセンサーにより読み取った57番目の画素の画像デー
タを出力している。
【0054】このように、2つのイメージセンサー10
a,bで読み取った画像信号の画像処理をセンサー単位
で並列的に行い、奇数画素と偶数画素に分けてから1本
の主走査方向のラインにわたって統合し、その後の画像
処理を奇数画素と偶数画素とに分けて並列処理すること
で、クロックレートを上げること無く、奇数画素と偶数
画素とに分けることなく画像処理も直列となるように単
純に統合した場合と同じ処理スピードを確保できる。
a,bで読み取った画像信号の画像処理をセンサー単位
で並列的に行い、奇数画素と偶数画素に分けてから1本
の主走査方向のラインにわたって統合し、その後の画像
処理を奇数画素と偶数画素とに分けて並列処理すること
で、クロックレートを上げること無く、奇数画素と偶数
画素とに分けることなく画像処理も直列となるように単
純に統合した場合と同じ処理スピードを確保できる。
【0055】さてここで、奇数画素と偶数画素とに分け
た場合に1本の主走査方向のラインに統合する方法につ
いて詳しく説明する。図19は原稿の画像DR1と記憶
部514〜517に記憶される画像DR1U,DR1D
との関係を模式的に示す図である。
た場合に1本の主走査方向のラインに統合する方法につ
いて詳しく説明する。図19は原稿の画像DR1と記憶
部514〜517に記憶される画像DR1U,DR1D
との関係を模式的に示す図である。
【0056】原稿DR1にはその全面にわたってアルフ
ァベットの「A」の画像が描かれており、これが各ライ
ン(図19の縦方向)毎に2つのイメージセンサー10
a,bにより読み取られる。上述の1ライン合成分離部
282の記憶部514〜517には、上部画像DR1U
及び下部画像DR1Dに応じた画像データが記憶され
る。なお、上部画像DR1U及び下部画像DR1Dは等
倍時のものである。
ァベットの「A」の画像が描かれており、これが各ライ
ン(図19の縦方向)毎に2つのイメージセンサー10
a,bにより読み取られる。上述の1ライン合成分離部
282の記憶部514〜517には、上部画像DR1U
及び下部画像DR1Dに応じた画像データが記憶され
る。なお、上部画像DR1U及び下部画像DR1Dは等
倍時のものである。
【0057】イメージセンサー10a,bから記憶部5
14〜517に至るまでの遅延によって、記憶部514
〜517のアドレスの初めの部分にオフセット領域EO
FSが生じ、そのオフセット領域EOFSの後に、読み
取った画像データが記憶される。したがって、それぞれ
の記憶部514〜517に対して同一の構成の画像処理
回路を使用すれば、a=dとなり、これは実験的(設計
的)に与えることが可能である。
14〜517に至るまでの遅延によって、記憶部514
〜517のアドレスの初めの部分にオフセット領域EO
FSが生じ、そのオフセット領域EOFSの後に、読み
取った画像データが記憶される。したがって、それぞれ
の記憶部514〜517に対して同一の構成の画像処理
回路を使用すれば、a=dとなり、これは実験的(設計
的)に与えることが可能である。
【0058】また、画像DR1の中心位置である「b」
及び「e」は、設計的に与えられる数値である。ここ
で、ライン統合後に必要なデータ数(画素数)をY(例
えば、A2サイズで400dpiであれば6614画
素、18×24inchであれば7200画素であ
る。)とすると、CPU20からカウンタ切換え部61
4に設定される数値DATCは次の(1)式で示され
る。
及び「e」は、設計的に与えられる数値である。ここ
で、ライン統合後に必要なデータ数(画素数)をY(例
えば、A2サイズで400dpiであれば6614画
素、18×24inchであれば7200画素であ
る。)とすると、CPU20からカウンタ切換え部61
4に設定される数値DATCは次の(1)式で示され
る。
【0059】 DATC=Y/(2×2) =Y/4 ……(1) つまり、必要な画素数Yの2分の1が片方のイメージセ
ンサーが分担する画素数であり、奇数画素と偶数画素と
に分けて処理を行っているので、数値DATCはさらに
その2分の1となる。
ンサーが分担する画素数であり、奇数画素と偶数画素と
に分けて処理を行っているので、数値DATCはさらに
その2分の1となる。
【0060】また、CPU20から、画像DR1Uにつ
いての画像データの出力を司るはき出しカウンタU61
2、及び画像DR1Dについての画像データの出力を司
るはき出しカウンタD613に対して設定される初期値
CONTU,CONTDは、次の(2)(3)式で示さ
れる。
いての画像データの出力を司るはき出しカウンタU61
2、及び画像DR1Dについての画像データの出力を司
るはき出しカウンタD613に対して設定される初期値
CONTU,CONTDは、次の(2)(3)式で示さ
れる。
【0061】 CONTU=b−Y/4 ……(2) CONTD=e ……(3) ここで、「b」「e」は奇数画素と偶数画素とに分離し
た後であるから2分の1にする必要がない。
た後であるから2分の1にする必要がない。
【0062】このようにして、2つのイメージセンサー
10a,bで読み取った画像信号を奇数画素と偶数画素
とに分けながら1ライン統合を行うことができる。次
に、縮小変倍を行った場合について説明する。
10a,bで読み取った画像信号を奇数画素と偶数画素
とに分けながら1ライン統合を行うことができる。次
に、縮小変倍を行った場合について説明する。
【0063】図20は原稿の画像DR1を縮小して記憶
部514〜517に記憶される画像DR1RU,DR1
RDとの関係を模式的に示す図である。図20におい
て、オフセット領域EOFSは、変倍率Mの如何、つま
り縮小又は拡大の如何に係わらず生じるものであり、一
定の値をとるので、「a」「d」の値は等倍時と同一で
ある。つまり、 a=d=const これに対して、「b1」「c1」「e1」「f1」のそ
れぞれの値は、変倍率M(M<1)に対応して次の
(4)〜(7)式で示される。
部514〜517に記憶される画像DR1RU,DR1
RDとの関係を模式的に示す図である。図20におい
て、オフセット領域EOFSは、変倍率Mの如何、つま
り縮小又は拡大の如何に係わらず生じるものであり、一
定の値をとるので、「a」「d」の値は等倍時と同一で
ある。つまり、 a=d=const これに対して、「b1」「c1」「e1」「f1」のそ
れぞれの値は、変倍率M(M<1)に対応して次の
(4)〜(7)式で示される。
【0064】 b1=(b−a)×M+a ……(4) c1=(c−a)×M+a ……(5) e1=(e−d)×M+d ……(6) f1=(f−d)×M+d ……(7) 故に、ライン統合を行うときの設定値CONTU,CO
NTDは、次の(8)(9)式で示される。
NTDは、次の(8)(9)式で示される。
【0065】 CONTU=b1−Y/4 ……(8) CONTD=e1 ……(9) 次に、拡大変倍を行った場合について説明する。
【0066】図21は原稿の画像DR1を拡大した画像
DR1EU,DR1EDと記憶部514〜517に記憶
される画像DR1EUa,DR1EDaとの関係を模式
的に示す図である。
DR1EU,DR1EDと記憶部514〜517に記憶
される画像DR1EUa,DR1EDaとの関係を模式
的に示す図である。
【0067】拡大の場合には上述とは異なった問題が生
じる。つまり、拡大されたままの画像DR1EUは、拡
大されたために下方に延びており、画像DR1の中央位
置に相当する「b」が記憶部514〜517のアドレス
領域からはみ出て消失してしまっている。また、拡大さ
れたままの画像DR1EDは、必要な画素数の画像デー
タが記憶部514〜517のアドレス領域からはみ出て
しまっている。このような現象は変倍率Mが高い場合に
生じる。
じる。つまり、拡大されたままの画像DR1EUは、拡
大されたために下方に延びており、画像DR1の中央位
置に相当する「b」が記憶部514〜517のアドレス
領域からはみ出て消失してしまっている。また、拡大さ
れたままの画像DR1EDは、必要な画素数の画像デー
タが記憶部514〜517のアドレス領域からはみ出て
しまっている。このような現象は変倍率Mが高い場合に
生じる。
【0068】これらの画像DR1EU,DR1EDを単
純にライン統合すると、画像DR1の中央部が抜けて分
離した画像となり、且つ画像DR1の下部が欠けた画像
となる。これを防止するためには、変倍処理を行った後
の画像データDm37〜30に対して、それぞれの画像
DR1EU,DR1EDの境界部分の画素が含まれるよ
う且つ必要な画素数の画像データDm37〜30が格納
されるように、アドレスをシフトさせて記憶部514〜
517に書き込むというシフト処理を行えば良い。
純にライン統合すると、画像DR1の中央部が抜けて分
離した画像となり、且つ画像DR1の下部が欠けた画像
となる。これを防止するためには、変倍処理を行った後
の画像データDm37〜30に対して、それぞれの画像
DR1EU,DR1EDの境界部分の画素が含まれるよ
う且つ必要な画素数の画像データDm37〜30が格納
されるように、アドレスをシフトさせて記憶部514〜
517に書き込むというシフト処理を行えば良い。
【0069】さて、画像DR1EU,DR1EDにおい
て、「b2」「c2」「e2」「f2」のそれぞれの値
は、変倍率M(M>1)に対応して次の(10)〜(1
3)式で示される。
て、「b2」「c2」「e2」「f2」のそれぞれの値
は、変倍率M(M>1)に対応して次の(10)〜(1
3)式で示される。
【0070】 b2=(b−a)×M+a ……(10) c2=(c−a)×M+a ……(11) e2=(e−d)×M+d ……(12) f2=(f−d)×M+d ……(13) そこで、どのような場合にシフト処理を行う必要がある
かというと、次の場合である。すなわち、記憶部514
〜517の最終アドレスを「X」とすると、画像DR1
の中央位置が記憶部514〜517のアドレス領域から
はみ出すのは、 b2>X となった場合であり、また、必要な画像数の画像データ
を記憶部514〜517に格納するためのアドレス領域
が不足するのは、 (X−e2)<Y/4 となった場合である。
かというと、次の場合である。すなわち、記憶部514
〜517の最終アドレスを「X」とすると、画像DR1
の中央位置が記憶部514〜517のアドレス領域から
はみ出すのは、 b2>X となった場合であり、また、必要な画像数の画像データ
を記憶部514〜517に格納するためのアドレス領域
が不足するのは、 (X−e2)<Y/4 となった場合である。
【0071】このようになった場合にシフト処理が必要
となる。画像DR1EU,DR1EDについてのそれぞ
れのシフト量QS1、QS2は次の(14)(15)式
で示される。
となる。画像DR1EU,DR1EDについてのそれぞ
れのシフト量QS1、QS2は次の(14)(15)式
で示される。
【0072】 QS1=b2−X+α ……(14) QS2=Y/4−(X−e2)+β ……(15) ここで、シフト量QS1、QS2は、通常は互いに相違
する値となる。なお、α,βは、余裕領域をとるための
定数である。このようなシフト処理を行うことによっ
て、画像DR1EUa,DR1EDaに示すように、画
像DR1の中央部(境界部分)及び必要な画像数の画像
データが記憶部514〜517に格納される。
する値となる。なお、α,βは、余裕領域をとるための
定数である。このようなシフト処理を行うことによっ
て、画像DR1EUa,DR1EDaに示すように、画
像DR1の中央部(境界部分)及び必要な画像数の画像
データが記憶部514〜517に格納される。
【0073】したがって、この場合にライン統合を行う
ときの設定値CONTU,CONTDは、次の(16)
(17)式で示される。 CONTU=b2−Y/4−QS1 ……(16) CONTD=e2−QS2 ……(17) 次に、全部の変倍率Mに対応させて、設定値CONT
U,CONTDに対応させる式を考える。(4)式と
(10)式、(6)式と(12)式は、それぞれ変倍率
Mの値の範囲が違うだけである。故に、等倍時(M=
1)の場合で同じ式になれば全てを1つの式で表せる。
ときの設定値CONTU,CONTDは、次の(16)
(17)式で示される。 CONTU=b2−Y/4−QS1 ……(16) CONTD=e2−QS2 ……(17) 次に、全部の変倍率Mに対応させて、設定値CONT
U,CONTDに対応させる式を考える。(4)式と
(10)式、(6)式と(12)式は、それぞれ変倍率
Mの値の範囲が違うだけである。故に、等倍時(M=
1)の場合で同じ式になれば全てを1つの式で表せる。
【0074】 b=b−a+a =1×b−1×a+a =(b−a)×1+a =(b−a)×M+a (但しM=1) e=e−d+d =1×e−1×d+d =(e−d)×1+d =(e−d)×M+d (但しM=1) また、シフト量はシフトしない場合にQS1=QS2=
0と考えられる。故に、設定値CONTU,CONTD
はそれぞれ次の(18)(19)式で示される。
0と考えられる。故に、設定値CONTU,CONTD
はそれぞれ次の(18)(19)式で示される。
【0075】 CONTU=(b−a)×M+a−Y/4−QS1 ……(18) CONTD=(e−d)×M+d−QS2 ……(19) このようにすれば、2つのイメージセンサーを用いて原
稿を読み取り、且つ、2系統に分け変倍処理を行った後
でライン合成しても、1つのイメージセンサーを用いて
原稿を読み取り、1系統の画像処理をかけた場合と同様
の効果を得ることができる。
稿を読み取り、且つ、2系統に分け変倍処理を行った後
でライン合成しても、1つのイメージセンサーを用いて
原稿を読み取り、1系統の画像処理をかけた場合と同様
の効果を得ることができる。
【0076】図3に戻って、指定属性データa2に従う
トリミング・マスキング部283a,bにおいて、デー
タa2が「1」のときには、マスキング処理として強制
的に空白部に対応した「0」とされる。データa2が
「0」のときには、そのままトリミング・マスキング部
283a,bから出力される(データスルー)。
トリミング・マスキング部283a,bにおいて、デー
タa2が「1」のときには、マスキング処理として強制
的に空白部に対応した「0」とされる。データa2が
「0」のときには、そのままトリミング・マスキング部
283a,bから出力される(データスルー)。
【0077】トリミング・マスキング部283a,bか
ら出力された画像データは、単純2値化処理部284
a,b及び疑似中間調処理部285a,bでそれぞれ2
値化され、2値画像データDOA,DOB,DEA,D
EBとして同時にセレクタ287a,bに入力される。
ら出力された画像データは、単純2値化処理部284
a,b及び疑似中間調処理部285a,bでそれぞれ2
値化され、2値画像データDOA,DOB,DEA,D
EBとして同時にセレクタ287a,bに入力される。
【0078】次に、疑似中間調処理部285a,bにつ
いて詳しく説明する。図7は疑似中間調処理部285
a,bのブロック図、図13は疑似中間調処理部285
a,bのカウンタ622の動作状態を示すタイミングチ
ャート、図14は疑似中間調処理部285a,bの各部
の信号の状態を示すタイミングチャート、図22は通常
処理に用いられる16階調のディザマトリックスDMの
例を示す図、図23はディザROM623,624のア
ドレスと窓番号との関係を示す図、図24はディザRO
M623,624の記憶内容を窓番号で示す図である。
いて詳しく説明する。図7は疑似中間調処理部285
a,bのブロック図、図13は疑似中間調処理部285
a,bのカウンタ622の動作状態を示すタイミングチ
ャート、図14は疑似中間調処理部285a,bの各部
の信号の状態を示すタイミングチャート、図22は通常
処理に用いられる16階調のディザマトリックスDMの
例を示す図、図23はディザROM623,624のア
ドレスと窓番号との関係を示す図、図24はディザRO
M623,624の記憶内容を窓番号で示す図である。
【0079】なお、図22(a)は各画素に対して閾値
の低い順に番号(この番号を「窓番号」という)をふっ
たものである。図22(b)は実際に1画素当たり8ビ
ットの階調性を持つ場合の閾値を示したものであり、こ
の閾値はディザROM623,624に記憶されてい
る。
の低い順に番号(この番号を「窓番号」という)をふっ
たものである。図22(b)は実際に1画素当たり8ビ
ットの階調性を持つ場合の閾値を示したものであり、こ
の閾値はディザROM623,624に記憶されてい
る。
【0080】図7において、疑似中間調処理部285
a,bは、カウンタ621,622、奇数画素用のディ
ザROM623、偶数画素用のディザROM624、及
びコンパレータ625,626から構成されている。
a,bは、カウンタ621,622、奇数画素用のディ
ザROM623、偶数画素用のディザROM624、及
びコンパレータ625,626から構成されている。
【0081】カウンタ621は、クロックの立ち上がり
エッジでカウントアップするデータ入力端子付きのアッ
プカウンタであり、画素クロック信号SYNCKをカウ
ントする。データ入力端子LDはGNDに接続されてお
り、したがって水平同期信号HSYNCが入力されたと
きに「0」が設定される。
エッジでカウントアップするデータ入力端子付きのアッ
プカウンタであり、画素クロック信号SYNCKをカウ
ントする。データ入力端子LDはGNDに接続されてお
り、したがって水平同期信号HSYNCが入力されたと
きに「0」が設定される。
【0082】カウンタ622は、クロックの立ち下がり
エッジでカウントアップするカウンタであり、水平同期
信号HSYNCをカウントする。つまり、これらのカウ
ンタ621,622は、それぞれ、主走査方向と副走査
方向の画素数又はライン数をカウントする。
エッジでカウントアップするカウンタであり、水平同期
信号HSYNCをカウントする。つまり、これらのカウ
ンタ621,622は、それぞれ、主走査方向と副走査
方向の画素数又はライン数をカウントする。
【0083】カウンタ621の下位3ビットが、ディザ
ROM623,624のアドレスA1〜A3に接続され
ており、カウンタ622の下位4ビットが、ディザRO
M623,624のアドレスA4〜A7に接続されてい
る。また、ディザROM623,624のアドレスA0
は、それぞれ、GND又はVCC(5V)に接続され、
これによってデータ「0」又は「1」が常時入力されて
いる。
ROM623,624のアドレスA1〜A3に接続され
ており、カウンタ622の下位4ビットが、ディザRO
M623,624のアドレスA4〜A7に接続されてい
る。また、ディザROM623,624のアドレスA0
は、それぞれ、GND又はVCC(5V)に接続され、
これによってデータ「0」又は「1」が常時入力されて
いる。
【0084】コンパレータ625,626には、ディザ
ROM623,624の出力と、奇数画素の画像データ
DO57〜50及び偶数画素の画像データDE57〜5
0とが入力されており、それぞれ、これらの値を比較し
て2値化する。
ROM623,624の出力と、奇数画素の画像データ
DO57〜50及び偶数画素の画像データDE57〜5
0とが入力されており、それぞれ、これらの値を比較し
て2値化する。
【0085】ここで、図23及び図24を参照して、デ
ィザROM623,624について詳しく説明する。各
ディザROM623,624は、256バイトの記憶容
量を持っている。16階調のディザマトリックスDMの
場合には、主走査方向に4つ、副走査方向に4つのマト
リックスに分解できるから、最小で16バイトの記憶容
量があればよい。したがって、ディザROM623,6
24は、それぞれ、ディザマトリックスDMを16個記
憶できる。
ィザROM623,624について詳しく説明する。各
ディザROM623,624は、256バイトの記憶容
量を持っている。16階調のディザマトリックスDMの
場合には、主走査方向に4つ、副走査方向に4つのマト
リックスに分解できるから、最小で16バイトの記憶容
量があればよい。したがって、ディザROM623,6
24は、それぞれ、ディザマトリックスDMを16個記
憶できる。
【0086】図24に示すディザマトリックスDMを実
現するためには、図23(a)に示すアドレスと窓番号
との関係で閾値をディザROM623,624に記憶さ
せ、アドレスの下位4ビットA0〜3に主走査方向の画
素数をカウントするカウンタを接続し、アドレスの上位
4ビットA4〜7に副走査方向にライン数をカウントす
るカウンタを接続すればよい。
現するためには、図23(a)に示すアドレスと窓番号
との関係で閾値をディザROM623,624に記憶さ
せ、アドレスの下位4ビットA0〜3に主走査方向の画
素数をカウントするカウンタを接続し、アドレスの上位
4ビットA4〜7に副走査方向にライン数をカウントす
るカウンタを接続すればよい。
【0087】さて、本実施例の並列処理の場合には、図
24の主走査方向に奇数番目の行の窓番号を奇数画素の
画像データDO57〜50と比較し、偶数番目の行の窓
番号を偶数画素の画像データDE57〜50と比較すれ
ばよい。ディザROM623,624は、当然のことな
がら、アドレスと窓番号にしたがって閾値を記憶してい
る。
24の主走査方向に奇数番目の行の窓番号を奇数画素の
画像データDO57〜50と比較し、偶数番目の行の窓
番号を偶数画素の画像データDE57〜50と比較すれ
ばよい。ディザROM623,624は、当然のことな
がら、アドレスと窓番号にしたがって閾値を記憶してい
る。
【0088】図7、図13、及び図14を参照して、カ
ウンタ622は副走査方向にライン数をカウントするリ
ングカウンタである。カウンタ621は、画素クロック
SYNCKによりカウントアップし、1ラインごとに、
窓番号14の左隣は窓番号9、窓番号8の左隣は窓番号
2、窓番号10の左隣は窓番号5のように、横方向のデ
ィザの窓を合わせるために、水平同期信号HSYNCに
よってカウント値が「0」となるリングカウンタであ
る。
ウンタ622は副走査方向にライン数をカウントするリ
ングカウンタである。カウンタ621は、画素クロック
SYNCKによりカウントアップし、1ラインごとに、
窓番号14の左隣は窓番号9、窓番号8の左隣は窓番号
2、窓番号10の左隣は窓番号5のように、横方向のデ
ィザの窓を合わせるために、水平同期信号HSYNCに
よってカウント値が「0」となるリングカウンタであ
る。
【0089】上述したように、奇数画素用のディザRO
M623のアドレスA0は「0」に固定され、偶数画素
用のディザROM624のアドレスA0は「1」に固定
されているので、ディザROM623のアドレスの下位
4ビットは、0、2、4、6、8、A、C、E、0、2
……(16進)のように変化し、ディザROM624の
アドレスの下位4ビットは、1、3、5、7、9、B、
D、F、1、3……のように変化する。
M623のアドレスA0は「0」に固定され、偶数画素
用のディザROM624のアドレスA0は「1」に固定
されているので、ディザROM623のアドレスの下位
4ビットは、0、2、4、6、8、A、C、E、0、2
……(16進)のように変化し、ディザROM624の
アドレスの下位4ビットは、1、3、5、7、9、B、
D、F、1、3……のように変化する。
【0090】したがって、ディザROM623は、図2
4の主走査方向に奇数番目の行の窓番号の閾値を、ディ
ザROM624は、偶数番目の行の窓番号の閾値を、そ
れぞれ出力する。
4の主走査方向に奇数番目の行の窓番号の閾値を、ディ
ザROM624は、偶数番目の行の窓番号の閾値を、そ
れぞれ出力する。
【0091】これによって、画像データを奇数画素と偶
数画素とに分けて並列処理を行っても、中間調処理を容
易に行うことができる。また、同様な手法を取ることに
より、64階調又は256階調などの種々の階調の疑似
中間調処理を行うことができるのは言うまでもない。ま
た、本実施例では、ディザROM623,624の内容
が同一のものを使用し、ディザROM623,624に
与えるアドレスを操作することによって、奇数画素と偶
数画素とに対応しているが、例えば、ディザROM62
3は奇数画素用、ディザROM624は偶数画素用とい
うように、ディザROM623,624の内容を専用の
ものとし、それらへのアドレスを従来から公知の1系統
処理のように与えても同じ効果を得ることができる。
数画素とに分けて並列処理を行っても、中間調処理を容
易に行うことができる。また、同様な手法を取ることに
より、64階調又は256階調などの種々の階調の疑似
中間調処理を行うことができるのは言うまでもない。ま
た、本実施例では、ディザROM623,624の内容
が同一のものを使用し、ディザROM623,624に
与えるアドレスを操作することによって、奇数画素と偶
数画素とに対応しているが、例えば、ディザROM62
3は奇数画素用、ディザROM624は偶数画素用とい
うように、ディザROM623,624の内容を専用の
ものとし、それらへのアドレスを従来から公知の1系統
処理のように与えても同じ効果を得ることができる。
【0092】図3に戻って、セレクタ287a,bはデ
ータ選択部286からの出力データDSEL0に従っ
て、2値画像データDOA,DOB、又はDEA,DE
Bのそれぞれ一方を選択して出力する。
ータ選択部286からの出力データDSEL0に従っ
て、2値画像データDOA,DOB、又はDEA,DE
Bのそれぞれ一方を選択して出力する。
【0093】データ選択部286には、2値化属性を自
動判別して得られる上述の判別属性データα0ととも
に、2値化処理を制御するための指定属性データa0が
加えられており、このデータa0の値に応じて出力デー
タDSEL0の値が定まる。すなわち、データa0が
「0」であれば、出力データDSEL0として判別属性
データα0がそのまま出力され、データa0が「1」で
あれば、判別属性データα0を反転したデータが出力さ
れる。
動判別して得られる上述の判別属性データα0ととも
に、2値化処理を制御するための指定属性データa0が
加えられており、このデータa0の値に応じて出力デー
タDSEL0の値が定まる。すなわち、データa0が
「0」であれば、出力データDSEL0として判別属性
データα0がそのまま出力され、データa0が「1」で
あれば、判別属性データα0を反転したデータが出力さ
れる。
【0094】つまり、画像処理部28では、データa0
が「0」のときには、外部からの2値化処理の指定がデ
フォルトされて画像判別部25による2値化属性の自動
判別に基づいた2値画像データが出力され、データa0
が「1」のときには、2値化属性の自動判別の結果とは
逆の2値化処理を受けた2値画像データが出力されるこ
とになる。
が「0」のときには、外部からの2値化処理の指定がデ
フォルトされて画像判別部25による2値化属性の自動
判別に基づいた2値画像データが出力され、データa0
が「1」のときには、2値化属性の自動判別の結果とは
逆の2値化処理を受けた2値画像データが出力されるこ
とになる。
【0095】ネガ処理部288a,bは、指定属性デー
タa1が「0」であれば、セレクタ287a,bから入
力されたそのままの2値画像データを、データa1が
「1」であれば、値を反転した2値画像データを、いず
れも2値画像データDONP,DENPとして出力す
る。
タa1が「0」であれば、セレクタ287a,bから入
力されたそのままの2値画像データを、データa1が
「1」であれば、値を反転した2値画像データを、いず
れも2値画像データDONP,DENPとして出力す
る。
【0096】図8はライン合成部289のブロック図、
図15はライン合成部289の各部の信号の状態を示す
タイミングチャートである。ライン合成部289は、シ
リアルインパラレルアウトのシフトレジスタ631,6
32、及びD型のラッチ633から構成されている。
図15はライン合成部289の各部の信号の状態を示す
タイミングチャートである。ライン合成部289は、シ
リアルインパラレルアウトのシフトレジスタ631,6
32、及びD型のラッチ633から構成されている。
【0097】シフトレジスタ631,632は、それぞ
れ、入力された2値画像データDONP,DENPを画
素クロック信号SYNCKに同期してシフトし、それぞ
れ4ビット毎にパラレルで出力する。
れ、入力された2値画像データDONP,DENPを画
素クロック信号SYNCKに同期してシフトし、それぞ
れ4ビット毎にパラレルで出力する。
【0098】ラッチ633は、各シフトレジスタ63
1,632から出力される4ビットのデータを、シフト
レジスタ631からは奇数番目のデータとして入力し、
シフトレジスタ632からは偶数番目のデータとして入
力し、画素クロック信号SYNCKの4分の1の周波数
のクロック信号1/4SYNCKに同期してそれらをラ
ッチする。これによって、奇数画素と偶数画素とに分離
されていた2値画像データDONP,DENPが合成さ
れ、8ビットパラレルの画像データVIDEO7〜0と
して出力される。
1,632から出力される4ビットのデータを、シフト
レジスタ631からは奇数番目のデータとして入力し、
シフトレジスタ632からは偶数番目のデータとして入
力し、画素クロック信号SYNCKの4分の1の周波数
のクロック信号1/4SYNCKに同期してそれらをラ
ッチする。これによって、奇数画素と偶数画素とに分離
されていた2値画像データDONP,DENPが合成さ
れ、8ビットパラレルの画像データVIDEO7〜0と
して出力される。
【0099】属性データ出力制御部31は、判別属性デ
ータα0,α1及び指定属性データa2〜0を合わせて
5ビットの属性データa4〜0を出力する。出力制御部
29は、CPU20からの出力制御データC0〜1に応
じて、画像データVIDEO0〜7又は属性データa4
〜0を選択し、出力データDATAとして出力する。
ータα0,α1及び指定属性データa2〜0を合わせて
5ビットの属性データa4〜0を出力する。出力制御部
29は、CPU20からの出力制御データC0〜1に応
じて、画像データVIDEO0〜7又は属性データa4
〜0を選択し、出力データDATAとして出力する。
【0100】このように、イメージリーダ1において
は、2つのイメージセンサー10a,bにより原稿DR
の画像をライン分割により読み取って得られた2系統の
画像信号に対して、色分離、量子化、シェーディング補
正、濃度変換、変倍、及びフィルタリングの各処理をそ
れぞれ並列的に行い、1ライン合成分離部282におい
てライン統合及び画素分割を行い、奇数画素の画像デー
タと偶数画素の画像データとに分割された2系統の画像
データに対して、トリミング処理、マスキング処理、単
純2値化処理、疑似中間調処理、及びネガ処理の各処理
を並列的に行い、ライン合成部289においてこれらを
合成するものである。
は、2つのイメージセンサー10a,bにより原稿DR
の画像をライン分割により読み取って得られた2系統の
画像信号に対して、色分離、量子化、シェーディング補
正、濃度変換、変倍、及びフィルタリングの各処理をそ
れぞれ並列的に行い、1ライン合成分離部282におい
てライン統合及び画素分割を行い、奇数画素の画像デー
タと偶数画素の画像データとに分割された2系統の画像
データに対して、トリミング処理、マスキング処理、単
純2値化処理、疑似中間調処理、及びネガ処理の各処理
を並列的に行い、ライン合成部289においてこれらを
合成するものである。
【0101】したがって、イメージリーダ1における全
体的な処理速度が向上し、特に処理に時間を要していた
疑似中間調処理においても処理速度がほぼ2倍に向上す
るので、原稿サイズが大きい場合にも原稿画像の読み取
りを高速に行うことができる。
体的な処理速度が向上し、特に処理に時間を要していた
疑似中間調処理においても処理速度がほぼ2倍に向上す
るので、原稿サイズが大きい場合にも原稿画像の読み取
りを高速に行うことができる。
【0102】2系統の疑似中間調処理部285a,bに
よって並列処理を行うに当たっては、1ラインを前半と
後半とにライン分割するのではなく、各ラインにおける
奇数番目の画素の画像データの集合である奇数画素ブロ
ック(画像データDO57〜50)と偶数番目の画素の
画像データの集合である偶数画素ブロック(画像データ
DE57〜50)とに画素分割したので、画像濃度又は
色調などが原稿画像の全体で統一され、優れた画像品質
を得ることができる。
よって並列処理を行うに当たっては、1ラインを前半と
後半とにライン分割するのではなく、各ラインにおける
奇数番目の画素の画像データの集合である奇数画素ブロ
ック(画像データDO57〜50)と偶数番目の画素の
画像データの集合である偶数画素ブロック(画像データ
DE57〜50)とに画素分割したので、画像濃度又は
色調などが原稿画像の全体で統一され、優れた画像品質
を得ることができる。
【0103】すなわち、例えば前半と後半にライン分割
して疑似中間調処理を並列的に行った場合には、前半部
分と後半部分とで画像濃度又は色調などが異なったもの
となってしまい、画像品質が著しく低下する恐れがあ
る。
して疑似中間調処理を並列的に行った場合には、前半部
分と後半部分とで画像濃度又は色調などが異なったもの
となってしまい、画像品質が著しく低下する恐れがあ
る。
【0104】また、奇数画素の画像データDO57〜5
0及び偶数画素の画像データDE57〜50に対して、
同一のディザROM623,624のそれぞれの主走査
方向の奇数番目と偶数番目のアドレスに格納された閾値
を用いて疑似中間調処理を行っているので、簡単な構成
によって2つの疑似階調処理を並列的に容易に行うこと
ができる。
0及び偶数画素の画像データDE57〜50に対して、
同一のディザROM623,624のそれぞれの主走査
方向の奇数番目と偶数番目のアドレスに格納された閾値
を用いて疑似中間調処理を行っているので、簡単な構成
によって2つの疑似階調処理を並列的に容易に行うこと
ができる。
【0105】なお、上述の実施例においては、奇数画
素、偶数画素というように1画素を基本単位とし、1画
素置きに繰り返される2つの画素ブロックに分割した
が、2画素づつ、3画素づつ、4画素づつなど、複数画
素を基本単位とし、複数画素置きに繰り返される2つの
画素ブロックに分割し、又は1、2、3、4、1、2…
…というように1画素を基本単位とし、3画素置きに繰
り返される4つの画素ブロックに分割するなど、任意の
画素数を基本単位として任意の基本単位置きに繰り返さ
れる任意数の画素ブロックに分割することができる。
素、偶数画素というように1画素を基本単位とし、1画
素置きに繰り返される2つの画素ブロックに分割した
が、2画素づつ、3画素づつ、4画素づつなど、複数画
素を基本単位とし、複数画素置きに繰り返される2つの
画素ブロックに分割し、又は1、2、3、4、1、2…
…というように1画素を基本単位とし、3画素置きに繰
り返される4つの画素ブロックに分割するなど、任意の
画素数を基本単位として任意の基本単位置きに繰り返さ
れる任意数の画素ブロックに分割することができる。
【0106】次に、図25〜図35図のフローチャート
を参照してイメージリーダ1の動作を説明する。図25
はCPU20の動作を概略的に示すメインフローチャー
トである。
を参照してイメージリーダ1の動作を説明する。図25
はCPU20の動作を概略的に示すメインフローチャー
トである。
【0107】電源が投入されてプログラムがスタートす
ると、まず、ステップ#1で初期設定を行う。ステップ
#2においては、ホスト装置からのコマンドの有無をチ
ェックする。コマンドが有れば、コマンドの種別を判断
し(ステップ#3)、種別に応じて、読取り処理(ステ
ップ#4)、読取りモード指定処理(ステップ#5)、
属性指定処理(ステップ#6)、出力データ指定処理
(ステップ#7)を実行する。
ると、まず、ステップ#1で初期設定を行う。ステップ
#2においては、ホスト装置からのコマンドの有無をチ
ェックする。コマンドが有れば、コマンドの種別を判断
し(ステップ#3)、種別に応じて、読取り処理(ステ
ップ#4)、読取りモード指定処理(ステップ#5)、
属性指定処理(ステップ#6)、出力データ指定処理
(ステップ#7)を実行する。
【0108】その後、その他の処理(ステップ#8)を
実行しステップ#2へ戻り、ステップ#2〜ステップ#
8の処理を繰り返す。図26は受信処理のフローチャー
ト、図27は送信処理のフローチャートである。
実行しステップ#2へ戻り、ステップ#2〜ステップ#
8の処理を繰り返す。図26は受信処理のフローチャー
ト、図27は送信処理のフローチャートである。
【0109】これらのルーチンは割り込みルーチンであ
り、ホスト装置からのアクセスに応じて適時実行され
る。図26の受信処理においては、まず、受信した信号
のコード解析(ステップ#11)を行い、ステップ#1
2でコマンドの受信が確認された場合には、受信したコ
マンドをレジスタ20b内の所定領域に格納する(ステ
ップ#13)。
り、ホスト装置からのアクセスに応じて適時実行され
る。図26の受信処理においては、まず、受信した信号
のコード解析(ステップ#11)を行い、ステップ#1
2でコマンドの受信が確認された場合には、受信したコ
マンドをレジスタ20b内の所定領域に格納する(ステ
ップ#13)。
【0110】受信した信号が、ステータスの通知を要求
するものであれば(ステップ#14)、待機状態やウエ
イト状態などのステータスを示すデータをレジスタ20
bから読み出してホスト装置へ送信する。
するものであれば(ステップ#14)、待機状態やウエ
イト状態などのステータスを示すデータをレジスタ20
bから読み出してホスト装置へ送信する。
【0111】また、受信した信号が予め定義されている
コマンド及びステータス要求の何れにも対応しない場合
には、受信エラーを示すコードデータを送信する(ステ
ップ#16)。
コマンド及びステータス要求の何れにも対応しない場合
には、受信エラーを示すコードデータを送信する(ステ
ップ#16)。
【0112】図27の送信処理においては、前の送信が
完了して次の送信が可能となるのを待ち(ステップ#2
1)、送信すべきコードデータをレジスタ20bにセッ
トする(ステップ#22)。
完了して次の送信が可能となるのを待ち(ステップ#2
1)、送信すべきコードデータをレジスタ20bにセッ
トする(ステップ#22)。
【0113】その後、ステップ#23で、続いて送信す
べきコードデータの有無、すなわち送信の要否をチェッ
クし、送信が必要であればステップ#21へ戻る。図2
8は図25のステップ#1の初期設定処理のフローチャ
ートである。
べきコードデータの有無、すなわち送信の要否をチェッ
クし、送信が必要であればステップ#21へ戻る。図2
8は図25のステップ#1の初期設定処理のフローチャ
ートである。
【0114】まず、ステータスとして、読取り走査のた
めの準備の途中であることを示す「WAIT」をセット
する。すなわち、レジスタ20b内のステータス用の領
域に「WAIT」に対応したデータを格納する(ステッ
プ#31)。
めの準備の途中であることを示す「WAIT」をセット
する。すなわち、レジスタ20b内のステータス用の領
域に「WAIT」に対応したデータを格納する(ステッ
プ#31)。
【0115】次に、ステップ#32で、各部が正常に動
作するか否かをチェックするためのセルフテストを行
う。ステップ#33で、異常の有無をチェックし、異常
が有れば、ステップ#37へ移って動作不可コードをホ
スト装置へ送信する。
作するか否かをチェックするためのセルフテストを行
う。ステップ#33で、異常の有無をチェックし、異常
が有れば、ステップ#37へ移って動作不可コードをホ
スト装置へ送信する。
【0116】異常が無ければ、ステップ#34へ進み、
各部の初期化を行う。このとき、属性メモリ30に対し
ては、指定属性データa0,a1,a2として「0」が
書き込まれる。したがって、以降において指定属性デー
タa2〜0の書き換えがなければ、画像処理部28にお
いては、トリミング及びネガポジ反転の画像編集は施さ
れず、且つ、2値化処理は判別属性データα0に基づい
て行われることになる。
各部の初期化を行う。このとき、属性メモリ30に対し
ては、指定属性データa0,a1,a2として「0」が
書き込まれる。したがって、以降において指定属性デー
タa2〜0の書き換えがなければ、画像処理部28にお
いては、トリミング及びネガポジ反転の画像編集は施さ
れず、且つ、2値化処理は判別属性データα0に基づい
て行われることになる。
【0117】また、濃度変換部26においては、標準の
濃度となるように設定が行われ、出力制御部29におい
ては、画像データVIDEO0〜7と属性データa4〜
0が交互に出力されるようにセレクタの入力が選ばれ
る。
濃度となるように設定が行われ、出力制御部29におい
ては、画像データVIDEO0〜7と属性データa4〜
0が交互に出力されるようにセレクタの入力が選ばれ
る。
【0118】これらの初期化の後に、ステップ#35
で、第1スライダ13をホーム位置へ移動し、移動が終
了すると、ステップ#36で、ステータスを「WAI
T」から待機状態を示す「READY」に変更する。
で、第1スライダ13をホーム位置へ移動し、移動が終
了すると、ステップ#36で、ステータスを「WAI
T」から待機状態を示す「READY」に変更する。
【0119】図29は上述の読取り処理のフローチャー
トである。まず、ステータスを読取り中であることを示
す「BUSY」とし(ステップ#41)、露光ランプ4
を点灯する(ステップ#42)。
トである。まず、ステータスを読取り中であることを示
す「BUSY」とし(ステップ#41)、露光ランプ4
を点灯する(ステップ#42)。
【0120】次に、スキャナモータ16をオンし(ステ
ップ#43)、第1スライダ13がシェーディング位
置、つまり基準パターン14の直下の位置に達するのを
待つ(ステップ#44)。
ップ#43)、第1スライダ13がシェーディング位
置、つまり基準パターン14の直下の位置に達するのを
待つ(ステップ#44)。
【0121】第1スライダ13が基準パターン14に達
すると、シェーディング補正のために基準パターン14
を読み取り、基準画像データ(白色データ)をラインメ
モリ24に格納する(ステップ#45)。
すると、シェーディング補正のために基準パターン14
を読み取り、基準画像データ(白色データ)をラインメ
モリ24に格納する(ステップ#45)。
【0122】続いて、ステップ#46で、第1スライダ
13が原稿の先端位置に達するのを待ち、ステップ#4
7で、同期信号発生部40をオンして同期信号を出力さ
せる。これにより、同期信号に従って各部が動作し、9
ライン目の走査開始後に有効な画像データVIDEO0
〜7及び属性データa4〜0が交互に出力される。
13が原稿の先端位置に達するのを待ち、ステップ#4
7で、同期信号発生部40をオンして同期信号を出力さ
せる。これにより、同期信号に従って各部が動作し、9
ライン目の走査開始後に有効な画像データVIDEO0
〜7及び属性データa4〜0が交互に出力される。
【0123】原稿の走査の終了、すなわち第1スライダ
13が原稿の後端位置に達するのを待ち(ステップ#4
8)、同期信号発生部40をオフし(ステップ#4
9)、スキャナモータ16を一旦オフし(ステップ#5
0)、露光ランプ4を消灯する(ステップ#51)。
13が原稿の後端位置に達するのを待ち(ステップ#4
8)、同期信号発生部40をオフし(ステップ#4
9)、スキャナモータ16を一旦オフし(ステップ#5
0)、露光ランプ4を消灯する(ステップ#51)。
【0124】そして、スキャナモータ16を逆転させて
両スライダ13,13aをリターンさせ(ステップ#5
2)、第1スライダ13がホーム位置に戻るのを待ち
(ステップ#53)、スキャナモータ16をオフし(ス
テップ#54)、最後に、ステップ#55でステータス
を「READY」とする。
両スライダ13,13aをリターンさせ(ステップ#5
2)、第1スライダ13がホーム位置に戻るのを待ち
(ステップ#53)、スキャナモータ16をオフし(ス
テップ#54)、最後に、ステップ#55でステータス
を「READY」とする。
【0125】図30図は図25のステップ#5の読取り
モード指定処理のフローチャートである。ステップ#6
1で、ステータスを「WAIT」とし、ステップ#62
で、コマンドに含まれているパラメータをチェックし、
パラメータに応じて、濃度指定(ステップ#63)、変
倍率指定(ステップ#64)、又は出力対象機器の指定
などを行うその他の指定(ステップ#65)を実行す
る。そして、ステップ#66でステータスを「READ
Y」に戻す。
モード指定処理のフローチャートである。ステップ#6
1で、ステータスを「WAIT」とし、ステップ#62
で、コマンドに含まれているパラメータをチェックし、
パラメータに応じて、濃度指定(ステップ#63)、変
倍率指定(ステップ#64)、又は出力対象機器の指定
などを行うその他の指定(ステップ#65)を実行す
る。そして、ステップ#66でステータスを「READ
Y」に戻す。
【0126】図31はステップ#64の変倍率指定処理
のフローチャートである。まず、指定された変倍率Mを
変倍部280a,bに設定する(ステップ#641)。
次に、上述した条件と照らしあわせ、変倍部280a,
bにおいてシフト処理が必要か否かを判断し(ステップ
#642)、シフト処理が必要であればシフト量QS
1、QS2の設定を行う(ステップ#643)。
のフローチャートである。まず、指定された変倍率Mを
変倍部280a,bに設定する(ステップ#641)。
次に、上述した条件と照らしあわせ、変倍部280a,
bにおいてシフト処理が必要か否かを判断し(ステップ
#642)、シフト処理が必要であればシフト量QS
1、QS2の設定を行う(ステップ#643)。
【0127】次に、数値DATCをCPU20からカウ
ンタ切換え部614に設定し(ステップ#644)、指
定された変倍率M、設定したシフト量QS1、QS2、
及び設計値に基づいて、初期値CONTU,CONTD
を上述の式に従って計算し、はき出しカウンタU612
及びはき出しカウンタD613にそれぞれ設定する(ス
テップ#645,646)。
ンタ切換え部614に設定し(ステップ#644)、指
定された変倍率M、設定したシフト量QS1、QS2、
及び設計値に基づいて、初期値CONTU,CONTD
を上述の式に従って計算し、はき出しカウンタU612
及びはき出しカウンタD613にそれぞれ設定する(ス
テップ#645,646)。
【0128】図32はステップ#63の濃度指定処理の
フローチャートである。ステップ#71で、濃度の指定
方法が自動であるか否かをチェックする。指定方法が自
動以外であれば、ステップ#74へ移り、そこでオペレ
ータによる指定操作に基づいてホスト装置から送られる
パラメータに応じて濃度変換部26a,bの設定を行
う。
フローチャートである。ステップ#71で、濃度の指定
方法が自動であるか否かをチェックする。指定方法が自
動以外であれば、ステップ#74へ移り、そこでオペレ
ータによる指定操作に基づいてホスト装置から送られる
パラメータに応じて濃度変換部26a,bの設定を行
う。
【0129】ステップ#71で自動と判断された場合に
は、ステップ#72で原稿の濃度を検知するための予備
走査を行い、ラインメモリ24に順次格納される画像デ
ータDm17〜10をRAM20cに適時取り込む。そ
して、ステップ#73でRAM20cのデータに基づい
て原稿の濃度を検知した後にステップ#74へ進み、検
知結果に応じて濃度変換部26a,bの設定を行う。
は、ステップ#72で原稿の濃度を検知するための予備
走査を行い、ラインメモリ24に順次格納される画像デ
ータDm17〜10をRAM20cに適時取り込む。そ
して、ステップ#73でRAM20cのデータに基づい
て原稿の濃度を検知した後にステップ#74へ進み、検
知結果に応じて濃度変換部26a,bの設定を行う。
【0130】図33はステップ#6の属性指定処理のフ
ローチャートである。まず、ステータスを「WAIT」
とし(ステップ#81)、指定の正否をチェックする
(ステップ#82)。
ローチャートである。まず、ステータスを「WAIT」
とし(ステップ#81)、指定の正否をチェックする
(ステップ#82)。
【0131】指定が正しくない場合、例えば、読取り範
囲外の領域が指定された場合や座標指定の順序に誤りが
ある場合には、ステップ#85へ移ってエラーコードを
ホスト装置へ送信する。
囲外の領域が指定された場合や座標指定の順序に誤りが
ある場合には、ステップ#85へ移ってエラーコードを
ホスト装置へ送信する。
【0132】指定が正しい場合には、属性メモリ30に
対して指定属性データa0,a1,a2を書き込む属性
データ書込み処理を実行し(ステップ#83)、ステー
タスを「READY」とする(ステップ#84)。
対して指定属性データa0,a1,a2を書き込む属性
データ書込み処理を実行し(ステップ#83)、ステー
タスを「READY」とする(ステップ#84)。
【0133】図34はステップ#83の属性データ書込
み処理のフローチャートである。ステップ#91で、ホ
スト装置からの指定の種別をチェックし、種別に応じて
ステップ#92〜ステップ#98の各処理を実行する。
み処理のフローチャートである。ステップ#91で、ホ
スト装置からの指定の種別をチェックし、種別に応じて
ステップ#92〜ステップ#98の各処理を実行する。
【0134】すなわち、2値化属性の自動判別が指定さ
れた場合には、ステップ#92で、指定された区分領域
Eについて、指定属性データa0を「0」とする。2値
化属性が予め指定された場合には、ステップ#93で、
指定された区分領域Eについて、指定属性データa0を
「1」とする。
れた場合には、ステップ#92で、指定された区分領域
Eについて、指定属性データa0を「0」とする。2値
化属性が予め指定された場合には、ステップ#93で、
指定された区分領域Eについて、指定属性データa0を
「1」とする。
【0135】ポジの指定、つまり、白黒反転を行わない
旨の指定がなされた場合には、ステップ#94で、指定
された区分領域Eについて、指定属性データa1を
「0」とする。これに対して、ネガの指定、つまり、白
黒反転を行う旨の指定がなされた場合には、ステップ#
95で、指定された区分領域Eについて、指定属性デー
タa1を「1」とする。
旨の指定がなされた場合には、ステップ#94で、指定
された区分領域Eについて、指定属性データa1を
「0」とする。これに対して、ネガの指定、つまり、白
黒反転を行う旨の指定がなされた場合には、ステップ#
95で、指定された区分領域Eについて、指定属性デー
タa1を「1」とする。
【0136】トリミングが指定された場合には、ステッ
プ#96で、指定された区分領域E以外について、指定
属性データa2を「1」とし、マスキングが指定された
場合には、ステップ#97で、指定された区分領域Eに
ついて、指定属性データa2を「1」とする。
プ#96で、指定された区分領域E以外について、指定
属性データa2を「1」とし、マスキングが指定された
場合には、ステップ#97で、指定された区分領域Eに
ついて、指定属性データa2を「1」とする。
【0137】また、トリミング・マスキング解除が指定
された場合には、ステップ#98で、指定された区分領
域E以外について、指定属性データa2を「0」に戻
す。図35はステップ#7の出力データ指定処理のフロ
ーチャートである。
された場合には、ステップ#98で、指定された区分領
域E以外について、指定属性データa2を「0」に戻
す。図35はステップ#7の出力データ指定処理のフロ
ーチャートである。
【0138】このルーチンでは、最初にステップ#10
1で出力データDATAの種別をチェックし、種別に応
じて、ステップ#102〜ステップ#104の処理を行
う。画像データVIDEO0〜7のみの出力が選択され
た場合には、ステップ#102で、出力制御データC
0,C1をともに「0」とする。
1で出力データDATAの種別をチェックし、種別に応
じて、ステップ#102〜ステップ#104の処理を行
う。画像データVIDEO0〜7のみの出力が選択され
た場合には、ステップ#102で、出力制御データC
0,C1をともに「0」とする。
【0139】属性データa4〜0のみの出力が選択され
た場合には、ステップ#103が実行され、出力制御デ
ータC0は「1」とされ、出力制御データC1は「0」
とされる。
た場合には、ステップ#103が実行され、出力制御デ
ータC0は「1」とされ、出力制御データC1は「0」
とされる。
【0140】また、画像データVIDEO0〜7及び属
性データa4〜0の双方の出力が選択された場合には、
ステップ#104で、出力制御データC0は「0」とさ
れ、出力制御データC1は「1」とされる。
性データa4〜0の双方の出力が選択された場合には、
ステップ#104で、出力制御データC0は「0」とさ
れ、出力制御データC1は「1」とされる。
【0141】〔第2実施例〕以下、図36〜図45を参
照して本発明の第2実施例について説明する。なお、図
36〜図45において、図1及び図2と同一又は同種の
機能を有する構成要素には同一の符号を付し、それらの
説明を省略又は簡略化する。
照して本発明の第2実施例について説明する。なお、図
36〜図45において、図1及び図2と同一又は同種の
機能を有する構成要素には同一の符号を付し、それらの
説明を省略又は簡略化する。
【0142】第2実施例に係るイメージリーダ1Sの基
本的構成は、図2に示した上述のイメージリーダ1とほ
ぼ同様である。ただし、イメージリーダ1Sでは、原稿
台ガラス2は最大でA2サイズの原稿が載置可能であ
り、単一のイメージセンサー10によって原稿の読取り
が行われる。
本的構成は、図2に示した上述のイメージリーダ1とほ
ぼ同様である。ただし、イメージリーダ1Sでは、原稿
台ガラス2は最大でA2サイズの原稿が載置可能であ
り、単一のイメージセンサー10によって原稿の読取り
が行われる。
【0143】イメージセンサー10は、主走査方向に連
続するように配列された複数個のCCDチップにより構
成され、その解像度は400画素/インチである。各C
CDチップには、多数の受光素子が1列に配列されてい
る。1つの受光素子が原稿画像の1つの画素に対応し、
その反射強度に応じた画像信号(光電変換信号)が電気
回路部12Sへ出力される。
続するように配列された複数個のCCDチップにより構
成され、その解像度は400画素/インチである。各C
CDチップには、多数の受光素子が1列に配列されてい
る。1つの受光素子が原稿画像の1つの画素に対応し、
その反射強度に応じた画像信号(光電変換信号)が電気
回路部12Sへ出力される。
【0144】図36はイメージリーダ1Sの電気回路部
12Sのブロック図である。電気回路部12Sは、イメ
ージセンサー10からの光電変換信号を所定のレベルに
増幅する増幅部21、増幅されたアナログ信号をA/D
変換(量子化)して8ビットの画像データD7〜0を出
力するデジタル化処理部22、画像データD7〜0を奇
数ラインの画像データOD7〜0と偶数ラインの画像デ
ータED7〜0とに分離するライン分離部100、シェ
ーディング補正部23a,b、濃度変換部26a,b、
トリミング/マスキングなどの画像編集及び2値化処理
を含むデジタル信号処理を行う画像処理部28a,b、
データ出力の制御のための出力制御部29S、トリミン
グ/マスキングの領域指定のためのトリミング・マスキ
ング制御部27、クロック発生部41、シェーディング
補正部23a,bからそれぞれ出力される画像データO
D17〜10,ED17〜10の1ライン分の記憶を行
うラインメモリ24、同期信号発生部40S、及びこれ
らの全体を制御するCPU20Sなどから構成されてい
る。
12Sのブロック図である。電気回路部12Sは、イメ
ージセンサー10からの光電変換信号を所定のレベルに
増幅する増幅部21、増幅されたアナログ信号をA/D
変換(量子化)して8ビットの画像データD7〜0を出
力するデジタル化処理部22、画像データD7〜0を奇
数ラインの画像データOD7〜0と偶数ラインの画像デ
ータED7〜0とに分離するライン分離部100、シェ
ーディング補正部23a,b、濃度変換部26a,b、
トリミング/マスキングなどの画像編集及び2値化処理
を含むデジタル信号処理を行う画像処理部28a,b、
データ出力の制御のための出力制御部29S、トリミン
グ/マスキングの領域指定のためのトリミング・マスキ
ング制御部27、クロック発生部41、シェーディング
補正部23a,bからそれぞれ出力される画像データO
D17〜10,ED17〜10の1ライン分の記憶を行
うラインメモリ24、同期信号発生部40S、及びこれ
らの全体を制御するCPU20Sなどから構成されてい
る。
【0145】CPU20Sは、オペレータによる操作手
段を備えた外部ホスト装置との間で、各種コマンド(制
御命令コードデータ)やイメージリーダ1Sの動作状態
(ステータス)を示すデータの受け渡しのための通信を
行い、受信したコマンドに基づいて原稿の読取りに先だ
って画像編集(トリミング/マスキングなど)を規定す
るデータを生成し、そのデータをトリミング・マスキン
グ制御部27にセットする。
段を備えた外部ホスト装置との間で、各種コマンド(制
御命令コードデータ)やイメージリーダ1Sの動作状態
(ステータス)を示すデータの受け渡しのための通信を
行い、受信したコマンドに基づいて原稿の読取りに先だ
って画像編集(トリミング/マスキングなど)を規定す
るデータを生成し、そのデータをトリミング・マスキン
グ制御部27にセットする。
【0146】同期信号発生部40Sから出力される信号
としては、1画素毎のデータ伝送タイミングの基準とな
る画素クロックSYNCK、画素クロックSYNCKの
2倍の周期の画素クロック1/2SYNCK、主走査の
1ライン毎に出力される水平同期信号Hsync、水平
同期信号Hsyncの2倍の周期の第2水平同期信号1
/2Hsync、イメージリーダ1Sからのデータ出力
有効期間を示す出力イネーブル信号VDなどがある。な
お、これらの信号の内、水平同期信号Hsync、第2
水平同期信号1/2Hsync、及び出力イネーブル信
号VDは、ローアクティブの信号である。
としては、1画素毎のデータ伝送タイミングの基準とな
る画素クロックSYNCK、画素クロックSYNCKの
2倍の周期の画素クロック1/2SYNCK、主走査の
1ライン毎に出力される水平同期信号Hsync、水平
同期信号Hsyncの2倍の周期の第2水平同期信号1
/2Hsync、イメージリーダ1Sからのデータ出力
有効期間を示す出力イネーブル信号VDなどがある。な
お、これらの信号の内、水平同期信号Hsync、第2
水平同期信号1/2Hsync、及び出力イネーブル信
号VDは、ローアクティブの信号である。
【0147】図37は図36のライン分離部100のブ
ロック図、図38はライン分離部100の動作を規定す
る各種信号のタイミングチャート、図39はライン分離
部100の各部の動作を表形式で示す図、図40はライ
ン分離部100の入力と出力との関係を示すタイミング
チャートである。なお、図38(b)は図38(a)の
一部を拡大したものである。
ロック図、図38はライン分離部100の動作を規定す
る各種信号のタイミングチャート、図39はライン分離
部100の各部の動作を表形式で示す図、図40はライ
ン分離部100の入力と出力との関係を示すタイミング
チャートである。なお、図38(b)は図38(a)の
一部を拡大したものである。
【0148】ライン分離部100は、4個のFIFOメ
モリ801,802,803,804から構成されてい
る。各FIFOメモリ801〜804は、1ライン分の
画像データD7〜0を記憶可能な容量(約5000バイ
ト)を有する。
モリ801,802,803,804から構成されてい
る。各FIFOメモリ801〜804は、1ライン分の
画像データD7〜0を記憶可能な容量(約5000バイ
ト)を有する。
【0149】各FIFOメモリ801〜804には、ラ
イトアドレスの更新の同期信号(WCK)として画素ク
ロックSYNCKが入力され、ライトアドレスのリセッ
ト信号として水平同期信号Hsyncが入力される。ま
た、リードアドレスの更新の同期信号(RCK)として
画素クロック1/2SYNCKが入力され、リードアド
レスのリセット信号として第2水平同期信号1/2Hs
yncが入力される。
イトアドレスの更新の同期信号(WCK)として画素ク
ロックSYNCKが入力され、ライトアドレスのリセッ
ト信号として水平同期信号Hsyncが入力される。ま
た、リードアドレスの更新の同期信号(RCK)として
画素クロック1/2SYNCKが入力され、リードアド
レスのリセット信号として第2水平同期信号1/2Hs
yncが入力される。
【0150】各FIFOメモリ801〜804の書込み
動作を許可するライトイネーブル信号WE1,WE2,
WE3,WE4は、図38(a)に示すように、原稿走
査の1ライン毎に順にアクティブとなる。また、FIF
Oメモリ801,802の読出し動作(データの吐き出
し)を許可するリードイネーブル信号RE1、及び、F
IFOメモリ803,804の読出し動作を許可するリ
ードイネーブル信号RE2は、2ライン毎に交互にアク
ティブとなる。
動作を許可するライトイネーブル信号WE1,WE2,
WE3,WE4は、図38(a)に示すように、原稿走
査の1ライン毎に順にアクティブとなる。また、FIF
Oメモリ801,802の読出し動作(データの吐き出
し)を許可するリードイネーブル信号RE1、及び、F
IFOメモリ803,804の読出し動作を許可するリ
ードイネーブル信号RE2は、2ライン毎に交互にアク
ティブとなる。
【0151】図39をも参照して、前段のデジタル化処
理部22から入力された第1番目のライン1の画像デー
タD7〜0は、主走査方向の先頭の画素1から順にFI
FOメモリ801に書き込まれ、その後に入力された第
2番目のライン2の画像データD7〜0は、FIFOメ
モリ802に書き込まれる。ライン2の画像データD7
〜0の書込みの間、ライン1の画像データD7〜0はF
IFOメモリ801内で保持される。
理部22から入力された第1番目のライン1の画像デー
タD7〜0は、主走査方向の先頭の画素1から順にFI
FOメモリ801に書き込まれ、その後に入力された第
2番目のライン2の画像データD7〜0は、FIFOメ
モリ802に書き込まれる。ライン2の画像データD7
〜0の書込みの間、ライン1の画像データD7〜0はF
IFOメモリ801内で保持される。
【0152】第3番目のライン3及び第4番目のライン
4の読取り期間において、FIFOメモリ801は、書
込み時の2分の1の速度でライン1の画像データD7〜
0を奇数ラインの画像データOD7〜0としてシェーデ
ィング補正部23aへ吐き出し、同時に、FIFOメモ
リ802は、ライン2の画像データD7〜0を偶数ライ
ンの画像データED7〜0としてシェーディング補正部
23bへ吐き出す。これと並行して、FIFOメモリ8
03はライン3の画像データD7〜0を書き込み、FI
FOメモリ804はライン4の画像データD7〜0を書
き込む。
4の読取り期間において、FIFOメモリ801は、書
込み時の2分の1の速度でライン1の画像データD7〜
0を奇数ラインの画像データOD7〜0としてシェーデ
ィング補正部23aへ吐き出し、同時に、FIFOメモ
リ802は、ライン2の画像データD7〜0を偶数ライ
ンの画像データED7〜0としてシェーディング補正部
23bへ吐き出す。これと並行して、FIFOメモリ8
03はライン3の画像データD7〜0を書き込み、FI
FOメモリ804はライン4の画像データD7〜0を書
き込む。
【0153】そして、第4番目のライン4及び第5番目
のライン5の読取り期間において、FIFOメモリ80
3がライン3の画像データD7〜0を奇数ラインの画像
データOD7〜0としてシェーディング補正部23aへ
吐き出し、FIFOメモリ804がライン4の画像デー
タD7〜0を偶数ラインの画像データED7〜0として
シェーディング補正部23bへ吐き出す。
のライン5の読取り期間において、FIFOメモリ80
3がライン3の画像データD7〜0を奇数ラインの画像
データOD7〜0としてシェーディング補正部23aへ
吐き出し、FIFOメモリ804がライン4の画像デー
タD7〜0を偶数ラインの画像データED7〜0として
シェーディング補正部23bへ吐き出す。
【0154】このようにライン分離部100は、2つの
FIFOメモリ801,802と残りの2つのFIFO
メモリ803,804とが、書込みと吐出しとを交互に
繰り返し、読取り順に入力される奇数ラインの画像デー
タOD7〜0及び偶数ラインの画像データED7〜0を
同時に後段へ出力する。
FIFOメモリ801,802と残りの2つのFIFO
メモリ803,804とが、書込みと吐出しとを交互に
繰り返し、読取り順に入力される奇数ラインの画像デー
タOD7〜0及び偶数ラインの画像データED7〜0を
同時に後段へ出力する。
【0155】これにより、後段において、奇数ラインの
画像データOD7〜0と、偶数ラインの画像データED
7〜0とに対する信号処理を並行して実施することがで
き、一定時間における信号処理量を増大化してハードウ
ェアの信号処理能力に依存する読取り速度の制限を緩和
することができる。
画像データOD7〜0と、偶数ラインの画像データED
7〜0とに対する信号処理を並行して実施することがで
き、一定時間における信号処理量を増大化してハードウ
ェアの信号処理能力に依存する読取り速度の制限を緩和
することができる。
【0156】図36に戻り、ライン分離部100から出
力された画像データOD7〜0及び画像データED7〜
0に対しては、シェーディング補正とγ変換と2値化を
含む画像処理とからなる一連の信号処理が並列的に施さ
れる。なお、このとき、シェーディング補正部23a,
b、濃度変換部26a,b、及び画像処理部28a,b
の間のデータ伝送には、画素単位の伝送のタイミングを
規定する同期信号として画素クロック1/2SYNCK
が用いられる。
力された画像データOD7〜0及び画像データED7〜
0に対しては、シェーディング補正とγ変換と2値化を
含む画像処理とからなる一連の信号処理が並列的に施さ
れる。なお、このとき、シェーディング補正部23a,
b、濃度変換部26a,b、及び画像処理部28a,b
の間のデータ伝送には、画素単位の伝送のタイミングを
規定する同期信号として画素クロック1/2SYNCK
が用いられる。
【0157】そして、画像処理部28aから8画素分ず
つパラレルに出力される2値画像データO−VIDEO
7〜0、及び画像処理部28bから同様に8画素分ずつ
パラレルに出力される2値画像データE−VIDEO7
〜0は、出力制御部29Sによってライン順の画像信号
DATAに合成され、外部機器へ原稿の読取り情報とし
て出力される。このとき画像処理部28a,bと出力制
御部29Sとの間のデータ伝送の同期信号としては、画
素クロックSYNCKの16(2×8)倍の周期の画素
クロック1/16SYNCKが用いられる。
つパラレルに出力される2値画像データO−VIDEO
7〜0、及び画像処理部28bから同様に8画素分ずつ
パラレルに出力される2値画像データE−VIDEO7
〜0は、出力制御部29Sによってライン順の画像信号
DATAに合成され、外部機器へ原稿の読取り情報とし
て出力される。このとき画像処理部28a,bと出力制
御部29Sとの間のデータ伝送の同期信号としては、画
素クロックSYNCKの16(2×8)倍の周期の画素
クロック1/16SYNCKが用いられる。
【0158】図41は図36の出力制御部29Sのブロ
ック図、図42は図41のライン合成部902のブロッ
ク図、図43はライン合成部902の動作を規定する各
種信号のタイミングチャート、図44はライン合成部9
02の各部の動作を表形式で示す図、図45はライン合
成部902の入力と出力との関係を示すタイミングチャ
ートである。なお、図43(b)は図43(a)の一部
を拡大したものである。
ック図、図42は図41のライン合成部902のブロッ
ク図、図43はライン合成部902の動作を規定する各
種信号のタイミングチャート、図44はライン合成部9
02の各部の動作を表形式で示す図、図45はライン合
成部902の入力と出力との関係を示すタイミングチャ
ートである。なお、図43(b)は図43(a)の一部
を拡大したものである。
【0159】図41に示されるように出力制御部29S
は、画像出力制御部901、ライン合成部902、及び
外部機器とのマッチングのために出力インタフェース9
03から構成されている。
は、画像出力制御部901、ライン合成部902、及び
外部機器とのマッチングのために出力インタフェース9
03から構成されている。
【0160】画像出力制御部901は、CPU20Sに
よる指示に呼応して、ライン合成部902及び出力イン
タフェース903に転送クロックDOUTを与えるとと
もに、ライン合成部902内のメモリのリード/ライト
タイミングを規定するライン合成制御信号(ライトイネ
ーブル信号及びリードイネーブル信号)を出力する。転
送クロックDOUTのパルス数は、原稿のサイズによっ
て一義的に定まる有効画素数に応じて設定される。
よる指示に呼応して、ライン合成部902及び出力イン
タフェース903に転送クロックDOUTを与えるとと
もに、ライン合成部902内のメモリのリード/ライト
タイミングを規定するライン合成制御信号(ライトイネ
ーブル信号及びリードイネーブル信号)を出力する。転
送クロックDOUTのパルス数は、原稿のサイズによっ
て一義的に定まる有効画素数に応じて設定される。
【0161】出力インタフェース903は、画像信号D
ATAとともに、水平同期信号Hsync、転送クロッ
クDOUT、及び出力イネーブル信号VDを外部機器へ
出力する。
ATAとともに、水平同期信号Hsync、転送クロッ
クDOUT、及び出力イネーブル信号VDを外部機器へ
出力する。
【0162】図42に示されるように、ライン合成部9
02は、奇数ラインの画像データO−VIDEOを一時
的に記憶する2つのFIFOメモリ921,922、偶
数ラインの画像データE−VIDEOを一時的に記憶す
る2つのFIFOメモリ923,924から構成されて
いる。各FIFOメモリ921〜924は、1ライン分
の画像データの記憶が可能である。
02は、奇数ラインの画像データO−VIDEOを一時
的に記憶する2つのFIFOメモリ921,922、偶
数ラインの画像データE−VIDEOを一時的に記憶す
る2つのFIFOメモリ923,924から構成されて
いる。各FIFOメモリ921〜924は、1ライン分
の画像データの記憶が可能である。
【0163】各FIFOメモリ801〜804には、ラ
イトアドレスの更新の同期信号(WCK)として上述の
画素クロック1/16SYNCKが入力され、ライトア
ドレスのリセット信号として第2水平同期信号1/2H
syncが入力される。また、リードアドレスの更新の
同期信号(RCK)として転送クロックDOUTが入力
され、リードアドレスのリセット信号として水平同期信
号Hsyncが入力される。
イトアドレスの更新の同期信号(WCK)として上述の
画素クロック1/16SYNCKが入力され、ライトア
ドレスのリセット信号として第2水平同期信号1/2H
syncが入力される。また、リードアドレスの更新の
同期信号(RCK)として転送クロックDOUTが入力
され、リードアドレスのリセット信号として水平同期信
号Hsyncが入力される。
【0164】各FIFOメモリ921〜924の読出し
動作(吐き出し)を許可するリードイネーブル信号RE
11,RE12,RE13,RE14は、図43(a)
に示すように、RE11,RE13,RE12,RE1
4の順に原稿走査の1ライン毎にアクティブとなる。ま
た、FIFOメモリ921,923の書込み動作を許可
するライトイネーブル信号WE11、及びFIFOメモ
リ922,924の書込み動作を許可するライトイネー
ブル信号WE12は、2ライン毎に交互にアクティブと
なる。
動作(吐き出し)を許可するリードイネーブル信号RE
11,RE12,RE13,RE14は、図43(a)
に示すように、RE11,RE13,RE12,RE1
4の順に原稿走査の1ライン毎にアクティブとなる。ま
た、FIFOメモリ921,923の書込み動作を許可
するライトイネーブル信号WE11、及びFIFOメモ
リ922,924の書込み動作を許可するライトイネー
ブル信号WE12は、2ライン毎に交互にアクティブと
なる。
【0165】図44をも参照して、ライン1の画像デー
タO−VIDEO7〜0は、第2水平同期信号1/2H
syncの1周期の時間をかけて8画素分ずつFIFO
メモリ922に書き込まれる。これと同時に、ライン2
の画像データE−VIDEO7〜0も、8画素分ずつF
IFOメモリ924に書き込まれる。
タO−VIDEO7〜0は、第2水平同期信号1/2H
syncの1周期の時間をかけて8画素分ずつFIFO
メモリ922に書き込まれる。これと同時に、ライン2
の画像データE−VIDEO7〜0も、8画素分ずつF
IFOメモリ924に書き込まれる。
【0166】続いて、1ラインの走査期間(1主走査期
間)中にFIFOメモリ922からライン1の画像デー
タO−VIDEO7〜0が画像データVIDEO7〜0
として吐き出され、次の1主走査期間中にFIFOメモ
リ924からライン2の画像データE−VIDEO7〜
0が同様に画像データVIDEO7〜0として吐き出さ
れる。
間)中にFIFOメモリ922からライン1の画像デー
タO−VIDEO7〜0が画像データVIDEO7〜0
として吐き出され、次の1主走査期間中にFIFOメモ
リ924からライン2の画像データE−VIDEO7〜
0が同様に画像データVIDEO7〜0として吐き出さ
れる。
【0167】このようにライン1及びライン2の画像デ
ータVIDEO7〜0が読取り順に吐き出されている
間、FIFOメモリ921,923には、ライン3の画
像データO−VIDEO7〜0及びライン4の画像デー
タE−VIDEO7〜0が書き込まれる。
ータVIDEO7〜0が読取り順に吐き出されている
間、FIFOメモリ921,923には、ライン3の画
像データO−VIDEO7〜0及びライン4の画像デー
タE−VIDEO7〜0が書き込まれる。
【0168】そして、ライン2の画像データVIDEO
7〜0の吐出しに続いて、ライン3の画像データO−V
IDEO7〜0とライン4の画像データE−VIDEO
7〜0とが順に画像データVIDEO7〜0として吐き
出される。
7〜0の吐出しに続いて、ライン3の画像データO−V
IDEO7〜0とライン4の画像データE−VIDEO
7〜0とが順に画像データVIDEO7〜0として吐き
出される。
【0169】次に、以上の構成のイメージリーダ1Sの
動作を規定する各同期信号について詳述する。図46は
第2実施例のイメージリーダ1Sにおける画像処理の実
施形態を模式的に示す図である。
動作を規定する各同期信号について詳述する。図46は
第2実施例のイメージリーダ1Sにおける画像処理の実
施形態を模式的に示す図である。
【0170】上述の説明から明らかなように、イメージ
リーダ1Sは、画像情報の流れからみた機能の上で、走
査・デジタル化部BA、ライン分離部BB、2つの並列
画像処理部BC1,BC2、ライン合成部BD、及び出
力処理部BEから構成されている。
リーダ1Sは、画像情報の流れからみた機能の上で、走
査・デジタル化部BA、ライン分離部BB、2つの並列
画像処理部BC1,BC2、ライン合成部BD、及び出
力処理部BEから構成されている。
【0171】原稿画像は、走査・デジタル化部BAによ
って画素毎に8ビットの画像データに変換され、所定の
デジタル信号処理の所要時間を短縮するために、奇数ラ
インと偶数ラインとに一旦分離された後、同一構成の並
列画像処理部BC1,BCによって、2ラインに対して
並列的にデジタル信号処理(画像処理)が施される。そ
して、ライン合成部BDによって奇数ラインと偶数ライ
ンとを原稿走査順に並べるパラレル/シリアル変換が行
われ、画像処理後の各ラインの画像データは出力処理部
BEを経て外部へ出力される。
って画素毎に8ビットの画像データに変換され、所定の
デジタル信号処理の所要時間を短縮するために、奇数ラ
インと偶数ラインとに一旦分離された後、同一構成の並
列画像処理部BC1,BCによって、2ラインに対して
並列的にデジタル信号処理(画像処理)が施される。そ
して、ライン合成部BDによって奇数ラインと偶数ライ
ンとを原稿走査順に並べるパラレル/シリアル変換が行
われ、画像処理後の各ラインの画像データは出力処理部
BEを経て外部へ出力される。
【0172】画像データをライン単位で分離するライン
分離は、デジタル化処理の後であり且つ疑似階調処理な
どの高速化の困難な信号処理の以前であれば、適当な段
階で行えばよい。つまり、ライン分離は、例えばシェー
ディング補正及び濃度変換の高速化が容易であれば、こ
れらの処理の後に行ってもよい。
分離は、デジタル化処理の後であり且つ疑似階調処理な
どの高速化の困難な信号処理の以前であれば、適当な段
階で行えばよい。つまり、ライン分離は、例えばシェー
ディング補正及び濃度変換の高速化が容易であれば、こ
れらの処理の後に行ってもよい。
【0173】走査・デジタル化部BAにおいて、画素単
位の伝送タイミングは周期TDの画素クロックSYNC
Kによって規定され、ライン単位の伝送タイミングは周
期TLの水平同期信号Hsyncによって規定されてい
る。
位の伝送タイミングは周期TDの画素クロックSYNC
Kによって規定され、ライン単位の伝送タイミングは周
期TLの水平同期信号Hsyncによって規定されてい
る。
【0174】このとき、周期TDと周期TLとの関係は
式(20)で表される。 TL=TD×k …(20) (k:1ラインの画素数)さてここで、原稿走査と同じ
速度で各画素の画像情報を外部へ出力しようとすれば、
ライン分離後の画像処理に際して、1ラインに対して許
容される処理時間TL2は、式(21)で表されるよう
に周期TLの2倍である。また、1ライン中の画素数に
は変わりはないので、画素単位の伝送の周期TD2は式
(22)で表される。
式(20)で表される。 TL=TD×k …(20) (k:1ラインの画素数)さてここで、原稿走査と同じ
速度で各画素の画像情報を外部へ出力しようとすれば、
ライン分離後の画像処理に際して、1ラインに対して許
容される処理時間TL2は、式(21)で表されるよう
に周期TLの2倍である。また、1ライン中の画素数に
は変わりはないので、画素単位の伝送の周期TD2は式
(22)で表される。
【0175】 TL2=2・TL …(21) TD2=TL2/k=2・TD …(22) つまり、ライン分離後においては、ライン単位の同期信
号として、水平同期信号Hsyncの2分の1の周波数
(すなわち周期が2倍)の第2水平同期信号1/2Hs
yncを用いればよく、画素単位の同期信号としては、
画素クロックSYNCKの2分の1の周波数の画素クロ
ック1/2SYNCKを用いればよい。
号として、水平同期信号Hsyncの2分の1の周波数
(すなわち周期が2倍)の第2水平同期信号1/2Hs
yncを用いればよく、画素単位の同期信号としては、
画素クロックSYNCKの2分の1の周波数の画素クロ
ック1/2SYNCKを用いればよい。
【0176】また、並列画像処理部BC1,BC2にお
いては、1画素が8ビットの画像データを1ビットの画
像データに変換する2値化(疑似階調処理など)が行わ
れ、この2値化を含めた以降の段階では、8画素分の画
像データに対して同時に処理が加えられる。
いては、1画素が8ビットの画像データを1ビットの画
像データに変換する2値化(疑似階調処理など)が行わ
れ、この2値化を含めた以降の段階では、8画素分の画
像データに対して同時に処理が加えられる。
【0177】この場合、2値化の以降における画素単位
の同期信号としては、画素クロック1/2SYNCKの
8倍であって画素クロックSYNCKの16(2×8)
倍の周期をもつ画素クロック1/16SYNCKを用い
ればよい。
の同期信号としては、画素クロック1/2SYNCKの
8倍であって画素クロックSYNCKの16(2×8)
倍の周期をもつ画素クロック1/16SYNCKを用い
ればよい。
【0178】ライン合成部BDにおいては、1ライン分
の画像データの出力に対して許容される時間は、ライン
分離以前の1ラインのデータ伝送時間に等しい。それ
故、原稿走査順のデータ出力における画素単位の伝送の
周期TD2は、8画素を同時に出力することから、ライ
ン分離以前の周期TDの8倍である〔式(23)〕。す
なわち、ライン合成後の画素単位の同期信号としては、
画素クロックSYNCKの8分の1の周波数の画素クロ
ックを用いればよい。
の画像データの出力に対して許容される時間は、ライン
分離以前の1ラインのデータ伝送時間に等しい。それ
故、原稿走査順のデータ出力における画素単位の伝送の
周期TD2は、8画素を同時に出力することから、ライ
ン分離以前の周期TDの8倍である〔式(23)〕。す
なわち、ライン合成後の画素単位の同期信号としては、
画素クロックSYNCKの8分の1の周波数の画素クロ
ックを用いればよい。
【0179】 TD2=(TL/k)×8=8・TD …(23) ところで、画像処理の所要時間を短縮する上で、画像デ
ータの分割数は2に限定されるものではない。つまり、
より複雑な画像処理が必要なときなどは、3以上の複数
のラインに対して並列的に画像処理を施し、画像処理の
高速化を図ることができる。
ータの分割数は2に限定されるものではない。つまり、
より複雑な画像処理が必要なときなどは、3以上の複数
のラインに対して並列的に画像処理を施し、画像処理の
高速化を図ることができる。
【0180】そこで、図47に示すようにn(≧3)個
の並列画像処理部BC1〜BCnを設けた場合について
考える。図47において、図46の場合と同様に、原稿
の主走査の同期信号が画素クロックSYNCKであり、
副走査の同期信号が水平同期信号Hsyncであるとす
ると、画像処理の1ラインの許容処理時間TLn及びそ
れに依存する画素単位の伝送の周期TDnは式(24)
及び式(25)で表される。
の並列画像処理部BC1〜BCnを設けた場合について
考える。図47において、図46の場合と同様に、原稿
の主走査の同期信号が画素クロックSYNCKであり、
副走査の同期信号が水平同期信号Hsyncであるとす
ると、画像処理の1ラインの許容処理時間TLn及びそ
れに依存する画素単位の伝送の周期TDnは式(24)
及び式(25)で表される。
【0181】 TLn=n・TL …(24) TDn=TLn/k=n・TD …(25) (k:1ラインの画素数)つまり、ライン分離後におい
ては、ライン単位の同期信号として、水平同期信号Hs
yncのn分の1の周波数(すなわち周期がn倍)の水
平同期信号1/nHsyncを用いればよい。また、画
素単位の同期信号としては、2値化までは画素クロック
SYNCKのn分の1の周波数の画素クロック1/nS
YNCKを用い、2値化以後は画素クロックSYNCK
の(8×n)分の1の周波数の画素クロック1/8nS
YNCKを用いればよい。
ては、ライン単位の同期信号として、水平同期信号Hs
yncのn分の1の周波数(すなわち周期がn倍)の水
平同期信号1/nHsyncを用いればよい。また、画
素単位の同期信号としては、2値化までは画素クロック
SYNCKのn分の1の周波数の画素クロック1/nS
YNCKを用い、2値化以後は画素クロックSYNCK
の(8×n)分の1の周波数の画素クロック1/8nS
YNCKを用いればよい。
【0182】さらに、図47の変形例として図48に示
すように、m(≧2)個の走査・デジタル化部BA1〜
BAmを設けた場合について考える。各走査・デジタル
化部BA1〜BAmは、それぞれ水平同期信号Hsyn
cに同期して、原稿画像の1ラインをm分割した1/m
ライン分(画素数はi)の画像データを出力する。この
とき、水平同期信号Hsyncの周期TLと画素クロッ
クSYNCKの周期TDとの関係は式(26)で表され
る。
すように、m(≧2)個の走査・デジタル化部BA1〜
BAmを設けた場合について考える。各走査・デジタル
化部BA1〜BAmは、それぞれ水平同期信号Hsyn
cに同期して、原稿画像の1ラインをm分割した1/m
ライン分(画素数はi)の画像データを出力する。この
とき、水平同期信号Hsyncの周期TLと画素クロッ
クSYNCKの周期TDとの関係は式(26)で表され
る。
【0183】TL=TD×i …(26) ライン合成部BBは、入力されたm個の画像データを1
ラインの画像データにまとめ、nライン分の画像データ
が入力された時点でそれらを同時に各並列画像処理部B
C1〜BCnへ出力する。
ラインの画像データにまとめ、nライン分の画像データ
が入力された時点でそれらを同時に各並列画像処理部B
C1〜BCnへ出力する。
【0184】上述のように画像処理の1ラインの許容処
理時間TLnは、周期TLのn倍である〔式(2
4)〕。したがって、1ラインの画素数はm×iである
ので、2値化までの画像処理(1画素単位の処理)にお
ける画素単位の伝送周期TDnは、式(27)で表され
る。
理時間TLnは、周期TLのn倍である〔式(2
4)〕。したがって、1ラインの画素数はm×iである
ので、2値化までの画像処理(1画素単位の処理)にお
ける画素単位の伝送周期TDnは、式(27)で表され
る。
【0185】 TDn=TLn/(m×i) =(n・TL)/(m×i)= =〔n・(TD×i)〕/(m×i) =(n/m)TD …(27) つまり、2値化までの画像処理の画素単位の同期信号と
して、原稿走査時の同期信号である画素クロックSYN
CKのm/n倍の周波数の画素クロックm/nSYNC
Kを用いればよい。そして、8画素を同時に伝送する2
値化以後の各段階では、画素クロックSYNCKの(m
/8n)倍の周波数の画素クロックm/8nSYNCK
を用いればよい。
して、原稿走査時の同期信号である画素クロックSYN
CKのm/n倍の周波数の画素クロックm/nSYNC
Kを用いればよい。そして、8画素を同時に伝送する2
値化以後の各段階では、画素クロックSYNCKの(m
/8n)倍の周波数の画素クロックm/8nSYNCK
を用いればよい。
【0186】上述の第1実施例及び第2実施例において
は、画素単位又はライン単位で画像データを分離し、並
列的に画像処理を行った後に画像データを合成して外部
へ出力するイメージリーダ1,1Sを例示したが、必ず
しもイメージリーダ1,1S内で画像データの合成を行
う必要はない。すなわち、イメージリーダ1,1Sは画
像処理後の画像データを分離状態のまま出力することと
し、外部機器内で画像データの合成を行うようにしても
よい。
は、画素単位又はライン単位で画像データを分離し、並
列的に画像処理を行った後に画像データを合成して外部
へ出力するイメージリーダ1,1Sを例示したが、必ず
しもイメージリーダ1,1S内で画像データの合成を行
う必要はない。すなわち、イメージリーダ1,1Sは画
像処理後の画像データを分離状態のまま出力することと
し、外部機器内で画像データの合成を行うようにしても
よい。
【0187】また、イメージリーダ1,1Sが行う画像
処理の内容は用途に応じて適宜選定することができ、外
部機器が階調表示可能なディスプレイを備えたコンピュ
ータシステムや2値化機能を有したレーザプリンタなど
である場合には、2値化処理を行わずに1画素が8ビッ
トの画像データを出力してもよい。
処理の内容は用途に応じて適宜選定することができ、外
部機器が階調表示可能なディスプレイを備えたコンピュ
ータシステムや2値化機能を有したレーザプリンタなど
である場合には、2値化処理を行わずに1画素が8ビッ
トの画像データを出力してもよい。
【0188】さらに、イメージリーダ1,1Sの各部の
構成、動作のタイミングなどは上述した以外に種々変更
することができる。
構成、動作のタイミングなどは上述した以外に種々変更
することができる。
【0189】
【発明の効果】本発明によれば、2値化処理などの画像
処理速度を向上させることができ、原稿サイズが大きい
場合にも読み取り速度が低下しない。
処理速度を向上させることができ、原稿サイズが大きい
場合にも読み取り速度が低下しない。
【0190】請求項5の発明によれば、画像処理速度を
向上させるとともに、画像濃度又は色調などが部分によ
って異なることを防止して良好な画像品質を得ることが
できる。
向上させるとともに、画像濃度又は色調などが部分によ
って異なることを防止して良好な画像品質を得ることが
できる。
【0191】請求項7の発明によれば、簡単な構成によ
って2つの疑似階調処理を並列的に行い、画像処理速度
を向上させ且つ良好な画像品質を得ることができる。
って2つの疑似階調処理を並列的に行い、画像処理速度
を向上させ且つ良好な画像品質を得ることができる。
【図1】本発明に係るイメージリーダの電気回路部のブ
ロック図である。
ロック図である。
【図2】イメージリーダの概略の構成を示す断面正面図
である。
である。
【図3】画像処理部のブロック図である。
【図4】1ライン合成分離部のブロック図である。
【図5】分離部のブロック図である。
【図6】アドレス発生制御部のブロック図である。
【図7】疑似中間調処理部のブロック図である。
【図8】ライン合成部のブロック図である。
【図9】分離部の各部の信号の状態を示すタイミングチ
ャートである。
ャートである。
【図10】アドレス発生制御部の各部の信号の状態を示
すタイミングチャートである。
すタイミングチャートである。
【図11】アドレス発生制御部の各部の信号の状態を示
すタイミングチャートである。
すタイミングチャートである。
【図12】1ライン合成分離部の各部の信号の状態を示
すタイミングチャートである。
すタイミングチャートである。
【図13】疑似中間調処理部のカウンタの動作状態を示
すタイミングチャートである。
すタイミングチャートである。
【図14】疑似中間調処理部の各部の信号の状態を示す
タイミングチャートである。
タイミングチャートである。
【図15】ライン合成部の各部の信号の状態を示すタイ
ミングチャートである。
ミングチャートである。
【図16】原稿とイメージセンサーとの位置関係を示す
図である。
図である。
【図17】イメージセンサーにより原稿を読み取った画
像を示す図である。
像を示す図である。
【図18】イメージセンサーで読み取った画像を単純に
合わせた場合の画像を示す図である。
合わせた場合の画像を示す図である。
【図19】原稿の画像と記憶部に記憶される画像との関
係を模式的に示す図である。
係を模式的に示す図である。
【図20】原稿の画像を縮小して記憶部に記憶される画
像を模式的に示す図である。
像を模式的に示す図である。
【図21】原稿の画像を拡大した画像と記憶部に記憶さ
れる画像との関係を模式的に示す図である。
れる画像との関係を模式的に示す図である。
【図22】通常処理に用いられる16階調のディザマト
リックスの例を示す図である。
リックスの例を示す図である。
【図23】ディザROMのアドレスと窓番号との関係を
示す図である。
示す図である。
【図24】ディザROMの記憶内容を窓番号で示す図で
ある。
ある。
【図25】CPUの動作を概略的に示すメインフローチ
ャートである。
ャートである。
【図26】受信処理のフローチャートである。
【図27】送信処理のフローチャートである。
【図28】初期設定処理のフローチャートである。
【図29】読取り処理のフローチャートである。
【図30】読取りモード指定処理のフローチャートであ
る。
る。
【図31】変倍率指定処理のフローチャートである。
【図32】濃度指定処理のフローチャートである。
【図33】属性指定処理のフローチャートである。
【図34】属性データ書込み処理のフローチャートであ
る。
る。
【図35】出力データ指定処理のフローチャートであ
る。
る。
【図36】第2実施例の電気回路部のブロック図であ
る。
る。
【図37】図36のライン分離部のブロック図である。
【図38】ライン分離部の動作を規定する各種信号のタ
イミングチャートである。
イミングチャートである。
【図39】ライン分離部の各部の動作を表形式で示す図
である。
である。
【図40】ライン分離部の入力と出力との関係を示すタ
イミングチャートである。
イミングチャートである。
【図41】図36の出力制御部のブロック図である。
【図42】図41のライン合成部のブロック図である。
【図43】ライン合成部の動作を規定する各種信号のタ
イミングチャートである。
イミングチャートである。
【図44】ライン合成部の各部の動作を表形式で示す図
である。
である。
【図45】ライン合成部の入力と出力との関係を示すタ
イミングチャートである。
イミングチャートである。
【図46】第2実施例のイメージリーダにおける画像処
理の実施形態を模式的に示す図である。
理の実施形態を模式的に示す図である。
【図47】画像処理の実施形態の変形例を示す図であ
る。
る。
【図48】画像処理の実施形態の他の変形例を示す図で
ある。
ある。
1,1S イメージリーダ(画像読取り装置) 282 1ライン合成分離部(分割手段) 283a,283b トリミング・マスキング部(画像
処理手段) 284a,284b 単純2値化処理部(画像処理手
段) 285a 疑似中間調処理部(画像処理手段、奇数画素
用疑似階調処理手段) 285b 疑似中間調処理部(画像処理手段、偶数画素
用疑似階調処理手段) 288a,288b ネガ処理部(画像処理手段) 289 ライン合成部(合成手段)
処理手段) 284a,284b 単純2値化処理部(画像処理手
段) 285a 疑似中間調処理部(画像処理手段、奇数画素
用疑似階調処理手段) 285b 疑似中間調処理部(画像処理手段、偶数画素
用疑似階調処理手段) 288a,288b ネガ処理部(画像処理手段) 289 ライン合成部(合成手段)
Claims (7)
- 【請求項1】原稿画像を画素に細分化して読み取り、得
られた各画素のアナログ信号を多値のデジタル信号であ
る画像データに変換し、変換後の画像データに画像処理
を施し、各画素に対応したデジタル画像データを出力す
るように構成された画像読取り装置において、 前記原稿画像を、一定数の画素を基本単位として1つ又
は複数の基本単位置きに繰り返される複数の画素ブロッ
クに分割し、 分割された画素ブロック毎の画像データに対して並列的
に前記画像処理を施すことを特徴とする画像読取り装置
における画像処理方法。 - 【請求項2】原稿画像を画素に細分化して読み取り、得
られた各画素のアナログ信号を多値のデジタル信号であ
る画像データに変換し、変換後の画像データに画像処理
を施し、各画素に対応したデジタル画像データを出力す
るように構成された画像読取り装置において、 前記原稿画像を、1ライン分の画素を基本単位として1
つ又は複数の基本単位置きに繰り返される複数の画素ブ
ロックに分割し、 分割された画素ブロック毎の画像データに対して並列的
に前記画像処理を施すことを特徴とする画像読取装置に
おける画像処理方法。 - 【請求項3】原稿画像を画素に細分化して読み取り、得
られた各画素のアナログ信号を多値のデジタル信号であ
る画像データに変換し、変換後の画像データに画像処理
を施し、各画素に対応したデジタル画像データを出力す
るように構成された画像読取り装置において、 前記原稿画像を、主走査方向に連続する1つ又は複数の
画素を基本単位として1つ又は複数の基本単位置きに繰
り返される複数の画素ブロックに分割し、 分割された画素ブロック毎の画像データに対して並列的
に前記画像処理を施した後、 画素ブロック毎の画像データを合成して前記原稿画像に
対応する画像データを出力することを特徴とする画像読
取り装置における画像処理方法。 - 【請求項4】原稿画像を画素に細分化して読み取り、得
られた各画素のアナログ信号を多値のデジタル信号であ
る画像データに変換し、変換後の画像データに画像処理
を施し、各画素に対応したデジタル画像データを出力す
るように構成された画像読取り装置において、 変換後の画像データを主走査方向の各ラインにおいて1
つ又は複数の画素ブロックに分割するための分割手段
と、 前記分割手段により分割された画素ブロック毎の画像デ
ータに対して並列的に前記画像処理を施すための複数の
画像処理手段とを有してなることを特徴とする画像読取
り装置。 - 【請求項5】前記分割手段は、各ラインにおける奇数番
目の画素の画像データの集合である奇数画素ブロックと
偶数番目の画素の画像データの集合である偶数画素ブロ
ックとに分割することを特徴とする請求項4記載の画像
読取り装置。 - 【請求項6】前記画像処理手段により画像処理が施され
た画素ブロック毎の画像データを合成するための合成手
段を有してなることを特徴とする請求項4又は請求項5
記載の画像読取り装置。 - 【請求項7】原稿画像を画素に細分化して読み取り、得
られた各画素のアナログ信号を多値のデジタル信号であ
る画像データに変換し、変換後の画像データに画像処理
を施し、各画素に対応した2値の画像データを出力する
ように構成された画像読取り装置において、 変換後の画像データを主走査方向の各ラインにおいて奇
数番目の画素の画像データの集合である奇数画素ブロッ
クと偶数番目の画素の画像データの集合である偶数画素
ブロックとに分割するための分割手段と、 前記分割手段により分割された奇数画素ブロックの画像
データに対して、ディザマトリクスの奇数番目の閾値レ
ベルを用いて疑似階調処理を施す奇数画素用疑似階調処
理手段と、 前記分割手段により分割された偶数画素ブロックの画像
データに対して、ディザマトリクスの偶数番目の閾値レ
ベルを用いて疑似階調処理を施す偶数画素用疑似階調処
理手段とを有してなることを特徴とする画像読取り装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/748,966 US6228125B1 (en) | 1992-01-21 | 1996-11-13 | Image processing apparatus for parallel image processing and method therefor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-8176 | 1992-01-21 | ||
JP817692 | 1992-01-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05268479A true JPH05268479A (ja) | 1993-10-15 |
Family
ID=11686013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5005097A Pending JPH05268479A (ja) | 1992-01-21 | 1993-01-14 | 画像読取り装置における画像処理方法及び画像読取り装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05268479A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181873A (ja) * | 1994-12-21 | 1996-07-12 | Ricoh Co Ltd | 画像形成装置 |
WO2013015543A1 (en) * | 2011-07-26 | 2013-01-31 | Lg Innotek Co., Ltd. | Multi-image processing apparatus |
US20150030133A1 (en) * | 2012-01-06 | 2015-01-29 | Kabushiki Kaisha Toshiba | Two-dimensional radiation display device and two-dimensional radiation display method |
-
1993
- 1993-01-14 JP JP5005097A patent/JPH05268479A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181873A (ja) * | 1994-12-21 | 1996-07-12 | Ricoh Co Ltd | 画像形成装置 |
WO2013015543A1 (en) * | 2011-07-26 | 2013-01-31 | Lg Innotek Co., Ltd. | Multi-image processing apparatus |
US20150030133A1 (en) * | 2012-01-06 | 2015-01-29 | Kabushiki Kaisha Toshiba | Two-dimensional radiation display device and two-dimensional radiation display method |
US9086498B2 (en) * | 2012-01-06 | 2015-07-21 | Kabushiki Kaisha Toshiba | Two-dimensional radiation display device and two-dimensional radiation display method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495669B2 (en) | Image processing apparatus and image processing method | |
JP3219403B2 (ja) | 画像記憶装置 | |
JP3178541B2 (ja) | 画像処理方法及び装置 | |
US5371610A (en) | Image data processing apparatus | |
JP4384124B2 (ja) | 画像処理装置及び画像処理方法 | |
US6228125B1 (en) | Image processing apparatus for parallel image processing and method therefor | |
JPH05268479A (ja) | 画像読取り装置における画像処理方法及び画像読取り装置 | |
JPH05199404A (ja) | 画像読取り装置における拡大変倍処理方法 | |
JP3870190B2 (ja) | 画像処理装置 | |
JPH03102955A (ja) | 画像読取装置 | |
JPH07123240A (ja) | デジタル画像処理システムの領域信号生成方法及び装置 | |
JP3206932B2 (ja) | 画像処理方法及び装置 | |
JP3203024B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2727455B2 (ja) | 画像データ処理装置 | |
JP3302010B2 (ja) | 電子機器の制御方法 | |
JP3359045B2 (ja) | 画像処理装置及び画像処理方法 | |
JP3382247B2 (ja) | 画像処理システム | |
JP2000032258A (ja) | 画像処理装置および画像処理方法 | |
JPH0810900B2 (ja) | カラー画像処理装置 | |
JP2557481B2 (ja) | カラー画像処理装置 | |
JPH03214967A (ja) | 画像読取り装置 | |
JPS63114373A (ja) | 画像処理装置 | |
JPH11234512A (ja) | 画像処理装置 | |
JPH03214970A (ja) | 画像読取り装置 | |
JPH03214965A (ja) | 画像読取り装置 |