JPH05267494A - 半導体回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、外部から印加される高圧サージに
対して内部素子を保護するようにした半導体回路装置の
製造方法を提供するにある。 【構成】ハイブリッド基板11に対して搭載されるように
なる半導体素子12に接続されるようにして、導電ペース
トにより配線14が形成され、乾燥後焼成される。この配
線14には適宜抵抗Ｒが形成され、さらに信号ライン141
、143 部それぞれと接地ライン142 との間に、同様に
導電ペーストにより放電保護回路151 、152が形成さ
れ、乾燥後焼成されている。そして、この基板11の表面
に、半導体素子12の搭載領域を除いてガラス塗膜16を形
成し、その後放電保護回路151 、152 に形成したくびれ
部に対応して、ガラス塗膜16と共に回路151 、152 を断
つレーザトリミングを行って、所定の耐圧のギャップ19
1 、192 を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばイグナイタ等
を構成するハイブリッド基板に搭載されたＩＣ等の半導
体素子を、外部からのサージ電圧から保護する半導体回
路装置の製造方法に関する。

【０００２】

【従来の技術】ＩＣ等の半導体素子を搭載したハイブリ
ッド回路装置にあっては、ハイブリッド基板表面に半導
体素子と信号入力端子、さらに半導体素子と接地端子と
の間を接続する配線が形成されているもので、外部端子
から高圧サージ電圧が入力されると、搭載された半導体
素子が破壊されることがある。

【０００３】したがって、この様な回路装置にあって
は、高圧サージ電圧に対する保護手段が設けられている
もので、例えば図６で示すように被保護半導体素子に接
続される信号回路51と接地回路52との間に、高圧サージ
を吸収するための保護素子53を接続している。この場
合、保護素子53としてはコンデンサおよびダイオードが
使用されるもので、信号回路51および接地回路52に対し
てはんだ付けすることによって搭載している。

【０００４】しかし、この様に保護素子53をはんだ付け
によって搭載したのでは、保護素子自体が高価であるの
みならず、この保護素子53がはんだによって保持される
ものであるため、特に機械的な耐久性で充分な信頼性が
得られない。

【０００５】また、図７で示すように被保護半導体素子
に接続される信号回路51と接地回路52との間に、導電ペ
ーストの印刷パターンによって構成される配線素材に放
電ギャップ54が形成されるように構成し、サージ高電圧
が印加されたときにこの放電ギャップ54部で放電し、高
圧サージが接地にリークされるように構成することも考
えられる（例えば、実開昭５８−１７９６７号公報）。

【０００６】しかし、この様な放電ギャップは放電ペー
ストを塗布するときに所定の形状パターンに設定される
ものであり、この導電性のパターンが形成された後焼成
し、さらにその表面に絶縁用のガラスペーストを印刷す
るように構成される。したがって、放電ギャップ54部分
においてもガラス被膜によって覆われるようになるもの
であり、このガラス被膜によって耐圧が高くなって、放
電ギャップとしての機能を充分に発揮することができな
い。

【０００７】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、印加された高圧サージ電圧
が、被保護半導体素子に至ることがなく、直接接地部に
リークされるようにするもので、特に高価な素子等を使
用することなく簡単な加工作業によって高圧サージから
の保護の目的が達成できるようにした半導体回路装置の
製造方法を提供しようとするものである。

【０００８】

【課題を解決するための手段】この発明に係る半導体回
路装置の製造方法にあっては、半導体素子が搭載される
絶縁性基板の表面に、前記半導体素子と信号入力端子部
および接地端子部とを接続し、さらに前記信号入力端子
部と前記接地端子部との間に放電保護回路を形成するよ
うに導電体ペーストによる配線層を形成し、この配線層
部を含む基板表面にガラス塗膜を形成して焼成する。そ
して、前記配線層の前記放電保護回路部を、前記焼成さ
れたガラス塗膜を含み切断して、放電回路部に所定の電
圧で放電する間隙が形成されるようにしている。

【０００９】

【作用】この様な半導体装置の製造方法によれば、信号
入力端子と接地端子との間に形成された導電ペーストに
よる放電保護回路部が、表面に絶縁保護用のガラス塗膜
と共に、例えばレーザ加工等によって切断され、高圧サ
ージ電圧が印加されたときにこのサージ電圧を接地にリ
ークする放電間隙が形成される。この場合、放電保護回
路はガラス塗膜と共に切断されるものであり、トリミン
グによって導体を切断するもので、パターンによって管
理することができないような微小間隙を容易に形成でき
るものであって、基板に搭載された半導体素子をサージ
から効果的に保護することができる。特に、放電間隙部
において表面にガラス塗膜が存在しないものであるた
め、サージ電圧を容易に接地にリークさせることができ
るもので、半導体素子の保護機能の信頼性が高いもので
ある。

【００１０】

【実施例】以下、この発明の一実施例を図面に基づき説
明する。図１は半導体回路装置の構成を示すもので、例
えばアルミナ等によって構成される絶縁性のハイブリッ
ド基板11の表面に、モノシリックＩＣ等の半導体素子12
が搭載されるもので、この基板11の１つの縁に沿って配
置形成された外部引き出し用ランド131 〜133 と半導体
素子12とを接続するように、配線14が形成される。

【００１１】この配線14は、導電ペーストを所定のマス
クを用いて所定のパターンに印刷することによって形成
されるもので、ランド131 および133 それぞれと半導体
素子12とを接続する信号ライン141 および142 、さらに
半導体素子12とランド132 とを接続する接地ライン143
を形成するもので、さらに半導体素子12と並列にライン
144 が形成されている。この様に塗布された導電ペース
トは、乾燥後適宜焼成される。

【００１２】この場合、ライン141 、142 、144 には、
それぞれ抵抗Ｒが直列に接続されるようになるもので、
この抵抗Ｒは配線14が形成された後所定個所に抵抗ペー
ストを印刷することによって形成され、この印刷された
抵抗ペーストは乾燥した後焼成される。

【００１３】外部引き出し用ランド131 と132 との間、
さらに外部引き出し用ランド132 と133 との間には、そ
れぞれ放電保護回路151 および152 が形成される。この
保護回路151 および152 は、配線14が形成されるときに
同時に導電ペーストの印刷によって形成されるもので、
この保護回路151 および152 それぞれの途中には、トリ
ミング加工用のくびれが形成されている。

【００１４】半導体素子12が搭載される前の、配線14お
よび放電保護回路151 、152 の形成されたハイブリッド
基板11の表面には、半導体素子12の搭載部分を除き印刷
等によってガラス塗膜16が形成されるもので、このガラ
ス塗膜16は印刷乾燥後、焼成される。

【００１５】この様に半導体素子12の搭載されたハイブ
リッド基板11は、ケース17に搭載されて接着固定される
ようになるもので、基板11に形成した外部引き出し用ラ
ンド131 〜133 は、ケース17に形成したターミナル181
〜183 にそれぞれリード線によって接続される。この場
合、ターミナル181 と183 には信号が供給され、ターミ
ナル182 は接地（ＧＮＤ）に接続される。

【００１６】抵抗ペーストの印刷によって形成された抵
抗Ｒは、ストレートカット、ＬカットあるいはＣカット
等によって適宜トリミングされ、回路条件に対応した抵
抗値がそれぞれ設定される。

【００１７】また、放電保護回路151 、152 において
は、そのくびれ部においてそれぞれ矢印で示すように、
例えばレーザビームによってギャップトリミングが行わ
れ、切断される。すなわち、外部からの信号ラインと接
地ラインとの間の短絡回路が、図２の（Ａ）で示すよう
に切断され、放電ギャップ（間隙）191 および192 が形
成されるように切断される。同図の（Ｂ）で示すよう
に、このギャップ19(191、192)のギャップ長Ｌおよびギ
ャップ幅Ｔは小さい方が電界強度が増大し、このギャッ
プ19部の耐圧が小さくなる。

【００１８】したがって、放電保護回路151 および152
のパターン設計時において、このトリミング部分とされ
るくびれ部の導体幅を変えることで耐圧が変更可能であ
り、さらにトリミングによるギャップ幅Ｌを制御するこ
とで耐圧を変更することができ、トリミング制御によっ
て耐圧を任意設定できる。

【００１９】すなわち、この半導体回路装置に対して信
号ラインを介して高圧サージが印加された場合には、こ
のギャップ191 あるいは192 で放電し、サージ電圧が接
地部にリークされるもので、半導体素子12が高圧サージ
から確実に保護されるようになる。

【００２０】ここでサージ保護の効果は、ギャップ191
、192 を配線を構成する導体パターン上で外部引き出
し部に近接して設定し、さらに接地ラインを内部素子12
の接地回路とは独立して単独に設けるようにすることに
よって増大される。すなわち、共通インピータンスを持
たないようにすることによって、サージ保護効果が増大
される。

【００２１】この半導体回路装置にあっては、導電ペー
ストの印刷によって配線14および放電保護回路151 、15
2 が形成され乾燥焼成された後、ガラス塗膜が印刷形成
され乾燥焼成されて、放電保護回路151 、152 とガラス
塗膜16の積層構造が完成された後、ギャップトリミング
が行われる。すなわち、図３で示すようにこの積層構造
体が一括してトリミングによって切断されてギャップ19
が形成されるようにしている。したがって、パターン印
刷では管理することができないようなギャップ長の管理
が可能とされ、耐電圧の低いギャップが設定可能であ
る。

【００２２】また、導体パターンによってギャップを形
成し、パターンによってギャップ長が管理されるように
した場合には、ギャップが形成された導体パターンが形
成された後にガラス塗膜が印刷されるようになる。した
がって、ギャップ部がガラス塗膜によって被覆されるよ
うになってギャップ部の耐圧が著しく上がり、サージ保
護の効果を上げることが困難となる。

【００２３】この点、実施例で示した方法によって製造
された半導体回路装置のギャップ19部においては、トリ
ミングと共に表面のガラス塗膜16が剥がされるようにな
り、ギャップ長に対応したサージ耐圧が確実に設定され
る。

【００２４】そして、この様に放電保護回路151 、152
部にギャップ191 、192 が形成された後、半導体素子12
が所定位置に搭載され、半田付け等によって配線141 〜
143と接続される。

【００２５】ここで、ギャップ19部の耐圧特性について
考察すると、このギャップ19部の導体幅がＴであり、ギ
ャップ長がＬであるとすると、ギャップ19部に加わるで
電界強度は、次式で表される。 Ｅ＝Ｖ・（１／Ｌ） ［Ｖ／ｍ］ 単位面積当たりのギャップ19部の耐圧をＥg とすると、 Ｅg ＜Ｅ Ｅg ＜Ｖ／Ｌ であり、ギャップ長Ｌが短くなって、ギャップ間に加わ
る電圧Ｅが単位面積当たりの耐圧Ｅg を越えると、この
ギャップ19部に絶縁破壊が生ずる。また、ギャップ幅Ｔ
についても、これを極度に小さくすることによって電界
集中を起こさせ、電界強度を増加させることが可能であ
る。

【００２６】したがって、ギャップ耐圧はギャップ長Ｌ
およびギャップ幅Ｔによって調整できるもので、まずギ
ャップ幅Ｔは放電保護回路151 、152 を形成する際の導
電ペーストの印刷パターンによって調整でき、トリミン
グ方法によってギャップ長Ｌが調整できる。

【００２７】ギャップ19を形成するトリミング方式とし
ては、レーザトリム、サンドトリム等が採用できるもの
で、レーザビームを使用したレーザトリム方式を用いる
ようにすれば、ギャップ長Ｌを充分に短くすることが可
能であり、サージ耐圧の調整も容易とされる。

【００２８】ここで、ギャップ長Ｌは１つのギャップ19
で設定しているものであるが、例えばトリミングを複数
回行い、図４で示すように例えば２個以上のギャップ19
a 、19b を形成するようにしてもよい。この場合、ギャ
ップ19a および19b のそれぞれのギャップ長Ｌ1 および
Ｌ2 を加算した値が、耐圧のために設定されるギャップ
長Ｌとされる。

【００２９】外部からサージ電圧が印加された時に、こ
の電圧がギャップ191 、192 の形成された放電保護回路
151 、152 側にリークさせるには、ギャップ耐圧Ｅg と
内部の半導体素子12の耐圧Ｖinとの関係が Ｖg ＜Ｖin とされる必要がある。

【００３０】一般に、外部端子からのインターフェース
回路を図５の（Ａ）、（Ｂ）でそれぞれ示すように構成
することができるもので、この様な回路とすることによ
って、内部半導体素子（ＩＣ）の耐圧Ｖinは次のように
なる。

【００３１】ここで、この図においてＶg 、Ｖ1 〜Ｖ4
までを、それぞれの対応部分の耐圧とすると、（Ａ）図
の場合“Ｖ2 ＝Ｖ3 ”とすると“Ｖ2 ＜Ｖ3 ＋Ｖ4 ”と
なるものであり、したがって耐圧Ｖinは Ｖin＝Ｖ1 ＋Ｖ2 となる。同様に（Ｂ）図の回路の場合にも Ｖin＝Ｖ1 ＋Ｖ2 となる。

【００３２】この様に（Ａ）および（Ｂ）の回路のいず
れにおいても、内部素子（ＩＣ）側の耐圧Ｖinは、Ｖ1
とＶ2 との和となるものであり、内部素子耐圧は、各素
子の耐圧よりも増加したことになる。したがって、“Ｖ
g ＜Ｖ1 ＋Ｖ2 ”の関係が成り立てば、高圧サージから
の保護の目的が達成される。

【００３３】この様なサージ電圧からの保護機構におい
て、ギャップ19を配線パターンの外部端子引き出し部、
すなわち図１において外部引き出しランド131 、133 付
近に設定することにより、印加された高圧サージの入口
付近で接地（ＧＮＤ）にリークさせることができるもの
で、サージ保護効果が増大される。

【００３４】また、搭載される半導体素子12の接地回路
とサージ保護用の接地回路とを分離することにより、サ
ージ保護効果が向上される。もし、半導体素子の接地回
路とサージ保護回路の接地回路とを共通にすると、外部
サージ電圧が印加されたときに内部素子上にもこのサー
ジ電流が流れ、半導体素子の接地電位が変動したり、サ
ージが半導体素子部に回り込む可能性がある。これに対
して、素子部とギャップ部の接地回路を分離すると、半
導体素子部の接地電位の変動を最小限に抑えることが可
能である。

【００３５】通常、ターミナル181 、183 部より内部の
半導体素子12へ通信信号が伝達されるものであり、高圧
サージが印加された場合には内部素子12を破壊するこの
サージ電圧が内部素子12に伝達される。

【００３６】しかし、信号ターミナル181 および183 と
接地ターミナル182 との間に、トリミングによって切断
された僅かなギャップ191 および192 が形成されるた
め、このギャップ191 、192 部の耐圧が非常には低く設
定され、印加された高圧サージがこの耐圧を越えるとギ
ャップ191 、192 部の絶縁が破壊され、サージは接地部
へリークされる。

【００３７】一般に高圧サージ電圧が印加されると、最
初に内部素子に加わる電圧は、抵抗等によって分圧され
るものであるが、抵抗を含む各ギャップ間の耐圧を越え
た部分でリークが起こる。そして、まず特定される個所
でリークが起こると、サージ電圧はインピータンスが非
常に高いものであるため、電圧が急激に下がって他の部
分が効果的に保護されることになる。

【００３８】図１で示した実施例においては、抵抗Ｒの
長さがトリミングによって形成されたギャップ191 、19
2 の長さと比較して非常に長く、抵抗Ｒ部分の耐圧はギ
ャップ191 、192 に比較して充分に高く設定される。し
たがって、高圧サージが印加されたときには、トリミン
グギャップ191 、192 側にリークされる。

【００３９】

【発明の効果】以上のようにこの発明に係る半導体回路
装置の製造方法によれば、耐圧が微小に調整可能な放電
保護回路が容易且つ確実に形成されるものであり、外部
からの高圧サージが印加された場合でも信頼性を持っ
て、内部半導体素子を高圧サージから保護できるように
した信頼性の高い半導体回路装置を製造することができ
るようになる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る半導体回路装置を説
明する構成図。

【図２】（Ａ）は上記実施例のギャップ部を取り出して
示す図、（Ｂ）はギャップ長と耐圧との関係を示す図。

【図３】ギャップ部の断面構造を示す図。

【図４】ギャップ部の他の例を説明する図。

【図５】（Ａ）および（Ｂ）はそれぞれギャップ部の耐
圧を説明するための回路図。

【図６】従来のサージ保護構造の例を説明する図。

【図７】従来の他のサージ保護構造の例を説明する図。

【符号の説明】 11…ハイブリッド基板、12…半導体素子、131 〜133 …
外部引き出しランド、14…配線、141 、143 …信号ライ
ン、142 …接地ライン、151 、152 …放電保護回路、16
…ガラス塗膜、17…ケース、181 〜103 …ターミナル、
19、191 、192…ギャップ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体素子が搭載される絶縁性基板の表
   面に、前記半導体素子と信号入力端子部および接地端子
   部とを接続し、さらに前記信号入力端子部と前記接地端
   子部との間に放電保護回路を形成するように、導電体ペ
   ーストによる配線層を形成し、焼成する配線層形成工程
   と、 前記絶縁性基板の前記配線層部を含む表面にガラス塗膜
   を形成し、焼成するガラス塗膜形成工程と、 前記配線層の前記放電保護回路部を、前記焼成されたガ
   ラス塗膜を含み切断するトリミング工程とを具備し、 前記放電回路部に所定の電圧で放電する間隙が形成され
   るようにしたことを特徴とする半導体回路装置の製造方
   法。