JPH05267494A - Manufacture of semiconductor circuit device - Google Patents
Manufacture of semiconductor circuit deviceInfo
- Publication number
- JPH05267494A JPH05267494A JP4060672A JP6067292A JPH05267494A JP H05267494 A JPH05267494 A JP H05267494A JP 4060672 A JP4060672 A JP 4060672A JP 6067292 A JP6067292 A JP 6067292A JP H05267494 A JPH05267494 A JP H05267494A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- surge
- semiconductor element
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、例えばイグナイタ等
を構成するハイブリッド基板に搭載されたＩＣ等の半導
体素子を、外部からのサージ電圧から保護する半導体回
路装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor circuit device for protecting a semiconductor element such as an IC mounted on a hybrid substrate which constitutes, for example, an igniter from a surge voltage from the outside.
【０００２】[0002]
【従来の技術】ＩＣ等の半導体素子を搭載したハイブリ
ッド回路装置にあっては、ハイブリッド基板表面に半導
体素子と信号入力端子、さらに半導体素子と接地端子と
の間を接続する配線が形成されているもので、外部端子
から高圧サージ電圧が入力されると、搭載された半導体
素子が破壊されることがある。2. Description of the Related Art In a hybrid circuit device having a semiconductor element such as an IC, a semiconductor element and a signal input terminal, and a wiring for connecting the semiconductor element and a ground terminal are formed on the surface of the hybrid substrate. However, when a high voltage surge voltage is input from an external terminal, the mounted semiconductor element may be destroyed.
【０００３】したがって、この様な回路装置にあって
は、高圧サージ電圧に対する保護手段が設けられている
もので、例えば図６で示すように被保護半導体素子に接
続される信号回路51と接地回路52との間に、高圧サージ
を吸収するための保護素子53を接続している。この場
合、保護素子53としてはコンデンサおよびダイオードが
使用されるもので、信号回路51および接地回路52に対し
てはんだ付けすることによって搭載している。Therefore, in such a circuit device, a protection means against a high voltage surge voltage is provided. For example, as shown in FIG. 6, the signal circuit 51 and the ground circuit connected to the protected semiconductor element are connected. A protective element 53 for absorbing a high voltage surge is connected to the terminal 52. In this case, a capacitor and a diode are used as the protection element 53, and the protection element 53 is mounted on the signal circuit 51 and the ground circuit 52 by soldering.
【０００４】しかし、この様に保護素子53をはんだ付け
によって搭載したのでは、保護素子自体が高価であるの
みならず、この保護素子53がはんだによって保持される
ものであるため、特に機械的な耐久性で充分な信頼性が
得られない。However, if the protective element 53 is mounted by soldering in this manner, not only is the protective element itself expensive, but the protective element 53 is held by solder, so that it is particularly mechanical. Durability does not provide sufficient reliability.
【０００５】また、図７で示すように被保護半導体素子
に接続される信号回路51と接地回路52との間に、導電ペ
ーストの印刷パターンによって構成される配線素材に放
電ギャップ54が形成されるように構成し、サージ高電圧
が印加されたときにこの放電ギャップ54部で放電し、高
圧サージが接地にリークされるように構成することも考
えられる（例えば、実開昭５８−１７９６７号公報）。Further, as shown in FIG. 7, a discharge gap 54 is formed in the wiring material constituted by the printed pattern of the conductive paste between the signal circuit 51 connected to the protected semiconductor element and the ground circuit 52. It is also conceivable that the high voltage surge is discharged in the discharge gap 54 when a high surge voltage is applied and the high voltage surge is leaked to the ground (for example, Japanese Utility Model Laid-Open No. 58-17967). ).
【０００６】しかし、この様な放電ギャップは放電ペー
ストを塗布するときに所定の形状パターンに設定される
ものであり、この導電性のパターンが形成された後焼成
し、さらにその表面に絶縁用のガラスペーストを印刷す
るように構成される。したがって、放電ギャップ54部分
においてもガラス被膜によって覆われるようになるもの
であり、このガラス被膜によって耐圧が高くなって、放
電ギャップとしての機能を充分に発揮することができな
い。However, such a discharge gap is set in a predetermined shape pattern when the discharge paste is applied. After the conductive pattern is formed, the discharge gap is fired, and the surface thereof is insulated. It is configured to print glass paste. Therefore, the portion of the discharge gap 54 is also covered with the glass coating, and the glass coating increases the withstand voltage, so that the function as the discharge gap cannot be sufficiently exhibited.
【０００７】[0007]
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、印加された高圧サージ電圧
が、被保護半導体素子に至ることがなく、直接接地部に
リークされるようにするもので、特に高価な素子等を使
用することなく簡単な加工作業によって高圧サージから
の保護の目的が達成できるようにした半導体回路装置の
製造方法を提供しようとするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an applied high voltage surge voltage is prevented from directly reaching the grounded portion without reaching the semiconductor element to be protected. Therefore, it is an object of the present invention to provide a method for manufacturing a semiconductor circuit device which can achieve the purpose of protection from a high voltage surge by a simple processing work without using an expensive element or the like.
【０００８】[0008]
【課題を解決するための手段】この発明に係る半導体回
路装置の製造方法にあっては、半導体素子が搭載される
絶縁性基板の表面に、前記半導体素子と信号入力端子部
および接地端子部とを接続し、さらに前記信号入力端子
部と前記接地端子部との間に放電保護回路を形成するよ
うに導電体ペーストによる配線層を形成し、この配線層
部を含む基板表面にガラス塗膜を形成して焼成する。そ
して、前記配線層の前記放電保護回路部を、前記焼成さ
れたガラス塗膜を含み切断して、放電回路部に所定の電
圧で放電する間隙が形成されるようにしている。In a method of manufacturing a semiconductor circuit device according to the present invention, a semiconductor element, a signal input terminal portion, and a ground terminal portion are provided on the surface of an insulating substrate on which the semiconductor element is mounted. A wiring layer made of a conductive paste so as to form a discharge protection circuit between the signal input terminal portion and the ground terminal portion, and a glass coating film is formed on the substrate surface including the wiring layer portion. Form and fire. Then, the discharge protection circuit portion of the wiring layer is cut including the fired glass coating film so that a gap for discharging at a predetermined voltage is formed in the discharge circuit portion.
【０００９】[0009]
【作用】この様な半導体装置の製造方法によれば、信号
入力端子と接地端子との間に形成された導電ペーストに
よる放電保護回路部が、表面に絶縁保護用のガラス塗膜
と共に、例えばレーザ加工等によって切断され、高圧サ
ージ電圧が印加されたときにこのサージ電圧を接地にリ
ークする放電間隙が形成される。この場合、放電保護回
路はガラス塗膜と共に切断されるものであり、トリミン
グによって導体を切断するもので、パターンによって管
理することができないような微小間隙を容易に形成でき
るものであって、基板に搭載された半導体素子をサージ
から効果的に保護することができる。特に、放電間隙部
において表面にガラス塗膜が存在しないものであるた
め、サージ電圧を容易に接地にリークさせることができ
るもので、半導体素子の保護機能の信頼性が高いもので
ある。According to such a method of manufacturing a semiconductor device, the discharge protection circuit portion formed by the conductive paste formed between the signal input terminal and the ground terminal is provided on the surface with a glass coating film for insulation protection, for example, a laser. A discharge gap is formed that is cut by processing or the like and leaks the surge voltage to the ground when a high-voltage surge voltage is applied. In this case, the discharge protection circuit is cut together with the glass coating film, the conductor is cut by trimming, and it is possible to easily form a minute gap that cannot be controlled by the pattern. The mounted semiconductor element can be effectively protected from a surge. In particular, since the glass coating film does not exist on the surface in the discharge gap, the surge voltage can be easily leaked to the ground, and the reliability of the protection function of the semiconductor element is high.
【００１０】[0010]
【実施例】以下、この発明の一実施例を図面に基づき説
明する。図１は半導体回路装置の構成を示すもので、例
えばアルミナ等によって構成される絶縁性のハイブリッ
ド基板11の表面に、モノシリックＩＣ等の半導体素子12
が搭載されるもので、この基板11の１つの縁に沿って配
置形成された外部引き出し用ランド131 〜133 と半導体
素子12とを接続するように、配線14が形成される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a semiconductor circuit device. For example, a semiconductor element 12 such as a monolithic IC is formed on the surface of an insulating hybrid substrate 11 made of alumina or the like.
The wiring 14 is formed so as to connect the external drawing lands 131 to 133 arranged and formed along one edge of the substrate 11 to the semiconductor element 12.
【００１１】この配線14は、導電ペーストを所定のマス
クを用いて所定のパターンに印刷することによって形成
されるもので、ランド131 および133 それぞれと半導体
素子12とを接続する信号ライン141 および142 、さらに
半導体素子12とランド132 とを接続する接地ライン143
を形成するもので、さらに半導体素子12と並列にライン
144 が形成されている。この様に塗布された導電ペース
トは、乾燥後適宜焼成される。The wiring 14 is formed by printing a conductive paste in a predetermined pattern using a predetermined mask, and signal lines 141 and 142 connecting the lands 131 and 133 to the semiconductor element 12, respectively. Further, a ground line 143 connecting the semiconductor element 12 and the land 132 is connected.
To form a line in parallel with the semiconductor element 12.
144 have been formed. The conductive paste thus applied is dried and then appropriately fired.
【００１２】この場合、ライン141 、142 、144 には、
それぞれ抵抗Ｒが直列に接続されるようになるもので、
この抵抗Ｒは配線14が形成された後所定個所に抵抗ペー
ストを印刷することによって形成され、この印刷された
抵抗ペーストは乾燥した後焼成される。In this case, the lines 141, 142 and 144 are
The resistors R are connected in series, respectively.
The resistance R is formed by printing a resistance paste on a predetermined portion after the wiring 14 is formed, and the printed resistance paste is dried and then baked.
【００１３】外部引き出し用ランド131 と132 との間、
さらに外部引き出し用ランド132 と133 との間には、そ
れぞれ放電保護回路151 および152 が形成される。この
保護回路151 および152 は、配線14が形成されるときに
同時に導電ペーストの印刷によって形成されるもので、
この保護回路151 および152 それぞれの途中には、トリ
ミング加工用のくびれが形成されている。Between the external drawing lands 131 and 132,
Further, discharge protection circuits 151 and 152 are formed between the external drawing lands 132 and 133, respectively. The protection circuits 151 and 152 are formed by printing conductive paste at the same time when the wiring 14 is formed.
A constriction for trimming is formed in the middle of each of the protection circuits 151 and 152.
【００１４】半導体素子12が搭載される前の、配線14お
よび放電保護回路151 、152 の形成されたハイブリッド
基板11の表面には、半導体素子12の搭載部分を除き印刷
等によってガラス塗膜16が形成されるもので、このガラ
ス塗膜16は印刷乾燥後、焼成される。Before the semiconductor element 12 is mounted, the glass coating film 16 is formed on the surface of the hybrid substrate 11 on which the wiring 14 and the discharge protection circuits 151, 152 are formed by printing or the like except the mounting portion of the semiconductor element 12. The glass coating film 16 is formed and is printed and dried, and then baked.
【００１５】この様に半導体素子12の搭載されたハイブ
リッド基板11は、ケース17に搭載されて接着固定される
ようになるもので、基板11に形成した外部引き出し用ラ
ンド131 〜133 は、ケース17に形成したターミナル181
〜183 にそれぞれリード線によって接続される。この場
合、ターミナル181 と183 には信号が供給され、ターミ
ナル182 は接地（ＧＮＤ）に接続される。The hybrid substrate 11 on which the semiconductor element 12 is mounted in this manner is mounted on the case 17 and fixed by adhesion, and the external drawing lands 131 to 133 formed on the substrate 11 are mounted on the case 17. Formed on terminal 181
Each is connected to ~ 183 by a lead wire. In this case, the signals are supplied to the terminals 181 and 183, and the terminal 182 is connected to the ground (GND).
【００１６】抵抗ペーストの印刷によって形成された抵
抗Ｒは、ストレートカット、ＬカットあるいはＣカット
等によって適宜トリミングされ、回路条件に対応した抵
抗値がそれぞれ設定される。The resistance R formed by printing the resistance paste is appropriately trimmed by straight cut, L cut or C cut, and the resistance value corresponding to the circuit condition is set.
【００１７】また、放電保護回路151 、152 において
は、そのくびれ部においてそれぞれ矢印で示すように、
例えばレーザビームによってギャップトリミングが行わ
れ、切断される。すなわち、外部からの信号ラインと接
地ラインとの間の短絡回路が、図２の（Ａ）で示すよう
に切断され、放電ギャップ（間隙）191 および192 が形
成されるように切断される。同図の（Ｂ）で示すよう
に、このギャップ19(191、192)のギャップ長Ｌおよびギ
ャップ幅Ｔは小さい方が電界強度が増大し、このギャッ
プ19部の耐圧が小さくなる。Further, in the discharge protection circuits 151 and 152, as shown by arrows in their constricted portions,
For example, gap trimming is performed by a laser beam, and the laser beam is cut. That is, the short circuit between the signal line from the outside and the ground line is cut as shown in FIG. 2A, and the discharge gaps 191 and 192 are formed. As shown in (B) of the figure, the smaller the gap length L and the gap width T of the gap 19 (191, 192), the greater the electric field strength, and the smaller the breakdown voltage of the gap 19 portion.
【００１８】したがって、放電保護回路151 および152
のパターン設計時において、このトリミング部分とされ
るくびれ部の導体幅を変えることで耐圧が変更可能であ
り、さらにトリミングによるギャップ幅Ｌを制御するこ
とで耐圧を変更することができ、トリミング制御によっ
て耐圧を任意設定できる。Therefore, the discharge protection circuits 151 and 152
At the time of designing the pattern, the breakdown voltage can be changed by changing the conductor width of the constricted portion, which is the trimming portion, and the breakdown voltage can be changed by controlling the gap width L by trimming. Withstand voltage can be set arbitrarily.
【００１９】すなわち、この半導体回路装置に対して信
号ラインを介して高圧サージが印加された場合には、こ
のギャップ191 あるいは192 で放電し、サージ電圧が接
地部にリークされるもので、半導体素子12が高圧サージ
から確実に保護されるようになる。That is, when a high voltage surge is applied to this semiconductor circuit device via a signal line, it is discharged in the gap 191 or 192, and the surge voltage is leaked to the ground portion. It ensures that 12 is protected from high voltage surges.
【００２０】ここでサージ保護の効果は、ギャップ191
、192 を配線を構成する導体パターン上で外部引き出
し部に近接して設定し、さらに接地ラインを内部素子12
の接地回路とは独立して単独に設けるようにすることに
よって増大される。すなわち、共通インピータンスを持
たないようにすることによって、サージ保護効果が増大
される。Here, the effect of surge protection is that the gap 191
, 192 are set close to the external lead-out part on the conductor pattern that constitutes the wiring, and the ground line is connected to the internal element 12
It is increased by being independently provided independently of the ground circuit of. That is, the surge protection effect is increased by not having a common impedance.
【００２１】この半導体回路装置にあっては、導電ペー
ストの印刷によって配線14および放電保護回路151 、15
2 が形成され乾燥焼成された後、ガラス塗膜が印刷形成
され乾燥焼成されて、放電保護回路151 、152 とガラス
塗膜16の積層構造が完成された後、ギャップトリミング
が行われる。すなわち、図３で示すようにこの積層構造
体が一括してトリミングによって切断されてギャップ19
が形成されるようにしている。したがって、パターン印
刷では管理することができないようなギャップ長の管理
が可能とされ、耐電圧の低いギャップが設定可能であ
る。In this semiconductor circuit device, the wiring 14 and the discharge protection circuits 151 and 15 are formed by printing a conductive paste.
After 2 is formed and dried and baked, the glass coating film is formed by printing and dried and baked to complete the laminated structure of the discharge protection circuits 151 and 152 and the glass coating film 16, and then the gap trimming is performed. That is, as shown in FIG. 3, the laminated structure is collectively cut by trimming to form the gap 19
Are formed. Therefore, it is possible to manage a gap length that cannot be managed by pattern printing, and it is possible to set a gap having a low withstand voltage.
【００２２】また、導体パターンによってギャップを形
成し、パターンによってギャップ長が管理されるように
した場合には、ギャップが形成された導体パターンが形
成された後にガラス塗膜が印刷されるようになる。した
がって、ギャップ部がガラス塗膜によって被覆されるよ
うになってギャップ部の耐圧が著しく上がり、サージ保
護の効果を上げることが困難となる。Further, when the gap is formed by the conductor pattern and the gap length is controlled by the pattern, the glass coating film is printed after the conductor pattern having the gap is formed. .. Therefore, the gap portion is covered with the glass coating film, the withstand voltage of the gap portion is significantly increased, and it becomes difficult to enhance the effect of surge protection.
【００２３】この点、実施例で示した方法によって製造
された半導体回路装置のギャップ19部においては、トリ
ミングと共に表面のガラス塗膜16が剥がされるようにな
り、ギャップ長に対応したサージ耐圧が確実に設定され
る。In this respect, the glass coating film 16 on the surface of the semiconductor circuit device manufactured by the method shown in the embodiment is peeled off at the time of trimming, so that the surge withstand voltage corresponding to the gap length is ensured. Is set to.
【００２４】そして、この様に放電保護回路151 、152
部にギャップ191 、192 が形成された後、半導体素子12
が所定位置に搭載され、半田付け等によって配線141 〜
143と接続される。Then, in this way, the discharge protection circuits 151, 152
After the gaps 191 and 192 are formed in the
Is mounted at a predetermined position, and wiring 141-
Connected with 143.
【００２５】ここで、ギャップ19部の耐圧特性について
考察すると、このギャップ19部の導体幅がＴであり、ギ
ャップ長がＬであるとすると、ギャップ19部に加わるで
電界強度は、次式で表される。 Ｅ＝Ｖ・（１／Ｌ） ［Ｖ／ｍ］ 単位面積当たりのギャップ19部の耐圧をＥg とすると、 Ｅg ＜Ｅ Ｅg ＜Ｖ／Ｌ であり、ギャップ長Ｌが短くなって、ギャップ間に加わ
る電圧Ｅが単位面積当たりの耐圧Ｅg を越えると、この
ギャップ19部に絶縁破壊が生ずる。また、ギャップ幅Ｔ
についても、これを極度に小さくすることによって電界
集中を起こさせ、電界強度を増加させることが可能であ
る。Considering the breakdown voltage characteristics of the gap 19 part, assuming that the conductor width of the gap 19 part is T and the gap length is L, the electric field strength applied to the gap 19 part is given by the following equation. expressed. E = V · (1 / L) [V / m] If the breakdown voltage of the gap 19 per unit area is Eg, then Eg <EEg <V / L, and the gap length L becomes shorter, When the applied voltage E exceeds the withstand voltage Eg per unit area, dielectric breakdown occurs in the gap 19 portion. Also, the gap width T
As for the above, it is possible to increase the electric field intensity by causing electric field concentration by making it extremely small.
【００２６】したがって、ギャップ耐圧はギャップ長Ｌ
およびギャップ幅Ｔによって調整できるもので、まずギ
ャップ幅Ｔは放電保護回路151 、152 を形成する際の導
電ペーストの印刷パターンによって調整でき、トリミン
グ方法によってギャップ長Ｌが調整できる。Therefore, the gap breakdown voltage is the gap length L.
The gap width T can be adjusted by the printed pattern of the conductive paste when the discharge protection circuits 151, 152 are formed, and the gap length L can be adjusted by the trimming method.
【００２７】ギャップ19を形成するトリミング方式とし
ては、レーザトリム、サンドトリム等が採用できるもの
で、レーザビームを使用したレーザトリム方式を用いる
ようにすれば、ギャップ長Ｌを充分に短くすることが可
能であり、サージ耐圧の調整も容易とされる。As a trimming method for forming the gap 19, laser trimming, sand trimming or the like can be adopted. If the laser trimming method using a laser beam is used, the gap length L can be sufficiently shortened. It is possible and the surge withstand voltage can be easily adjusted.
【００２８】ここで、ギャップ長Ｌは１つのギャップ19
で設定しているものであるが、例えばトリミングを複数
回行い、図４で示すように例えば２個以上のギャップ19
a 、19b を形成するようにしてもよい。この場合、ギャ
ップ19a および19b のそれぞれのギャップ長Ｌ1 および
Ｌ2 を加算した値が、耐圧のために設定されるギャップ
長Ｌとされる。Here, the gap length L is one gap 19
However, as shown in FIG. 4, for example, two or more gaps 19 are set.
Alternatively, a and 19b may be formed. In this case, the value obtained by adding the gap lengths L1 and L2 of the gaps 19a and 19b is the gap length L set for the breakdown voltage.
【００２９】外部からサージ電圧が印加された時に、こ
の電圧がギャップ191 、192 の形成された放電保護回路
151 、152 側にリークさせるには、ギャップ耐圧Ｅg と
内部の半導体素子12の耐圧Ｖinとの関係が Ｖg ＜Ｖin とされる必要がある。When a surge voltage is applied from the outside, this voltage is applied to the discharge protection circuit in which gaps 191 and 192 are formed.
In order to cause leakage to the 151, 152 side, the relationship between the gap breakdown voltage Eg and the breakdown voltage Vin of the semiconductor element 12 inside must be Vg <Vin.
【００３０】一般に、外部端子からのインターフェース
回路を図５の（Ａ）、（Ｂ）でそれぞれ示すように構成
することができるもので、この様な回路とすることによ
って、内部半導体素子（ＩＣ）の耐圧Ｖinは次のように
なる。Generally, an interface circuit from an external terminal can be constructed as shown in FIGS. 5A and 5B, respectively. By using such a circuit, an internal semiconductor element (IC) is formed. The withstand voltage Vin of is as follows.
【００３１】ここで、この図においてＶg 、Ｖ1 〜Ｖ4
までを、それぞれの対応部分の耐圧とすると、（Ａ）図
の場合“Ｖ2 ＝Ｖ3 ”とすると“Ｖ2 ＜Ｖ3 ＋Ｖ4 ”と
なるものであり、したがって耐圧Ｖinは Ｖin＝Ｖ1 ＋Ｖ2 となる。同様に（Ｂ）図の回路の場合にも Ｖin＝Ｖ1 ＋Ｖ2 となる。Here, in this figure, Vg, V1 to V4
In the case of FIG. 7A, "V2 = V3" results in "V2 <V3 + V4", and thus the withstand voltage Vin is Vin = V1 + V2. Similarly, Vin = V1 + V2 in the case of the circuit shown in FIG.
【００３２】この様に（Ａ）および（Ｂ）の回路のいず
れにおいても、内部素子（ＩＣ）側の耐圧Ｖinは、Ｖ1
とＶ2 との和となるものであり、内部素子耐圧は、各素
子の耐圧よりも増加したことになる。したがって、“Ｖ
g ＜Ｖ1 ＋Ｖ2 ”の関係が成り立てば、高圧サージから
の保護の目的が達成される。Thus, in both the circuits (A) and (B), the breakdown voltage Vin on the internal element (IC) side is V1.
And V2, which means that the breakdown voltage of the internal element is higher than the breakdown voltage of each element. Therefore, "V
If the relationship of g <V1 + V2 "is established, the purpose of protection from high voltage surge is achieved.
【００３３】この様なサージ電圧からの保護機構におい
て、ギャップ19を配線パターンの外部端子引き出し部、
すなわち図１において外部引き出しランド131 、133 付
近に設定することにより、印加された高圧サージの入口
付近で接地（ＧＮＤ）にリークさせることができるもの
で、サージ保護効果が増大される。In such a protection mechanism from surge voltage, the gap 19 is formed in the external terminal lead portion of the wiring pattern,
That is, by setting them in the vicinity of the external lead-out lands 131, 133 in FIG. 1, it is possible to leak to the ground (GND) near the entrance of the applied high voltage surge, and the surge protection effect is increased.
【００３４】また、搭載される半導体素子12の接地回路
とサージ保護用の接地回路とを分離することにより、サ
ージ保護効果が向上される。もし、半導体素子の接地回
路とサージ保護回路の接地回路とを共通にすると、外部
サージ電圧が印加されたときに内部素子上にもこのサー
ジ電流が流れ、半導体素子の接地電位が変動したり、サ
ージが半導体素子部に回り込む可能性がある。これに対
して、素子部とギャップ部の接地回路を分離すると、半
導体素子部の接地電位の変動を最小限に抑えることが可
能である。By separating the ground circuit of the mounted semiconductor element 12 and the ground circuit for surge protection, the surge protection effect is improved. If the ground circuit of the semiconductor element and the ground circuit of the surge protection circuit are common, this surge current also flows on the internal element when an external surge voltage is applied, and the ground potential of the semiconductor element fluctuates, There is a possibility that the surge will enter the semiconductor element section. On the other hand, if the ground circuit of the element section and the ground section are separated, it is possible to minimize the fluctuation of the ground potential of the semiconductor element section.
【００３５】通常、ターミナル181 、183 部より内部の
半導体素子12へ通信信号が伝達されるものであり、高圧
サージが印加された場合には内部素子12を破壊するこの
サージ電圧が内部素子12に伝達される。Normally, a communication signal is transmitted from the terminals 181, 183 to the internal semiconductor element 12, and this surge voltage which destroys the internal element 12 when a high voltage surge is applied to the internal element 12. Transmitted.
【００３６】しかし、信号ターミナル181 および183 と
接地ターミナル182 との間に、トリミングによって切断
された僅かなギャップ191 および192 が形成されるた
め、このギャップ191 、192 部の耐圧が非常には低く設
定され、印加された高圧サージがこの耐圧を越えるとギ
ャップ191 、192 部の絶縁が破壊され、サージは接地部
へリークされる。However, since slight gaps 191 and 192 cut by trimming are formed between the signal terminals 181 and 183 and the ground terminal 182, the withstand voltage of the gaps 191 and 192 is set to be very low. When the applied high voltage surge exceeds this withstand voltage, the insulation of the gaps 191 and 192 is destroyed and the surge leaks to the ground.
【００３７】一般に高圧サージ電圧が印加されると、最
初に内部素子に加わる電圧は、抵抗等によって分圧され
るものであるが、抵抗を含む各ギャップ間の耐圧を越え
た部分でリークが起こる。そして、まず特定される個所
でリークが起こると、サージ電圧はインピータンスが非
常に高いものであるため、電圧が急激に下がって他の部
分が効果的に保護されることになる。Generally, when a high voltage surge voltage is applied, the voltage initially applied to the internal element is divided by a resistor or the like, but a leak occurs at a portion exceeding the breakdown voltage between the gaps including the resistor. .. When a leak occurs at a specified location, the surge voltage has a very high impedance, so that the voltage sharply drops and other portions are effectively protected.
【００３８】図１で示した実施例においては、抵抗Ｒの
長さがトリミングによって形成されたギャップ191 、19
2 の長さと比較して非常に長く、抵抗Ｒ部分の耐圧はギ
ャップ191 、192 に比較して充分に高く設定される。し
たがって、高圧サージが印加されたときには、トリミン
グギャップ191 、192 側にリークされる。In the embodiment shown in FIG. 1, the length of the resistor R is formed by trimming the gaps 191, 19.
It is very long compared with the length of 2, and the breakdown voltage of the resistor R portion is set sufficiently higher than the gaps 191 and 192. Therefore, when a high voltage surge is applied, it leaks to the trimming gaps 191 and 192.
【００３９】[0039]
【発明の効果】以上のようにこの発明に係る半導体回路
装置の製造方法によれば、耐圧が微小に調整可能な放電
保護回路が容易且つ確実に形成されるものであり、外部
からの高圧サージが印加された場合でも信頼性を持っ
て、内部半導体素子を高圧サージから保護できるように
した信頼性の高い半導体回路装置を製造することができ
るようになる。As described above, according to the method for manufacturing a semiconductor circuit device of the present invention, a discharge protection circuit whose withstand voltage can be adjusted minutely can be easily and surely formed, and a high voltage surge from the outside can be obtained. Thus, it becomes possible to manufacture a highly reliable semiconductor circuit device capable of protecting the internal semiconductor element from a high voltage surge with reliability even when a voltage is applied.
【図１】この発明の一実施例に係る半導体回路装置を説
明する構成図。FIG. 1 is a configuration diagram illustrating a semiconductor circuit device according to an embodiment of the present invention.
【図２】（Ａ）は上記実施例のギャップ部を取り出して
示す図、（Ｂ）はギャップ長と耐圧との関係を示す図。FIG. 2A is a diagram showing a gap portion taken out of the above-described embodiment, and FIG. 2B is a diagram showing a relation between a gap length and a breakdown voltage.
【図３】ギャップ部の断面構造を示す図。FIG. 3 is a diagram showing a cross-sectional structure of a gap portion.
【図４】ギャップ部の他の例を説明する図。FIG. 4 is a diagram illustrating another example of a gap portion.
【図５】（Ａ）および（Ｂ）はそれぞれギャップ部の耐
圧を説明するための回路図。5A and 5B are circuit diagrams for explaining a breakdown voltage of a gap portion.
【図６】従来のサージ保護構造の例を説明する図。FIG. 6 is a diagram illustrating an example of a conventional surge protection structure.
【図７】従来の他のサージ保護構造の例を説明する図。FIG. 7 is a diagram illustrating an example of another conventional surge protection structure.
【符号の説明】 11…ハイブリッド基板、12…半導体素子、131 〜133 …
外部引き出しランド、14…配線、141 、143 …信号ライ
ン、142 …接地ライン、151 、152 …放電保護回路、16
…ガラス塗膜、17…ケース、181 〜103 …ターミナル、
19、191 、192…ギャップ。[Explanation of symbols] 11 ... Hybrid substrate, 12 ... Semiconductor element, 131-133 ...
External lead land, 14 ... Wiring, 141, 143 ... Signal line, 142 ... Ground line, 151, 152 ... Discharge protection circuit, 16
… Glass coating, 17… Case, 181-103… Terminal,
19, 191, 192 ... Gap.
Claims (1)
面に、前記半導体素子と信号入力端子部および接地端子
部とを接続し、さらに前記信号入力端子部と前記接地端
子部との間に放電保護回路を形成するように、導電体ペ
ーストによる配線層を形成し、焼成する配線層形成工程
と、 前記絶縁性基板の前記配線層部を含む表面にガラス塗膜
を形成し、焼成するガラス塗膜形成工程と、 前記配線層の前記放電保護回路部を、前記焼成されたガ
ラス塗膜を含み切断するトリミング工程とを具備し、 前記放電回路部に所定の電圧で放電する間隙が形成され
るようにしたことを特徴とする半導体回路装置の製造方
法。1. A semiconductor element, a signal input terminal portion, and a ground terminal portion are connected to the surface of an insulating substrate on which the semiconductor element is mounted, and further between the signal input terminal portion and the ground terminal portion. A wiring layer forming step of forming a wiring layer of a conductor paste so as to form a discharge protection circuit and baking the same, and forming a glass coating film on the surface of the insulating substrate including the wiring layer portion and baking the glass. A coating film forming step and a trimming step of cutting the discharge protection circuit portion of the wiring layer including the baked glass coating film are provided, and a gap for discharging at a predetermined voltage is formed in the discharge circuit portion. A method of manufacturing a semiconductor circuit device characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060672A JPH05267494A (en) | 1992-03-17 | 1992-03-17 | Manufacture of semiconductor circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060672A JPH05267494A (en) | 1992-03-17 | 1992-03-17 | Manufacture of semiconductor circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267494A true JPH05267494A (en) | 1993-10-15 |
Family
ID=13149052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4060672A Pending JPH05267494A (en) | 1992-03-17 | 1992-03-17 | Manufacture of semiconductor circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267494A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062583A (en) * | 2009-11-25 | 2010-03-18 | Toshiba Corp | Electronic instrument and measure for electrostatic discharge |
| JP4496298B1 (en) * | 2010-02-03 | 2010-07-07 | 株式会社東芝 | Electronic device and electrostatic discharge countermeasure method |
| US7834446B2 (en) | 2008-09-03 | 2010-11-16 | Kabushiki Kaisha Toshiba | Electronic device and method for coping with electrostatic discharge |
| JP2011103597A (en) * | 2009-11-11 | 2011-05-26 | Murata Mfg Co Ltd | High-frequency module |
| US8575643B2 (en) | 2006-10-24 | 2013-11-05 | Sony Corporation | Light-emitting device |
-
1992
- 1992-03-17 JP JP4060672A patent/JPH05267494A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8575643B2 (en) | 2006-10-24 | 2013-11-05 | Sony Corporation | Light-emitting device |
| US7834446B2 (en) | 2008-09-03 | 2010-11-16 | Kabushiki Kaisha Toshiba | Electronic device and method for coping with electrostatic discharge |
| JP2011103597A (en) * | 2009-11-11 | 2011-05-26 | Murata Mfg Co Ltd | High-frequency module |
| US8368484B2 (en) | 2009-11-11 | 2013-02-05 | Murata Manufacturing Co., Ltd. | High-frequency module |
| JP2010062583A (en) * | 2009-11-25 | 2010-03-18 | Toshiba Corp | Electronic instrument and measure for electrostatic discharge |
| JP4496278B2 (en) * | 2009-11-25 | 2010-07-07 | 株式会社東芝 | Electronic device and electrostatic discharge countermeasure method |
| JP4496298B1 (en) * | 2010-02-03 | 2010-07-07 | 株式会社東芝 | Electronic device and electrostatic discharge countermeasure method |
| JP2010153886A (en) * | 2010-02-03 | 2010-07-08 | Toshiba Corp | Electronic instrument, and measure against electrostatic discharge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933307A (en) | Printed circuit board sparkgap | |
| JPS6235480A (en) | High voltage transient protector | |
| US6510034B2 (en) | Spark gap device having multiple nodes | |
| US20060023386A1 (en) | Spark gap device | |
| US4419818A (en) | Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure | |
| US20120039010A1 (en) | Spark Gap Apparatus | |
| JPH1154237A (en) | Discharging structure of wiring board | |
| JPH05267494A (en) | Manufacture of semiconductor circuit device | |
| US6178078B1 (en) | Discharge gap device and its mounting structure | |
| US6930872B2 (en) | Spark gap device | |
| KR100730231B1 (en) | Semiconductor device | |
| US3980973A (en) | Line device for transmission lines having coaxial cables for the transmission of digital or analog signals | |
| US5889462A (en) | Multilayer thick film surge resistor network | |
| US7105911B2 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate | |
| JPH065784A (en) | Input protective circuit | |
| JPH062285Y2 (en) | ESD protection circuit | |
| JPH0541568A (en) | Pattern arrangement of printed wiring board | |
| JPH0139064Y2 (en) | ||
| JPH03261087A (en) | Device for preventing electrostatic breakdown | |
| JPH0349524A (en) | Circuit protected against static electricity | |
| JPH05299212A (en) | Surge absorbing part | |
| JP3498889B2 (en) | Composite surge absorber | |
| JPS61237462A (en) | Integrated circuit | |
| JPH0344958A (en) | Integrated circuit | |
| JPH11285147A (en) | Arrestor |