JPH05267270A - 多孔質半導体の作成方法及び多孔質半導体基板 - Google Patents

多孔質半導体の作成方法及び多孔質半導体基板

Info

Publication number
JPH05267270A
JPH05267270A JP9197292A JP9197292A JPH05267270A JP H05267270 A JPH05267270 A JP H05267270A JP 9197292 A JP9197292 A JP 9197292A JP 9197292 A JP9197292 A JP 9197292A JP H05267270 A JPH05267270 A JP H05267270A
Authority
JP
Japan
Prior art keywords
silicon
porous
porous semiconductor
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9197292A
Other languages
English (en)
Inventor
Takashi Katoda
隆 河東田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP9197292A priority Critical patent/JPH05267270A/ja
Publication of JPH05267270A publication Critical patent/JPH05267270A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 多結晶半導体を用いて多孔質半導体を作成す
る方法を提供する。 【構成】 多結晶シリコンをフッ化水素酸と硝酸と酢酸
から構成されるエッチング液に浸漬してエッチングを行
う。エッチングは、多結晶シリコンの粒界(grain boun
dary)に沿って奥へ進むため、エッチング時間を適宜選
定することにより、基板上に多数の結晶柱がわずかな間
隔をおいて立ち並んだ状態の多孔質シリコンが形成され
る。エッチングに先立って、酸化処理を施すようにして
も良い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ポーラス(多孔質)シ
リコンなどの多孔質半導体に関するものである。
【0002】
【従来の技術】多孔質シリコンは、シリコンウェハの電
解研磨の研究中に発見されたシリコンの特殊形態であ
る。具体的には、シリコン単結晶を陽極としてフッ化水
素酸(HF)水溶液中で電気分解すると、全体として結
晶性を残した状態で、数十nm程度の大きさの無数の微
小孔hを含む多孔質シリコンの形態となる(図1参
照)。この作成方法は、基本的には通常の電解研磨と同
一で、フッ化水素酸中におけるシリコンウェハの陽極化
成である。ただし、多孔質シリコンは、通常の電解研磨
よりも比較的低電流密度及び高HF濃度の条件で形成さ
れる。
【0003】多孔質シリコンは、(1)細長くのびた細
孔を多数含むため、細孔を含めた体積1cm3 当りの表
面積(比表面積)が極めて大きく、(2)基板の結晶性
を残した単結晶である、という特徴を持っている。そし
て多孔質シリコンは、(1)の特徴により、バルクシリ
コンに比べてはるかに大きな酸化速度を有するため、S
OI(Silicon On Insulator)構造の形成に利用された
り、(2)の特徴によりその表面にエピタキシャル成長
が可能であるため、ヘテロエピタキシャル成長のバッフ
ァ層としての応用も試みられている。また、多孔質シリ
コンには赤色光の発光現象が報告されている。(Applie
d Physics Letter Vol. 57 ,No. 10,3 September, 1
990 )
【0004】
【発明が解決しようとする課題】多孔質シリコンは上述
のような特徴を有しているが、出発材料である単結晶
は、化学気相堆積(CVD)で容易に形成される多結晶
材料に比べ高価であり、価格面で問題がある。
【0005】また、多結晶は単結晶に比べ、基板の一部
分上にのみ選択的に成長させることが、きわめて容易で
ある。さらに、多結晶はシリコン酸化膜など単結晶基板
以外の基板上に容易に形成できるが、単結晶はそのよう
に成長させることはできない。
【0006】また、陽極化成には正孔の存在が必要であ
ることがわかっており、p型半導体の場合には多孔質シ
リコンの形成が容易であるが、n型の場合には形成が困
難である。
【0007】また、細孔の形成は化学反応に依存してい
るため、細孔の径は制御しにくく、形成できる範囲も限
られている。
【0008】本発明は上述した点に鑑みてなされたもの
であり、価格面で有利な多結晶半導体を用いて多孔質半
導体を得ることのできる作成方法及び多孔質半導体基板
を提供することを目的としている。
【0009】
【課題を解決するための手段】この目的を達成するた
め、本発明の第1の多孔質半導体の作成方法は、多結晶
半導体の表面から結晶の粒界に沿ってエッチングを行う
ことにより、表面に多数の結晶柱を形成することを特徴
としている。
【0010】本発明の第2の多孔質半導体の作成方法
は、多結晶半導体の表面から酸化処理を行い、該酸化処
理によって粒界に沿って形成された酸化物をエッチング
によって取り除くことにより、表面に多数の結晶柱を形
成することを特徴としている。
【0011】本発明の多孔質半導体基板は、半導体基板
の表面に形成された多結晶半導体層の表面から結晶の粒
界の方向にエッチングを行うことにより表面に多数の結
晶柱を形成したことを特徴としている。
【0012】
【作用】本発明では、多結晶半導体の表面から結晶の粒
界に沿ってエッチングを行うことにより、表面に多数の
結晶柱を形成する。以下、本発明を図面を参照して詳説
する。
【0013】
【実施例】図2は本発明に基づく多孔質半導体作成の手
順の一例を示している。作成に先立って、シリコン単結
晶基板mc−Si (100面)を用意し、図2(a)に
示すように、その表面に多結晶シリコンpc−Si を成
長させる。基板は単結晶に限定されず、シリコン酸化膜
などの誘電体膜等を表面に有するものでもよい。膜厚
は、例えば1μm、結晶の粒径は50nm程度とする。
次に、例えばフッ化水素酸と硝酸と酢酸から構成される
エッチング液(HF:HNO3 :CH3 COOH=3:
50:50)に浸漬してエッチングを行う(図2
(b))。図2(c)はエッチング後の断面図を示して
おり、エッチングは、多結晶シリコンの粒界(grain bo
undary)に沿って奥へ進むため、エッチング時間を適宜
選定することにより、図2(c)に示すように基板上に
多数の結晶柱aがわずかな間隔をおいて立ち並んだ状態
の多孔質シリコンが形成される。
【0014】このようにして作成した多孔質シリコン
は、比表面積が極めて大きいため大きな酸化速度を持
ち、また、結晶性を有しているためその上にエピタキシ
ャル成長が可能であり、単結晶から作成した従来の多孔
質シリコンと同等に扱うことができる。
【0015】さらに、図2の手順に従って作成した多孔
質シリコンに、紫外光であるHe −Cd レーザ(波長3
25nm)を照射したところ、波長約700nm付近に
ピークを持つ明るいオレンジ色の発光が確認された。図
3は発光スペクトルの一例を示している。発光波長は、
多結晶シリコンの粒径やプロセス条件により変化し、制
御が可能である。発光のメカニズムは、単結晶シリコン
から作成した従来の多孔質シリコンと同様とみられる。
【0016】図4は本発明に基づく多孔質半導体作成の
手順の他の例を示している。まず、図4(a)に示すよ
うに、図2(a)と同様、シリコン単結晶基板(100
面)の表面に膜厚1μm、粒径50nm程度の多結晶シ
リコンを成長させる。
【0017】次に、図4(b)に示すように、酸素雰囲
気中に150℃で1時間置き、酸化処理を行う。酸素
は、粒界の奥深くまで短時間で侵入するため、酸化処理
の結果、図4(b)で斜線で示すように、粒界に沿って
酸化物が形成される。
【0018】次に、図4(c)に示すように図2の場合
と同じエッチング液を用いて酸化物を除去するエッチン
グを行う。図4(d)はエッチング後の断面図を示して
おり、エッチングにより多結晶シリコンの粒界(grain
boundary)に沿って形成された酸化物が除去されるた
め、エッチング時間を適宜選定することにより、基板上
に多数の結晶柱がわずかな間隔をおいて立ち並んだ状態
の多孔質シリコンが形成される。
【0019】このようにして作成した多孔質シリコン
は、図2の手順に従って作成した多孔質シリコンと同じ
条件で同様の光を発生した。
【0020】なお、本発明は、シリコンに限らず、ゲル
マニウムにも適用できることが確認されており、その他
の半導体にも適用できる。
【0021】
【発明の効果】以上詳述の如く、本発明においては、多
結晶半導体を用いて多孔質半導体を形成することができ
るため、価格的に有利である、多結晶の粒径は堆積条件
により制御が可能であるため、最終的に残る結晶柱の径
も容易に制御することができる、陽極化成を行わないた
め、p型,n型の区別なく適用できる、誘電体など単結
晶以外の材料上への形成が可能である、選択的な形成が
容易である、などの優れた効果が得られる。
【図面の簡単な説明】
【図1】単結晶シリコンから陽極化成により多孔質シリ
コンを作成する従来の手順を説明するための図。
【図2】本発明に基づく多孔質半導体作成の手順の一例
を示す図。
【図3】図2の手順で作成した多孔質シリコンの発光ス
ペクトルの例を示す図。
【図4】本発明に基づく多孔質半導体作成の手順の一例
を示す図。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 多結晶半導体の表面から結晶の粒界に沿
    ってエッチングを行うことにより、表面に多数の結晶柱
    を形成することを特徴とする多孔質半導体の作成方法
  2. 【請求項2】 多結晶半導体の表面から酸化処理を行
    い、該酸化処理によって粒界に沿って形成された酸化物
    をエッチングによって取り除くことにより、表面に多数
    の結晶柱を形成することを特徴とする多孔質半導体の作
    成方法
  3. 【請求項3】 半導体基板の表面に形成された多結晶半
    導体層の表面から結晶の粒界の方向にエッチングを行う
    ことにより表面に多数の結晶柱を形成したことを特徴と
    する多孔質半導体基板。
JP9197292A 1992-03-18 1992-03-18 多孔質半導体の作成方法及び多孔質半導体基板 Pending JPH05267270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9197292A JPH05267270A (ja) 1992-03-18 1992-03-18 多孔質半導体の作成方法及び多孔質半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9197292A JPH05267270A (ja) 1992-03-18 1992-03-18 多孔質半導体の作成方法及び多孔質半導体基板

Publications (1)

Publication Number Publication Date
JPH05267270A true JPH05267270A (ja) 1993-10-15

Family

ID=14041448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9197292A Pending JPH05267270A (ja) 1992-03-18 1992-03-18 多孔質半導体の作成方法及び多孔質半導体基板

Country Status (1)

Country Link
JP (1) JPH05267270A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278267B1 (ko) * 1998-06-29 2001-02-01 김영환 캐패시터의제조방법
JP2004500481A (ja) * 1999-06-03 2004-01-08 ザ ペン ステイト リサーチ ファンデーション 堆積薄膜ボイド・柱状体網目構造物
WO2005059985A1 (ja) * 2003-12-17 2005-06-30 Kansai Technology Licensing Organization Co., Ltd. 多孔質層付きシリコン基板を製造する方法
JP2007300094A (ja) * 2007-04-19 2007-11-15 National Institute Of Advanced Industrial & Technology 多溝性表面を有するシリコン基板及びその製造方法
US8119438B2 (en) 2007-10-24 2012-02-21 Mitsubishi Electric Corporation Method of manufacturing solar cell
JP2015502045A (ja) * 2012-08-13 2015-01-19 インテル コーポレイション 少なくとも1個の多孔質多結晶基板を有するエネルギー貯蔵デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278267B1 (ko) * 1998-06-29 2001-02-01 김영환 캐패시터의제조방법
JP2004500481A (ja) * 1999-06-03 2004-01-08 ザ ペン ステイト リサーチ ファンデーション 堆積薄膜ボイド・柱状体網目構造物
WO2005059985A1 (ja) * 2003-12-17 2005-06-30 Kansai Technology Licensing Organization Co., Ltd. 多孔質層付きシリコン基板を製造する方法
JP2007300094A (ja) * 2007-04-19 2007-11-15 National Institute Of Advanced Industrial & Technology 多溝性表面を有するシリコン基板及びその製造方法
US8119438B2 (en) 2007-10-24 2012-02-21 Mitsubishi Electric Corporation Method of manufacturing solar cell
JP2015502045A (ja) * 2012-08-13 2015-01-19 インテル コーポレイション 少なくとも1個の多孔質多結晶基板を有するエネルギー貯蔵デバイス

Similar Documents

Publication Publication Date Title
US6468663B1 (en) Semiconductor substrate and process for producing the same
KR960006687B1 (ko) 반도체기판의 제조방법
US5767020A (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
KR100246902B1 (ko) 반도체기판 및 그의 제작방법
US3385729A (en) Composite dual dielectric for isolation in integrated circuits and method of making
US5868947A (en) Si substrate and method of processing the same
JPH05275663A (ja) 半導体素子基体及びその作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JPH05217893A (ja) 半導体基材の作製方法
JPH05217823A (ja) 半導体基材の作製方法
US6171512B1 (en) Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JPH05267270A (ja) 多孔質半導体の作成方法及び多孔質半導体基板
JP3297600B2 (ja) 半導体基板の作製方法
JP3157030B2 (ja) 半導体基体とその作製方法
US3961353A (en) High power semiconductor device
US4006045A (en) Method for producing high power semiconductor device using anodic treatment and enhanced diffusion
JP3201793B2 (ja) Si基体の加工方法
JPS60145625A (ja) 半導体装置の製造方法
JPH06342784A (ja) 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法
JPH05217994A (ja) 半導体基板の作製方法
JPH05217828A (ja) 半導体基体及びその作製方法
JPH0590243A (ja) Si基体の加工方法
JPH0536951A (ja) 半導体基材の作製方法
JPH05217993A (ja) 半導体基板とその作製方法
JP3080196B2 (ja) 半導体基材及びその作製方法