JPH05252470A - Intermediate frequency processing device - Google Patents
Intermediate frequency processing deviceInfo
- Publication number
- JPH05252470A JPH05252470A JP4046821A JP4682192A JPH05252470A JP H05252470 A JPH05252470 A JP H05252470A JP 4046821 A JP4046821 A JP 4046821A JP 4682192 A JP4682192 A JP 4682192A JP H05252470 A JPH05252470 A JP H05252470A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- output
- controlled oscillator
- intermediate frequency
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、例えばテレビジョン
やＶＴＲの中間周波処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an intermediate frequency processing device such as a television or a VTR.
【０００２】[0002]
【従来の技術】音声中間周波処理回路においては、近
年、マルチスタンダード対応のものが用いられることが
多くなってきた。処理方法はいろいろあるが、5.5MHz、
6.0MHz、6.5MHzを単一の周波数に変換して処理する方法
がある。図３は、従来のマルチスタンダード対応の音声
中間変換回路のブロック図である。図において、１は音
声インターキャリアが入力される入力端子、２は5.5MH
z、6.0MHz、6.5MHzを通すセラミックフィルター、３は
ミキサー、４は局部発振器、５はセラミック共振子、６
は6.0MHzを通すセラミックフィルター、７はＦＭ検波
器、８は音声出力端子である。図４は、近年、ミュート
検出やオートサーチ等で、必要な局検出に用いられる場
合が多くなってきた同期検出器のブロック図である。図
において、１１は同期分離入力端子、１２は同期分離回
路、１３はＡＦＣ検出回路、１４は分周器、１５は３２
ｆＨＶＣＯ（電圧制御発振器）、１７は一致検出回路、
１８、１９はローパスフィルターを構成するコンデンサ
ーと抵抗、２０は同期検出出力端子、２１、２２は同期
検出フィルターを構成する抵抗とコンデンサー、２５は
発振子である。2. Description of the Related Art In recent years, a multi-standard audio intermediate frequency processing circuit has been increasingly used. There are various processing methods, but 5.5MHz,
There is a method of converting 6.0MHz and 6.5MHz into a single frequency for processing. FIG. 3 is a block diagram of a conventional multi-standard audio intermediate conversion circuit. In the figure, 1 is an input terminal to which an audio intercarrier is input, 2 is 5.5 MH
z, 6.0MHz, 6.5MHz ceramic filter, 3 mixer, 4 local oscillator, 5 ceramic resonator, 6
Is a ceramic filter that passes 6.0 MHz, 7 is an FM detector, and 8 is an audio output terminal. FIG. 4 is a block diagram of a synchronization detector which has been used more frequently in recent years for necessary station detection such as mute detection and auto search. In the figure, 11 is a sync separation input terminal, 12 is a sync separation circuit, 13 is an AFC detection circuit, 14 is a frequency divider, and 15 is 32.
fHVCO (voltage controlled oscillator), 17 is a coincidence detection circuit,
Reference numerals 18 and 19 are capacitors and resistors forming a low-pass filter, 20 is a sync detection output terminal, 21 and 22 are resistors and capacitors forming a sync detection filter, and 25 is an oscillator.
【０００３】次に動作について説明する。図３におい
て、入力端子１から入力された音声インターキャリアは
フィルター２で必要なキャリアのみを通し、ミキサー３
で局部発振器４とセラミック共振子５で発振した500kHz
のキャリアを混合し、5.5MHz、6.0MHz、6.5MHzの音声イ
ンターキャリアは周波数変換され、セラミックフィルタ
ー６を通して、全て6.0MHzに変換され、この信号はＦＭ
検波器７で検波されて、音声出力端子８に出力される。
また、図４の同期検出回路においては、同期分離入力端
子１１に映像信号が入力されて、同期分離回路１２で同
期信号が分離される。一方、発振子２５の500kHzを用い
て構成されるＶＣＯ１５のキャリアが、分周器１４で水
平周波数に分周した信号と、同期分離出力とをＡＦＣ検
出回路１３で位相比較し、その出力をローパスフィルタ
ー１８、１９を通して、ＶＣＯ１５にフィードバックさ
れる。これはテレビジョン等で使用されているＡＦＣと
呼ばれるＰＬＬ回路となる。従って、ＶＣＯ１５は入力
の同期信号に周波数、位相ともにロックがかかる。Next, the operation will be described. In FIG. 3, the audio inter-carrier input from the input terminal 1 passes only the necessary carrier in the filter 2, and the mixer 3
500kHz oscillated by local oscillator 4 and ceramic resonator 5 at
The carrier is mixed, and the audio intercarrier of 5.5MHz, 6.0MHz, 6.5MHz is frequency-converted and all are converted to 6.0MHz through the ceramic filter 6, and this signal is FM.
The signal is detected by the wave detector 7 and output to the audio output terminal 8.
In the sync detection circuit of FIG. 4, the video signal is input to the sync separation input terminal 11 and the sync signal is separated by the sync separation circuit 12. On the other hand, the carrier of the VCO 15 configured by using 500 kHz of the oscillator 25 compares the signal obtained by dividing the horizontal frequency by the frequency divider 14 with the sync separation output in the AFC detection circuit 13, and outputs the low pass signal. It is fed back to the VCO 15 through the filters 18 and 19. This is a PLL circuit called AFC used in televisions and the like. Therefore, the VCO 15 locks the input synchronizing signal in both frequency and phase.
【０００４】ここで、分周器１４で同期信号とほぼ一致
するようなパルスを発生させ、一致検出回路１７に同期
信号と同時に入力すると、一致検出回路１７はＡＮＤ回
路の動作をする。すなわち、同期信号期間に分周器１４
で発生させたパルスが一致していれば、出力端子２０を
介してコンデンサ２２を充電し、一致していなければ放
電する。また、同期信号以外の期間にはホールド状態と
なって、抵抗２１でゆっくり放電するように働く。この
ような回路では、ＡＦＣがロックすれば、一致検出出力
はＨｉとなり、ＡＦＣがロックしていなければＬｏとな
る。また、弱電界では徐々に一致検出出力電圧は低下
し、無入力時もしくは空チャンネルではＬｏとなる。以
上のような出力電圧変化を利用して同期検出をし、局検
出Ｐ’ＭＵＴＥ検出に利用している。Here, when the frequency divider 14 generates a pulse that almost coincides with the synchronizing signal and is input to the coincidence detecting circuit 17 at the same time as the synchronizing signal, the coincidence detecting circuit 17 operates as an AND circuit. That is, the frequency divider 14 during the synchronization signal period.
If the pulses generated in 1 match, the capacitor 22 is charged through the output terminal 20, and if they do not match, the capacitor 22 is discharged. In the period other than the synchronization signal, the resistor 21 is in the hold state, and the resistor 21 works so as to discharge slowly. In such a circuit, if the AFC is locked, the coincidence detection output becomes Hi, and if the AFC is not locked, it becomes Lo. Further, the coincidence detection output voltage gradually decreases in a weak electric field and becomes Lo when there is no input or in an empty channel. The above-mentioned change in output voltage is used for synchronous detection, and is used for station detection P'MUTE detection.
【０００５】[0005]
【発明が解決しようとする課題】従来の中間周波処理装
置は以上のように構成されているので、マルチスタンダ
ードでオートサーチの場合等では部品点数が多くなると
いう問題点があった。Since the conventional intermediate frequency processing device is constructed as described above, there is a problem that the number of parts is increased in the case of multi-standard auto search.
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、外付部品を減少を図るようにし
た中間周波処理装置を得ることを目的とする。The present invention has been made in order to solve the above problems, and an object thereof is to obtain an intermediate frequency processing device in which the number of external parts is reduced.
【０００７】[0007]
【課題を解決するための手段】この発明に係わる中間周
波処理装置は、集積回路内に同一の定数をもつ第１と第
２の電圧制御発振器を設けたものである。An intermediate frequency processing device according to the present invention comprises first and second voltage controlled oscillators having the same constant in an integrated circuit.
【０００８】[0008]
【作用】この発明における中間周波処理装置は、一方の
電圧制御発振器を制御すると他方の電圧制御発振器も制
御される。In the intermediate frequency processing device according to the present invention, when one voltage controlled oscillator is controlled, the other voltage controlled oscillator is also controlled.
【０００９】[0009]
【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１はこの発明の実施例１による中間
周波処理装置のブロック図である。図において、１は音
声インターキャリアが入力される入力端子、２は5.5MH
z、6.0MHz、6.5MHzを通すセラミックフィルター、３は
ミキサー、４は局部発振器、５はセラミック共振子、６
は6.0MHzを通すセラミックフィルター、７はＦＭ検波
器、９は掛算器、１０、１５は500kHz付近で発振するエ
ミッタ結合形マルチバイブレータ形式 の第１と第２
の電圧制御発振器（ＶＣＯ）、１１は同期分離入力端
子、１２は同期分離回路、１３はＡＦＣ検出回路、１４
は分周器、１７は一致検出回路、１８、１９はローパス
フィルターを構成するコンデンサーと抵抗、２０は同期
検出出力端子、２１、２２は同期検出フィルターを構成
する抵抗とコンデンサ、２６は音声中間周波変換器、２
７は同期検出器である。EXAMPLES Example 1. Embodiment 1 of the present invention will be described below with reference to the drawings. 1 is a block diagram of an intermediate frequency processing device according to a first embodiment of the present invention. In the figure, 1 is an input terminal to which an audio intercarrier is input, 2 is 5.5 MH
z, 6.0MHz, 6.5MHz ceramic filter, 3 mixer, 4 local oscillator, 5 ceramic resonator, 6
Is a ceramic filter that passes 6.0 MHz, 7 is an FM detector, 9 is a multiplier, and 10 and 15 are emitter-coupled multivibrator type first and second oscillators that oscillate near 500 kHz.
Voltage controlled oscillator (VCO), 11 is a sync separation input terminal, 12 is a sync separation circuit, 13 is an AFC detection circuit, 14
Is a frequency divider, 17 is a coincidence detection circuit, 18 and 19 are capacitors and resistors forming a low-pass filter, 20 is a synchronization detection output terminal, 21 and 22 are resistors and capacitors forming a synchronization detection filter, and 26 is an audio intermediate frequency. Converter, 2
Reference numeral 7 is a sync detector.
【００１０】次に動作について説明する。掛算器９には
局部発振器４の出力と電圧制御発振器１０の出力とが入
力され、これが掛算されてその出力が電圧制御発振器１
０にフィードバックされる。この状態では電圧制御発振
器１０は局部発振器４の出力500kHzに正確にロックす
る。掛算器９の出力にはキャリアを落とすフィルターが
内蔵されている（図示せず）。さて、上記掛算器９の出
力を全く同一の定数、同一のパターンで構成された電圧
制御発振器１５に加えれば、当然のことながら電圧制御
発振器１０と同一の周波数で発振するわけで、正確に50
0kHz発振することになる。従って、従来形式のＶＣＯで
はフリーラン周波数の調整をする必要があったが、図１
の構成では不要となる。但し、電圧制御発振器１５は周
期検出器に用いるため、別のグループで制御させなけれ
ばならず、そのため、ＡＦＣ検出回路１３の出力を加算
器１６で混合することにより、独立に動作し電圧制御発
振器１５の出力は分周器１４に入力され、従来と同様の
動作が行われる。Next, the operation will be described. The output of the local oscillator 4 and the output of the voltage controlled oscillator 10 are input to the multiplier 9, which are multiplied and the output is multiplied by the voltage controlled oscillator 1.
It is fed back to 0. In this state, the voltage controlled oscillator 10 accurately locks to the output of the local oscillator 4 of 500 kHz. The output of the multiplier 9 has a built-in filter for dropping carriers (not shown). Now, if the output of the multiplier 9 is added to the voltage controlled oscillator 15 configured with exactly the same constant and the same pattern, it naturally oscillates at the same frequency as the voltage controlled oscillator 10, so that exactly 50
It will oscillate at 0 kHz. Therefore, in the conventional type VCO, it was necessary to adjust the free-run frequency.
It becomes unnecessary in the configuration of. However, since the voltage-controlled oscillator 15 is used for the period detector, it must be controlled by another group. Therefore, by mixing the output of the AFC detection circuit 13 with the adder 16, the voltage-controlled oscillator 15 operates independently to operate. The output of 15 is input to the frequency divider 14, and the same operation as the conventional one is performed.
【００１１】実施例２．図２はこの発明の実施例２によ
る中間周波処理装置のブロック図である。図において、
２３は電圧制御発振器調整端子、２４は調整用可変抵抗
である。その他は実施例１の図１と同様である。Embodiment 2. 2 is a block diagram of an intermediate frequency processing device according to a second embodiment of the present invention. In the figure,
Reference numeral 23 is a voltage-controlled oscillator adjusting terminal, and 24 is an adjusting variable resistor. Others are the same as those in FIG. 1 of the first embodiment.
【００１２】次に動作について説明する。ミキサ３に必
要な正確な500kHzは電圧制御発振器１０を調整用可変抵
抗２４で調整される。このとき、全く同一定数、同一パ
ターンで構成された電圧制御発振器１５は、電圧制御発
振器１０に加えられた電圧が印加されているので、500k
Hzで発振することになる。実施例１と同様にＡＦＣ検出
回路１３の出力は、加算器１６で誤差電圧が電圧制御発
振器１５に加えられるので、電圧制御発振器１５は同期
検出用に用いられる。Next, the operation will be described. The accurate 500 kHz required for the mixer 3 is adjusted by the variable resistor 24 for adjusting the voltage controlled oscillator 10. At this time, since the voltage applied to the voltage controlled oscillator 10 is applied to the voltage controlled oscillator 15 having exactly the same constant and the same pattern, 500 k
It will oscillate at Hz. As in the first embodiment, the output of the AFC detection circuit 13 has an error voltage added to the voltage controlled oscillator 15 by the adder 16, so the voltage controlled oscillator 15 is used for synchronous detection.
【００１３】[0013]
【発明の効果】以上のようにこの発明によれば、音声中
間周波変換回路と同期検出回路を同一の集積回路に集積
し、全く同一仕様の第１と第２の電圧制御発振器を用い
た構成としたので、外付部品を削減できるという効果が
ある。As described above, according to the present invention, the audio intermediate frequency conversion circuit and the synchronization detection circuit are integrated in the same integrated circuit, and the first and second voltage controlled oscillators having exactly the same specifications are used. Therefore, there is an effect that external parts can be reduced.
【図１】この発明の実施例１による中間周波処理装置を
示すブロック図である。FIG. 1 is a block diagram showing an intermediate frequency processing device according to a first embodiment of the present invention.
【図２】この発明の実施例２による中間周波処理装置を
示すブロック図である。FIG. 2 is a block diagram showing an intermediate frequency processing device according to a second embodiment of the present invention.
【図３】従来の音声中間周波変換回路を示すブロック図
である。FIG. 3 is a block diagram showing a conventional audio intermediate frequency conversion circuit.
【図４】従来の同期検出回路を示すブロック図である。FIG. 4 is a block diagram showing a conventional synchronization detection circuit.
１０ 電圧制御発振器（ＶＣＯ） １５ 電圧制御発振器（ＶＣＯ） １６ 加算器 ２６ 音声中間周波変換回路 ２７ 同期検出回路 10 Voltage Controlled Oscillator (VCO) 15 Voltage Controlled Oscillator (VCO) 16 Adder 26 Audio Intermediate Frequency Conversion Circuit 27 Sync Detection Circuit
Claims (1)
波数のインターキャリアに変換して処理する音声中間周
波変換器と同期信号の有無を検出する同期検出器とを備
えた中間周波処理装置において、同一特性を有する第１
と第２の電圧制御発振器を用いて、上記第１の電圧制御
発振器を所望の周波数に調整する手段によって、上記第
２の電圧制御発振器のクリーラン周波数も同時に調整さ
れ、加算器をもって上記第２の電圧制御発振器を同期検
出用の電圧制御発振器として動作させることを特徴とす
る中間周波処理装置。1. An intermediate frequency processing device comprising an audio intermediate frequency converter for converting a multi-system audio intercarrier into an intercarrier of a single frequency for processing and a synchronization detector for detecting the presence or absence of a synchronization signal, First with the same characteristics
And a second voltage controlled oscillator, the means for adjusting the first voltage controlled oscillator to a desired frequency also adjusts the Clelan frequency of the second voltage controlled oscillator at the same time. An intermediate frequency processing device characterized in that a voltage controlled oscillator is operated as a voltage controlled oscillator for synchronization detection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046821A JPH05252470A (en) | 1992-03-04 | 1992-03-04 | Intermediate frequency processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046821A JPH05252470A (en) | 1992-03-04 | 1992-03-04 | Intermediate frequency processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252470A true JPH05252470A (en) | 1993-09-28 |
Family
ID=12758004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046821A Pending JPH05252470A (en) | 1992-03-04 | 1992-03-04 | Intermediate frequency processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252470A (en) |
-
1992
- 1992-03-04 JP JP4046821A patent/JPH05252470A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010176C (en) | Tuner station selecting apparatus | |
| JPH09172584A (en) | Sif signal processing circuit | |
| JP3356244B2 (en) | Television signal receiver | |
| JPH0340333A (en) | Station selecting device of tuner | |
| JPH05252470A (en) | Intermediate frequency processing device | |
| JP3053838B2 (en) | Video intermediate frequency circuit | |
| US6519008B1 (en) | Filter circuit | |
| JPS5883446A (en) | Receiver | |
| JPH06152457A (en) | Pll tuner | |
| JP3314722B2 (en) | TV signal channel selection device | |
| KR0141122B1 (en) | Apparatus for demodulation of image and sound | |
| KR0180951B1 (en) | Method for achieving in the auto fine tuning | |
| JP3248453B2 (en) | Oscillator | |
| JPS6058632B2 (en) | Synthesizer television channel selection device | |
| JPH0754906B2 (en) | Circuit device that generates stable fixed frequency | |
| JP2661300B2 (en) | Control method of image sampling clock | |
| JPH1093431A (en) | Pll circuit | |
| JPH0528829Y2 (en) | ||
| JP3306002B2 (en) | TV signal channel selection device | |
| JP2920030B2 (en) | Multi-method audio intermediate frequency processor | |
| JPH06152458A (en) | Pll tuner | |
| JPH03112205A (en) | Fm demodulator | |
| JPS61111016A (en) | Pll frequency synthesizer type tv receiver | |
| JPS6363136B2 (en) | ||
| JPS6077512A (en) | Aft circuit of pll synthesizer system television receiver |