JPH05250193A - 起動制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、補助記憶から主記憶にロードされ
たソフトウエアに基づいて所定の処理を行う処理装置に
おいて、システムの起動を行う起動制御方式に関し、補
助記憶の故障中のリセットに伴うシステムダウンの発生
を回避できることを目的とする。 【構成】 起動要求に応じて処理手段１１が補助記憶１
３から主記憶１５にソフトウエアをローディングし、そ
の主記憶に保持されたソフトウエアに基づく処理を起動
する起動制御方式において、補助記憶１３に対するアク
セスの手順に基づいてその補助記憶の障害の監視を行う
監視手段１７と、起動要求および監視の結果に応じてロ
ーディングを省略する制御手段１９とを備えて構成され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、補助記憶から主記憶に
ロードされたソフトウエアに基づいて所定の処理を行う
処理装置の立ち上げを行う起動制御方式に関する。

【０００２】

【従来の技術】無線通信システムの基地局装置のように
遠隔点に設置された機器の動作状態を監視する監視装置
では、近年、システムの構成や機能が複雑かつ高度とな
ってそ動作を決定するソフトウエアのサイズが大きくな
り、かつ例えば、ロギング情報のように運用中に生成さ
れて再び処理の対象とするために所定の期間に渡って保
存すべきデータの量も増大しつつある。

【０００３】したがって、このような監視装置では、そ
の中枢部に、例えば、ハードディスク装置、フロッピー
ディスク装置、バックアップ電源内蔵のＲＡＭボード、
Ｅ²ＰＲＯＭボード、バブルメモリユニットその他のよ
うに、主記憶に比べてアクセス速度が低速であるが低コ
ストで大容量のデータを記憶可能な補助記憶（外部記
憶）を備えた処理装置が搭載される。

【０００４】図７は、補助記憶を備えた処理装置の構成
例を示す図である。図において、マイクロプロセッサ
（ＣＰＵ）７１のアドレスバスおよびデータバスは、リ
ードオンリメモリ（ＲＯＭ）７２および転送部７３に接
続される。転送部７３を介して延長されたアドレスバス
およびデータバスは、主記憶部７４および補助記憶部７
５に接続される。マイクロプロセッサ７１の制御端子Ｒ
／Ｗ、ＲＥＱは制御部７６に接続され、その出力はリー
ドオンリメモリ７２および転送部７３の制御入力に接続
される。転送部７３の制御出力は、主記憶部７４および
補助記憶部７５の制御入力に接続される。マイクロプロ
セッサ７１のリセット端子には、リセット信号送出部７
７の出力が接続される。

【０００５】以下、このような処理装置の起動時の動作
を説明する。リセット信号送出部７７は、処理装置の電
源が新たに投入されたときや操作者が所定の操作を行っ
たときにセット信号を送出する。マイクロプロセッサ７
１は、このようなリセット信号に応じて、リードオンリ
メモリ７２に予め格納された初期化プログラムに基づき
転送部７３を介して主記憶部７４に初期化命令を送出す
る（図８(1) 、図９(1))。主記憶部７４は、このような
命令に応じて全ての記憶領域を初期化し、その初期化を
正常に終了すると転送部７３を介してマイクロプロセッ
サ７１に初期化終了通知を送出する（図９(2))。

【０００６】マイクロプロセッサ７１は、その通知に応
じて主記憶部７４の初期化が正常に行われたことを認識
すると、転送部７３を介して補助記憶部７５にプログラ
ム転送命令を送出する（図８(2) 、図９(3))。補助記憶
部７５は、このような命令を認識すると転送部７３を介
してマイクロプロセッサ７１に転送受付通知を送出し
（図９(4))、かつ転送部７３を介して主記憶部７４に所
定のプログラムを転送する（図９(5))。ここに、補助記
憶部７５は、上述したプログラムを保持する大容量の不
揮発性メモリで構成される。

【０００７】主記憶部７４はこのようにして転送された
プログラムを順次所定の記憶領域に格納し（図９(6))、
かつ転送部７３はそのプログラムの最終ブロックを主記
憶部７４に送出するとマイクロプロセッサ７１に転送終
了通知を送出する（図９(7))。マイクロプロセッサ７１
は、このような通知に応じて上述したプログラムの転送
が完了したことを認識すると転送部７３を介して主記憶
部７４に起動命令を送出する（図９(8))。主記憶部７４
はこのような命令に応じて転送部７３を介するマイクロ
プロセッサ７１からのアクセスが可能な状態となり（図
９(9))、マイクロプロセッサ７１は主記憶部７４上の所
定の記憶領域から上述したプログラムの実行を開始する
（図８(3))。

【０００８】また、このような立ち上げ動作では、主記
憶部７４は上述した初期化命令に応じて正常に初期化で
きない場合には転送部７３を介してマイクロプロセッサ
７１に所定のステータス情報を送出し、補助記憶部７５
は上述したプログラム転送命令に応答できない場合には
転送受付通知を送出せず、補助記憶部７５から主記憶部
７４へのプログラムの転送が正常に終了しない場合には
転送部７３は上述した転送終了通知を送出しない。マイ
クロプロセッサ７１は、このような起動時に何らかの障
害がある場合には、その障害に応じたステータスや所定
の制御手順に基づいて警報信号を送出し（図８(4))、か
つその障害に対応した障害処理を起動する。

【０００９】

【発明が解決しようとする課題】ところで、このような
従来の補助記憶を備えた処理装置では、補助記憶部７５
の故障中にマイクロプロセッサ７１に上述したリセット
信号が与えられると、その時点で主記憶部７４に保持さ
れたプログラムその他のデータの内容が必ずしもイリー
ガルなものではないにもかかわらず、補助記憶部７５か
ら主記憶部７４にプログラムをロードできないためにシ
ステムダウンが発生した。

【００１０】すなわち、リセット信号に応じた再起動
は、システムを強制的に初期状態に設定する目的で行わ
れるにもかかわらず、補助記憶部７５が故障している状
態でも続行可能な運転を停止させる原因となってシステ
ムの効率的な保守・運用の妨げとなる場合があった。

【００１１】本発明は、補助記憶の故障中のリセットに
伴うシステムダウンの発生を回避できる起動制御方式を
提供することを目的とする。

【００１２】

【課題を解決するための手段】図１は、請求項１に記載
の発明の原理ブロック図である。本発明は、起動要求に
応じて処理手段１１が補助記憶１３から主記憶１５にソ
フトウエアをローディングし、その主記憶に保持された
ソフトウエアに基づく処理を起動する起動制御方式にお
いて、補助記憶１３に対するアクセスの手順に基づいて
その補助記憶の障害の監視を行う監視手段１７と、起動
要求および監視の結果に応じてローディングを省略する
制御手段１９とを備えたことを特徴とする。

【００１３】図２は、請求項２に記載の発明の原理ブロ
ック図である。本発明は、起動要求に応じて処理手段２
１が補助記憶２３₁ 、２３₂ の何れか一方から主記憶１
５にソフトウエアをローディングし、その主記憶に保持
されたソフトウエアに基づく処理を起動する起動制御方
式において、一方の補助記憶に対するアクセスの手順に
基づいてその補助記憶の障害の監視を行う監視手段２５
を備え、処理手段２１には、起動要求および監視の結果
に応じて一方の補助記憶と反対の他方の補助記憶に主記
憶１５に保持されたソフトウエアを退避し、その他方の
補助記憶を一方の補助記憶の代替えとする制御手段２７
を備えたことを特徴とする。

【００１４】

【作用】請求項１に記載の発明では、制御手段１９は、
監視手段１７から補助記憶１３に対するアクセスの手順
に基づいて与えられる監視結果がその補助記憶の故障状
態を示すときに起動要求が与えられると、その起動要求
に応じて処理手段１１が行うべき主記憶１５へのソフト
ウエアのローディングを省略する。

【００１５】すなわち、処理手段１１は、補助記憶１３
からこれに予め記憶されたソフトウエアを正常に読み取
ることができない場合には、上述したローディングを行
わずに主記憶１３上に既存のソフトウエアに基づいて処
理を再起動するので、補助記憶１３が故障した状態で起
動要求が与えられても、従来例のようにソフトウエアを
ローディングできないためにシステムダウンが発生する
ことはない。

【００１６】請求項２に記載の発明では、制御手段２７
は、監視手段２５から一方の補助記憶に対するアクセス
の手順に基づいて与えられる監視結果がその補助記憶の
故障状態を示すときに起動要求が与えられると、主記憶
１５上に既存のソフトウエアを他方の補助記憶に退避
し、その他方の補助記憶を処理手段２１が行うローディ
ングに用いる補助記憶とする。

【００１７】すなわち、処理手段２１は、一方の補助記
憶が故障してもこれに代わる他方の補助記憶から主記憶
１５にソフトウエアのローディングを行って処理を再起
動するので、ソフトウエアのローディングに用いるべき
補助記憶が故障した状態で起動要求が与えられても、そ
の補助記憶の代替えとなる補助記憶が正常であれば従来
例のようにソフトウエアをローディングできないために
システムダウンが発生することはない。

【００１８】

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図３は、本発明の第一の実施例の動
作フローチャートである。

【００１９】本実施例では、起動時の基本的な動作（図
３(1) 〜(4))については、従来例と同じであるから図８
に示す番号と同じ番号(1)〜(4)を付与して示し、ここで
はその説明を省略する。さらに、本実施例では、ハード
ウエアの構成は図７に示す従来例と同じであるから、こ
こではその説明を省略する。

【００２０】また、本実施例は請求項１に記載の発明に
対応するが、本発明方式はリードオンリメモリ７２に予
め格納されたプログラムと、主記憶部７４にロードされ
たプログラムとに基づいてマイクロプロセッサ７１が行
うソフトウエアの処理によって実現される。

【００２１】なお、本実施例と図１に示すブロック図と
の対応関係については、マイクロプロセッサ７１、リー
ドオンリメモリ７２、転送部７３および制御部７６は処
理手段１１に対応し、補助記憶部７５は補助記憶１３に
対応し、主記憶部７４は主記憶１５に対応し、リードオ
ンリメモリ７２および主記憶部７４に格納されたプログ
ラムとマイクロプロセッサ７１、リードオンリメモリ７
２、転送部７３、主記憶部７４および制御部７６は監視
手段１７および制御手段１９に対応する。

【００２２】以下、本実施例の動作を説明する。マイク
ロプロセッサ７１は、通常運用時の所定のタイミングに
転送部７３を介して補助記憶部７５にバス要求信号ＲＥ
Ｑを送出し、その要求信号に対するバス要求応答信号Ａ
ＣＫが補助記憶部７５から返送されると、補助記憶部７
５にテストデータとその内容に応じたパリティビットと
を書き込む（図３(5))。さらに、マイクロプロセッサ７
１は、このとき転送部７３を介して補助記憶部７５から
与えられるステータス情報に基づいて正常に書き込みが
行われたか否かを判定し（図３(6))、その書き込みが正
常に行われたことを認識すると補助記憶部７５から転送
部７３を介して上述したテストデータを読み出す（図３
(7))。マイクロプロセッサ７１は、そのテストデータが
先行して書き込まれたテストデータと一致し、かつパリ
ティビットの論理値が正規の値であるか否かを判断する
（図３(8))。マイクロプロセッサ７１は、このような判
断の結果に基づいて正常に補助記憶部７５から読み出し
が行われたことを認識すると通常運用時における処理を
続行し、かつ上述した処理を所定の周期で反復すること
により補助記憶部７５の障害の有無を常時監視する。

【００２３】また、マイクロプロセッサ７１は、このよ
うな監視処理において補助記憶部７５に対するテストデ
ータの書き込みと読み出しの何れか一方で上述したバス
要求応答信号が得られなかったり、テストデータの内容
が一致しなかったり、パリティビットの論理値が不正規
な値であると警報信号を送出し（図３(4))、かつ主記憶
部７４その他のメモリに警報情報を書き込む。このよう
な警報情報が保持された状態でリセット信号送出部７７
からリセット信号が送出されると、マイクロプロセッサ
７１は電源投入時と同様にして起動処理を開始する。

【００２４】マイクロプロセッサ７１は、このような起
動処理の先頭で上述した警報情報のをチェックし（図３
(9))、その警報情報がアクティブであると主記憶部７４
への新たなロード処理（図３(1) 〜(2))を省略して主記
憶部７４上に既存のソフトウエアに基づく処理を起動す
る（図３(3))。

【００２５】したがって、本実施例によれば、処理装置
は、補助記憶部７５が故障している状態でマイクロプロ
セッサ７１にリセット信号が与えられても、その時点で
主記憶部７４上のソフトウエアが正常であればシステム
ダウンとなることはない。

【００２６】図４は、本発明の第二の実施例を示す図で
ある。図において、図７に示すものと機能および構成が
同じものについては、同じ参照番号を付与して示し、こ
こではその説明を省略する。

【００２７】本実施例と図７に示す従来例との主要な相
違点は、マイクロプロセッサ７１のデータバス上に起動
アドレス制御部４１が配置され、転送部７３を介して延
長されたアドレスバスおよびデータバス上に選択部４２
を介して補助記憶部７５およびマイクロプロセッサ４３
が配置され、マイクロプロセッサ４３の警報出力と起動
アドレス制御部４１の警報入力との間に警報検出部４４
が配置され、起動アドレス制御部４１の制御出力をリー
ドオンリメモリ７２のアドレス入力の所定ビットとして
与えた点にある。

【００２８】したがって、本実施例では、このような相
違点に対応して制御部７６に代わって起動アドレス制御
部４１および選択部４２にも制御信号を与える制御部４
５を備え、かつ選択部４２にはマイクロプロセッサ４３
の制御出力Ｒ／Ｗ、ＲＥＱから制御部４６を介して制御
信号が与えられる。

【００２９】なお、本実施例も請求項１に記載の発明に
対応し、図１に示すブロック図との対応関係について
は、選択部４２、マイクロプロセッサ４３、警報検出部
４４、制御部４６は監視手段１７に対応し、起動アドレ
ス制御部４１は制御手段１９に対応する。

【００３０】以下、本実施例の動作を説明する。選択部
４２は、マイクロプロセッサ７１に対してマイクロプロ
セッサ４３より優先的に補助記憶部７５へのアクセスを
許可する。すなわち、選択部４２は、マイクロプロセッ
サ４３が補助記憶部７５にアクセスしていない状態で
は、制御部４５から与えられる制御信号に対応した制御
端子と転送部７３を介して延長された２つのバスとを補
助記憶部７５に接続する。したがって、マイクロプロセ
ッサ７１は、リセット信号に応じた起動により補助記憶
部７５から主記憶部７４にソフトウエアがロードされる
と、従来例と同様にしてそのソフトウエアに基づいて通
常運用時の処理を行う。

【００３１】また、マイクロプロセッサ７１は、このよ
うな通常運用時の処理の開始に先行して、起動アドレス
制御部４１に、上述したローディング処理を省略する場
合に初期設定処理プログラムの開始アドレスに対してシ
フトさせるべきオフセットアドレス値を書き込む。

【００３２】通常運用時には、マイクロプロセッサ４３
は、周期的に選択部４２を介して補助記憶部７５にテス
トデータの書き込み、かつそのテストデータを再び読み
取って比較することにより、補助記憶部７５が正常に動
作しているか否かを判定する。なお、このような判定
は、上述した第一の実施例におけるマイクロプロセッサ
７１と同じ手順と判断基準に基づいて行われるので、こ
こではその説明を省略する。マイクロプロセッサ４３
は、このような判定処理により補助記憶部７５の故障を
検出すると警報信号を送出する。警報検出部４４はこの
ような警報信号を起動アドレス制御部４１に与え、起動
アドレス制御部４１はその警報信号に応じて上述したオ
フセットアドレス値をリードオンリメモリ７２に与え
る。

【００３３】したがって、マイクロプロセッサ７１は、
このようなオフセットアドレス値に応じて初期設定プロ
グラムの実行開始点が切り替えられるために、上述した
ローディング処理を省略して主記憶部７４上に既存のソ
フトウエアに基づく処理を起動する。

【００３４】図５は、本発明の第三の実施例を示す図で
ある。本図は図４に点線枠で示す部分に対応し、かつそ
の他の部分の構成については、本実施例では上述した第
二の実施例と同じであるから、図中ではその記載を省略
する。さらに、図において、図４に示すものと機能およ
び構成が同じものについては、同じ参照番号を付与して
示し、ここではその説明を省略する。

【００３５】本実施例と上述した第二の実施例との相違
点は、マイクロプロセッサ４３、警報検出部４４および
制御部４６に代えて、制御信号発生部５１、アドレス信
号発生部５２、共通ＲＡＭ部５３および比較部５４から
なる専用のハードウエアを設けた点にある。

【００３６】したがって、このような専用のハードウエ
アでは、アドレス信号発生部５２のアドレス出力は、共
通ＲＡＭ部５３および選択部４２のアドレス入力に接続
される。アドレス発生部５２の制御出力は制御信号発生
部５１の入力に接続され、その出力は共通ＲＡＭ部５３
の制御入力と選択部４２の制御入力とに接続される。選
択部４２と補助記憶部７５との間を結ぶデータバスは比
較部５４の第一の入力と共通ＲＡＭ部５３のデータ入力
とに接続され、共通ＲＡＭ部５３のデータ出力は比較部
５４の第二の入力に接続される。比較部５４の出力は起
動アドレス制御部４１の入力に接続される。選択部４２
は、転送部７３を介して延長されたアドレスバス、デー
タバスおよびその転送部の制御出力に接続される。

【００３７】なお、本実施例は請求項１に記載の発明に
対応し、図１に示すブロック図との対応関係について
は、制御信号発生部５１、アドレス信号発生部５２、共
通ＲＡＭ部５３および比較部５４は監視手段１７に対応
する。

【００３８】以下、図４および図５を参照して本実施例
の動作を説明する。アドレス信号発生部５２は所定の周
期で補助記憶部７５上の連続した記憶領域を順に示すア
ドレスをアドレス信号として出力し、制御信号発生部５
１はこのようなアドレス信号に同期した制御信号を出力
する。選択部４２は、このような制御信号に応じてマイ
クロプロセッサ７１側と時間軸上で重複しないアクセス
タイミングを設定し、そのアクセスタイミングで補助記
憶部７５から基準となるテストデータを読み取る。共通
ＲＡＭ部５３は、このようにして読み取られたテストデ
ータを順次記憶する。

【００３９】さらに、共通ＲＡＭ部５３は、このように
して予め基準となるテストデータを記憶した後に、制御
信号発生部５１とアドレス信号発生部５２との制御の下
で補助記憶部７５から上述した記憶領域の記憶内容を読
み取りる。比較部５４は、このようにして読み取られた
テストデータとこれに対応して共通ＲＡＭ部５３に予め
記憶された基準となるテストデータとを順次比較し、両
者に不一致のものがあると記憶アドレス制御部４１に警
報信号を送出する。

【００４０】なお、共通ＲＡＭ５３の構成および動作に
ついては、テストデータが既知である場合には、上述し
たように予め基準となるテストデータを読み取って記憶
する必要はなく、比較部５４が行う比較動作に先行して
何らかの方法でその既知のテストデータを保持すること
ができれば十分である。

【００４１】図６は、本発明の第四の実施例を示す図で
ある。図において、図４に示すものと機能および構成が
同じものについては、同じ参照番号を付与して示し、こ
こではその説明を省略する。

【００４２】本実施例と上述した第二の実施例との相違
点は、補助記憶部７５に代えて二重化された補助記憶部
６１₁ 、６１₂ を備え、選択部４２に代えて、転送部７
３および選択部４２を併合して構成され、かつ補助記憶
部６１₁ 、６１₂ とのインタフェースをとる転送部６２
を配置し、警報検出部４４および起動アドレス制御部４
１を削除した点にある。

【００４３】なお、本実施例は請求項２に記載の発明に
対応し、図２に示すブロック図との対応関係について
は、主記憶部７４は主記憶１５に対応し、マイクロプロ
セッサ７１、リードオンリメモリ７２、制御部４５およ
び転送部６２は処理手段２１に対応し、補助記憶部６１
₁ 、６１₂ は補助記憶２３₁ 、２３₂ に対応し、マイク
ロプロセッサ４３、制御部４６および転送部６２は監視
手段２５に対応し、転送部６２は制御手段６２に対応す
る。

【００４４】以下、本実施例の動作を説明する。通常運
用時には、マイクロプロセッサ７１は転送部６２を介し
て主記憶部７４および補助記憶部６１₁ に対してアクセ
スし、マイクロプロセッサ４３は転送部６２を介して第
二の実施例と同様にして補助記憶部６１₁ に故障が発生
したか否かを監視する。

【００４５】マイクロプロセッサ４３は、このような監
視により補助記憶部６１₁ の故障が検出された状態でリ
セット信号送出部７７からリセット信号が送出される
と、転送部６２に所定の制御指令を送出する。転送部６
２はこのような制御指令に応じて主記憶部７４に記憶さ
れたソフトウエア（処理中に生成された情報を含む。）
を補助記憶部６１₂ に退避する。マイクロプロセッサ７
１は、その退避が完了すると転送部６２にプログラム転
送命令を送出する。転送部６２は、その命令に応じて補
助記憶部６１₁ が故障していることを認識し、かつ補助
記憶部６１₁ に代えて補助記憶部６１₂ に退避された情
報を主記憶部７４に転送する。

【００４６】このように本実施例によれば、マイクロプ
ロセッサ７１は、補助記憶部６１₁の故障中にリセット
信号が与えられても、その補助記憶部の代替えとなる補
助記憶部６１₂ から主記憶部７４に新たにソフトウエア
をロードして再びシステムを起動するので、従来例で生
じたシステムダウンが回避される。

【００４７】なお、本実施例では、マイクロプロセッサ
４３により補助記憶部６１₁ に故障が発生したか否かを
監視しているが、本発明は、このような監視方法に限定
されず、例えば、上述した第一の実施例や第三の実施例
で採用された監視方法を用いてもよい。

【００４８】また、本実施例では、補助記憶部６１₁ が
故障したときにこれに代わって補助記憶部６１₂ を用い
て立ち上げを行っているが、本発明は、このような場合
に限定されず、例えば、補助記憶部６１₂ が故障してこ
れに変わり補助記憶部６１₁を用いて立ち上げを行う場
合にも同様に適用可能である。

【００４９】さらに、補助記憶部６１₁ 、６１₂ の記憶
方式については、これらの記憶容量が主記憶部７４にロ
ードすべきソフトウエアを格納可能な値であるならば異
なるものであってもよい。

【００５０】また、上述した全ての実施例では、マイク
ロプロセッサや転送部と補助記憶部との間のインタフェ
ース方式およびその補助記憶部の記憶方式の多様なもの
に対応可能であるが、請求項１、２に記載の発明におい
て監視すべき故障モードについては、このようなインタ
フェース方式や記憶方式の如何にかかわらず、監視対象
の補助記憶が主記憶に対するローディングが可能な状態
にあるか否かの判断のみで十分である。

【００５１】さらに、上述した全ての実施例では、補助
記憶部７５や補助記憶部６１₁ 、６１₂ が不揮発性メモ
リにより構成されるが、本発明は、このような不揮発性
のメモリに限定されず、例えば、リセット操作に応じて
これらの補助記憶の記憶内容が強制的に初期設定されな
いならば、電源が投入された状態のままで行われるリセ
ット操作時にも同様に適用可能である。

【００５２】

【発明の効果】以上説明したように本発明では、主記憶
へローディングすべきソフトウエアを格納した補助記憶
の故障中に処理手段に起動要求が与えられたときに、上
述したローディングを省略してその時点で主記憶上に既
存のソフトウエアにより処理を再起動したり、故障した
補助記憶とは別個に設けられた補助記憶に主記憶上の既
存のソフトウエアを退避し、その補助記憶から上述した
ローディングを行って処理を再起動する。

【００５３】すなわち、起動要求が与えられた時点で補
助記憶が故障していてソフトウエアのローディングがで
きないために生じるシステムダウンが回避されるので、
そのローディングされた主記憶上のソフトウエアに基づ
いて処理を行う処理装置では、保守および運用の効率化
がはかられ、かつ性能が向上する。

【図面の簡単な説明】

【図１】請求項１に記載の発明の原理ブロック図であ
る。

【図２】請求項２に記載の発明の原理ブロック図であ
る。

【図３】本発明の第一の実施例の動作フローチャートで
ある。

【図４】本発明の第二の実施例を示す図である。

【図５】本発明の第三の実施例を示す図である。

【図６】本発明の第四の実施例を示す図である。

【図７】補助記憶を備えた処理装置の構成例を示す図で
ある。

【図８】起動時の動作フローチャートである。

【図９】起動時の動作を説明する図である。

【符号の説明】

１１，２１ 処理手段 １３，２３ 補助記憶 １５ 主記憶 １７，２５ 監視手段 １９，２７ 制御手段 ４１ 起動アドレス制御部 ４２ 選択部 ４３，７１ マイクロプロセッサ（ＣＰＵ） ４４ 警報検出部 ４５，４６，７６ 制御部 ５１ 制御信号発生部 ５２ アドレス信号発生部 ５３ 共通ＲＡＭ部 ５４ 比較部 ６１，７５ 補助記憶部 ６２，７３ 転送部 ７２ リードオンリメモリ（ＲＯＭ） ７４ 主記憶部 ７７ リセット信号送出部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 起動要求に応じて処理手段（１１）が補
   助記憶（１３）から主記憶（１５）にソフトウエアをロ
   ーディングし、その主記憶に保持されたソフトウエアに
   基づく処理を起動する起動制御方式において、 前記補助記憶（１３）に対するアクセスの手順に基づい
   てその補助記憶の障害の監視を行う監視手段（１７）
   と、 前記起動要求および前記監視の結果に応じて前記ローデ
   ィングを省略する制御手段（１９）とを備えたことを特
   徴とする起動制御方式。
2. 【請求項２】 起動要求に応じて処理手段（２１）が補
   助記憶（２３₁ 、２３₂ ）の何れか一方から主記憶（１
   ５）にソフトウエアをローディングし、その主記憶に保
   持されたソフトウエアに基づく処理を起動する起動制御
   方式において、 前記一方の補助記憶に対するアクセスの手順に基づいて
   その補助記憶の障害の監視を行う監視手段（２５）を備
   え、 前記処理手段（２１）には、前記起動要求および前記監
   視の結果に応じて前記一方の補助記憶と反対の他方の補
   助記憶に前記主記憶（１５）に保持されたソフトウエア
   を退避し、その他方の補助記憶を前記一方の補助記憶の
   代替えとする制御手段（２７）を備えたことを特徴とす
   る起動制御方式。