JPH05250193A - Start control system - Google Patents

Abstract

PURPOSE:To evade the generation of a system down in accordance with the reset while an auxiliary storage is out of order by monitoring the fault of the auxiliary storage and eliminating a loading in accordance with a start request and the result of the monitoring. CONSTITUTION:When a control means 19 is given a start request when the monitoring result given based on the procedure of an access from a monitoring means 17 to an auxiliary storage 13 shows the fault state of the auxiliary storage, the loading of software to a main storage 15 to be performed by a processing means 11 in accordance with the start request is eliminated. Namely, as the processing means 11 restarts a processing based on software existing on the main storage 15 without performing the loading when the means 11 is not capable of normally reading the software which is preliminarily stored in the auxiliary storage 13 from the storage 13, a system down is not generated since the software is not possible to be loaded even if the start request is given in a state that the auxiliary storage 13 is out of order.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、補助記憶から主記憶に
ロードされたソフトウエアに基づいて所定の処理を行う
処理装置の立ち上げを行う起動制御方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a start control system for starting a processing device which performs a predetermined process based on software loaded from an auxiliary storage to a main storage.

【０００２】[0002]

【従来の技術】無線通信システムの基地局装置のように
遠隔点に設置された機器の動作状態を監視する監視装置
では、近年、システムの構成や機能が複雑かつ高度とな
ってそ動作を決定するソフトウエアのサイズが大きくな
り、かつ例えば、ロギング情報のように運用中に生成さ
れて再び処理の対象とするために所定の期間に渡って保
存すべきデータの量も増大しつつある。2. Description of the Related Art In a monitoring device for monitoring the operating state of a device installed at a remote point such as a base station device of a wireless communication system, in recent years, the system configuration and functions have become complicated and sophisticated, and the operation is determined. The size of software to be used is increasing, and the amount of data, such as logging information, that is generated during operation and must be stored for a predetermined period to be processed again is also increasing.

【０００３】したがって、このような監視装置では、そ
の中枢部に、例えば、ハードディスク装置、フロッピー
ディスク装置、バックアップ電源内蔵のＲＡＭボード、
Ｅ²ＰＲＯＭボード、バブルメモリユニットその他のよ
うに、主記憶に比べてアクセス速度が低速であるが低コ
ストで大容量のデータを記憶可能な補助記憶（外部記
憶）を備えた処理装置が搭載される。Therefore, in such a monitoring device, for example, a hard disk device, a floppy disk device, a RAM board with a built-in backup power source,
A processor such as an E ² PROM board, a bubble memory unit, or the like, which has a slower access speed than the main memory but is equipped with an auxiliary memory (external memory) capable of storing a large amount of data at low cost, is mounted It

【０００４】図７は、補助記憶を備えた処理装置の構成
例を示す図である。図において、マイクロプロセッサ
（ＣＰＵ）７１のアドレスバスおよびデータバスは、リ
ードオンリメモリ（ＲＯＭ）７２および転送部７３に接
続される。転送部７３を介して延長されたアドレスバス
およびデータバスは、主記憶部７４および補助記憶部７
５に接続される。マイクロプロセッサ７１の制御端子Ｒ
／Ｗ、ＲＥＱは制御部７６に接続され、その出力はリー
ドオンリメモリ７２および転送部７３の制御入力に接続
される。転送部７３の制御出力は、主記憶部７４および
補助記憶部７５の制御入力に接続される。マイクロプロ
セッサ７１のリセット端子には、リセット信号送出部７
７の出力が接続される。FIG. 7 is a diagram showing an example of the configuration of a processing device having auxiliary storage. In the figure, an address bus and a data bus of a microprocessor (CPU) 71 are connected to a read only memory (ROM) 72 and a transfer unit 73. The address bus and the data bus extended via the transfer unit 73 include the main storage unit 74 and the auxiliary storage unit 7.
5 is connected. Control terminal R of microprocessor 71
/ W and REQ are connected to the control unit 76, and their outputs are connected to the control inputs of the read-only memory 72 and the transfer unit 73. The control output of the transfer unit 73 is connected to the control inputs of the main storage unit 74 and the auxiliary storage unit 75. The reset signal transmitter 7 is connected to the reset terminal of the microprocessor 71.
7 outputs are connected.

【０００５】以下、このような処理装置の起動時の動作
を説明する。リセット信号送出部７７は、処理装置の電
源が新たに投入されたときや操作者が所定の操作を行っ
たときにセット信号を送出する。マイクロプロセッサ７
１は、このようなリセット信号に応じて、リードオンリ
メモリ７２に予め格納された初期化プログラムに基づき
転送部７３を介して主記憶部７４に初期化命令を送出す
る（図８(1) 、図９(1))。主記憶部７４は、このような
命令に応じて全ての記憶領域を初期化し、その初期化を
正常に終了すると転送部７３を介してマイクロプロセッ
サ７１に初期化終了通知を送出する（図９(2))。The operation at the time of starting such a processing apparatus will be described below. The reset signal sending unit 77 sends a set signal when the power of the processing device is newly turned on or when the operator performs a predetermined operation. Microprocessor 7
In response to such a reset signal, 1 sends an initialization command to the main storage unit 74 via the transfer unit 73 based on the initialization program previously stored in the read-only memory 72 (FIG. 8 (1), Figure 9 (1)). The main storage unit 74 initializes all storage areas in response to such an instruction, and when the initialization is normally completed, the main storage unit 74 sends an initialization completion notification to the microprocessor 71 via the transfer unit 73 (see FIG. 2)).

【０００６】マイクロプロセッサ７１は、その通知に応
じて主記憶部７４の初期化が正常に行われたことを認識
すると、転送部７３を介して補助記憶部７５にプログラ
ム転送命令を送出する（図８(2) 、図９(3))。補助記憶
部７５は、このような命令を認識すると転送部７３を介
してマイクロプロセッサ７１に転送受付通知を送出し
（図９(4))、かつ転送部７３を介して主記憶部７４に所
定のプログラムを転送する（図９(5))。ここに、補助記
憶部７５は、上述したプログラムを保持する大容量の不
揮発性メモリで構成される。In response to the notification, the microprocessor 71 recognizes that the main storage unit 74 has been initialized normally, and then sends a program transfer instruction to the auxiliary storage unit 75 via the transfer unit 73 (see FIG. 8 (2), FIG. 9 (3)). When the auxiliary storage unit 75 recognizes such an instruction, the auxiliary storage unit 75 sends a transfer acceptance notification to the microprocessor 71 via the transfer unit 73 (FIG. 9 (4)), and sends a transfer acceptance notification to the main storage unit 74 via the transfer unit 73. The program is transferred (FIG. 9 (5)). Here, the auxiliary storage unit 75 is composed of a large-capacity non-volatile memory that holds the above-mentioned program.

【０００７】主記憶部７４はこのようにして転送された
プログラムを順次所定の記憶領域に格納し（図９(6))、
かつ転送部７３はそのプログラムの最終ブロックを主記
憶部７４に送出するとマイクロプロセッサ７１に転送終
了通知を送出する（図９(7))。マイクロプロセッサ７１
は、このような通知に応じて上述したプログラムの転送
が完了したことを認識すると転送部７３を介して主記憶
部７４に起動命令を送出する（図９(8))。主記憶部７４
はこのような命令に応じて転送部７３を介するマイクロ
プロセッサ７１からのアクセスが可能な状態となり（図
９(9))、マイクロプロセッサ７１は主記憶部７４上の所
定の記憶領域から上述したプログラムの実行を開始する
（図８(3))。The main storage unit 74 sequentially stores the programs thus transferred in a predetermined storage area (FIG. 9 (6)),
Further, when the transfer unit 73 sends the final block of the program to the main storage unit 74, it sends a transfer end notification to the microprocessor 71 (FIG. 9 (7)). Microprocessor 71
Upon recognizing that the transfer of the above-mentioned program is completed in response to such a notification, sends an activation command to the main storage unit 74 via the transfer unit 73 (FIG. 9 (8)). Main memory 74
Becomes accessible from the microprocessor 71 via the transfer unit 73 in response to such an instruction (FIG. 9 (9)), and the microprocessor 71 stores the program described above from a predetermined storage area in the main storage unit 74. Is started (FIG. 8 (3)).

【０００８】また、このような立ち上げ動作では、主記
憶部７４は上述した初期化命令に応じて正常に初期化で
きない場合には転送部７３を介してマイクロプロセッサ
７１に所定のステータス情報を送出し、補助記憶部７５
は上述したプログラム転送命令に応答できない場合には
転送受付通知を送出せず、補助記憶部７５から主記憶部
７４へのプログラムの転送が正常に終了しない場合には
転送部７３は上述した転送終了通知を送出しない。マイ
クロプロセッサ７１は、このような起動時に何らかの障
害がある場合には、その障害に応じたステータスや所定
の制御手順に基づいて警報信号を送出し（図８(4))、か
つその障害に対応した障害処理を起動する。Further, in such a start-up operation, if the main memory unit 74 cannot be normally initialized in response to the above-mentioned initialization instruction, it sends predetermined status information to the microprocessor 71 via the transfer unit 73. Auxiliary storage unit 75
Does not send a transfer acceptance notification when it cannot respond to the above-mentioned program transfer command, and when the transfer of the program from the auxiliary storage unit 75 to the main storage unit 74 does not end normally, the transfer unit 73 ends the transfer end described above. Do not send notification. If there is any failure at the time of such activation, the microprocessor 71 sends an alarm signal based on the status or a predetermined control procedure according to the failure (FIG. 8 (4)) and responds to the failure. Start the fault handling that you did.

【０００９】[0009]

【発明が解決しようとする課題】ところで、このような
従来の補助記憶を備えた処理装置では、補助記憶部７５
の故障中にマイクロプロセッサ７１に上述したリセット
信号が与えられると、その時点で主記憶部７４に保持さ
れたプログラムその他のデータの内容が必ずしもイリー
ガルなものではないにもかかわらず、補助記憶部７５か
ら主記憶部７４にプログラムをロードできないためにシ
ステムダウンが発生した。By the way, in the processing apparatus having such a conventional auxiliary memory, the auxiliary memory unit 75 is used.
When the above-described reset signal is given to the microprocessor 71 during the failure of the above, the auxiliary storage unit 75 is not required although the contents of the program and other data held in the main storage unit 74 at that time are not necessarily illegal. A system down occurred because the program could not be loaded from the main memory 74 into the main memory 74.

【００１０】すなわち、リセット信号に応じた再起動
は、システムを強制的に初期状態に設定する目的で行わ
れるにもかかわらず、補助記憶部７５が故障している状
態でも続行可能な運転を停止させる原因となってシステ
ムの効率的な保守・運用の妨げとなる場合があった。That is, although the restart in response to the reset signal is performed for the purpose of forcibly setting the system to the initial state, the operation that can be continued even if the auxiliary storage unit 75 has a failure is stopped. This may cause the system to be hindered from efficient maintenance and operation.

【００１１】本発明は、補助記憶の故障中のリセットに
伴うシステムダウンの発生を回避できる起動制御方式を
提供することを目的とする。It is an object of the present invention to provide a start-up control system capable of avoiding the occurrence of a system down due to a reset during a failure of an auxiliary memory.

【００１２】[0012]

【課題を解決するための手段】図１は、請求項１に記載
の発明の原理ブロック図である。本発明は、起動要求に
応じて処理手段１１が補助記憶１３から主記憶１５にソ
フトウエアをローディングし、その主記憶に保持された
ソフトウエアに基づく処理を起動する起動制御方式にお
いて、補助記憶１３に対するアクセスの手順に基づいて
その補助記憶の障害の監視を行う監視手段１７と、起動
要求および監視の結果に応じてローディングを省略する
制御手段１９とを備えたことを特徴とする。FIG. 1 is a block diagram showing the principle of the invention described in claim 1. In FIG. According to the present invention, the processing means 11 loads software from the auxiliary storage 13 to the main memory 15 in response to a start request, and starts processing based on the software held in the main memory. It is characterized by comprising a monitoring means 17 for monitoring the failure of the auxiliary storage based on the access procedure to the, and a control means 19 for omitting the loading depending on the result of the activation request and the monitoring.

【００１３】図２は、請求項２に記載の発明の原理ブロ
ック図である。本発明は、起動要求に応じて処理手段２
１が補助記憶２３₁ 、２３₂ の何れか一方から主記憶１
５にソフトウエアをローディングし、その主記憶に保持
されたソフトウエアに基づく処理を起動する起動制御方
式において、一方の補助記憶に対するアクセスの手順に
基づいてその補助記憶の障害の監視を行う監視手段２５
を備え、処理手段２１には、起動要求および監視の結果
に応じて一方の補助記憶と反対の他方の補助記憶に主記
憶１５に保持されたソフトウエアを退避し、その他方の
補助記憶を一方の補助記憶の代替えとする制御手段２７
を備えたことを特徴とする。FIG. 2 is a block diagram showing the principle of the invention described in claim 2. The present invention provides the processing means 2 in response to the activation request.
1 is the main memory 1 from one of the auxiliary memories 23 ₁ and 23 _2.
In the startup control method of loading software into the main memory 5 and activating a process based on the software held in the main memory, monitoring means for monitoring the failure of the auxiliary memory based on the access procedure to one auxiliary memory 25
The processing means 21 stores the software held in the main memory 15 in one auxiliary memory and the other auxiliary memory opposite to the other auxiliary memory in accordance with the result of the activation request and the monitoring, and the other auxiliary memory is Control means 27 as an alternative to the auxiliary memory of
It is characterized by having.

【００１４】[0014]

【作用】請求項１に記載の発明では、制御手段１９は、
監視手段１７から補助記憶１３に対するアクセスの手順
に基づいて与えられる監視結果がその補助記憶の故障状
態を示すときに起動要求が与えられると、その起動要求
に応じて処理手段１１が行うべき主記憶１５へのソフト
ウエアのローディングを省略する。In the invention described in claim 1, the control means 19 comprises:
When an activation request is given when the monitoring result given from the monitoring means 17 based on the access procedure to the auxiliary storage 13 indicates the failure state of the auxiliary storage 13, the main memory which the processing means 11 should perform according to the activation request. Omit the loading of software into 15.

【００１５】すなわち、処理手段１１は、補助記憶１３
からこれに予め記憶されたソフトウエアを正常に読み取
ることができない場合には、上述したローディングを行
わずに主記憶１３上に既存のソフトウエアに基づいて処
理を再起動するので、補助記憶１３が故障した状態で起
動要求が与えられても、従来例のようにソフトウエアを
ローディングできないためにシステムダウンが発生する
ことはない。That is, the processing means 11 includes the auxiliary storage 13
If the software stored in advance cannot be read normally, the processing is restarted based on the existing software on the main memory 13 without performing the above-mentioned loading, so that the auxiliary memory 13 Even if a start request is given in a broken state, system down does not occur because software cannot be loaded as in the conventional example.

【００１６】請求項２に記載の発明では、制御手段２７
は、監視手段２５から一方の補助記憶に対するアクセス
の手順に基づいて与えられる監視結果がその補助記憶の
故障状態を示すときに起動要求が与えられると、主記憶
１５上に既存のソフトウエアを他方の補助記憶に退避
し、その他方の補助記憶を処理手段２１が行うローディ
ングに用いる補助記憶とする。In the invention described in claim 2, the control means 27
If a start request is given when the monitoring result given from the monitoring means 25 based on the access procedure to one of the auxiliary memories indicates a failure state of the auxiliary memory, the other existing software on the main memory 15 is added. The auxiliary storage of the other is used as the auxiliary storage used for the loading performed by the processing unit 21.

【００１７】すなわち、処理手段２１は、一方の補助記
憶が故障してもこれに代わる他方の補助記憶から主記憶
１５にソフトウエアのローディングを行って処理を再起
動するので、ソフトウエアのローディングに用いるべき
補助記憶が故障した状態で起動要求が与えられても、そ
の補助記憶の代替えとなる補助記憶が正常であれば従来
例のようにソフトウエアをローディングできないために
システムダウンが発生することはない。That is, even if one auxiliary memory fails, the processing means 21 loads the software into the main memory 15 from the other auxiliary memory which replaces it and restarts the processing, so that the software loading Even if a startup request is given when the auxiliary storage to be used has failed, if the auxiliary storage that is an alternative to the auxiliary storage is normal, software cannot be loaded as in the conventional example, and the system will not go down. Absent.

【００１８】[0018]

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図３は、本発明の第一の実施例の動
作フローチャートである。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 3 is an operation flowchart of the first embodiment of the present invention.

【００１９】本実施例では、起動時の基本的な動作（図
３(1) 〜(4))については、従来例と同じであるから図８
に示す番号と同じ番号(1)〜(4)を付与して示し、ここで
はその説明を省略する。さらに、本実施例では、ハード
ウエアの構成は図７に示す従来例と同じであるから、こ
こではその説明を省略する。In this embodiment, the basic operation at startup (FIGS. 3 (1) to 3 (4)) is the same as that of the conventional example.
The same numbers (1) to (4) as those shown in are given and shown, and the description thereof is omitted here. Further, in the present embodiment, the hardware configuration is the same as that of the conventional example shown in FIG. 7, and therefore its explanation is omitted here.

【００２０】また、本実施例は請求項１に記載の発明に
対応するが、本発明方式はリードオンリメモリ７２に予
め格納されたプログラムと、主記憶部７４にロードされ
たプログラムとに基づいてマイクロプロセッサ７１が行
うソフトウエアの処理によって実現される。Further, although the present embodiment corresponds to the invention described in claim 1, the method of the present invention is based on a program stored in advance in the read-only memory 72 and a program loaded in the main memory 74. It is realized by software processing performed by the microprocessor 71.

【００２１】なお、本実施例と図１に示すブロック図と
の対応関係については、マイクロプロセッサ７１、リー
ドオンリメモリ７２、転送部７３および制御部７６は処
理手段１１に対応し、補助記憶部７５は補助記憶１３に
対応し、主記憶部７４は主記憶１５に対応し、リードオ
ンリメモリ７２および主記憶部７４に格納されたプログ
ラムとマイクロプロセッサ７１、リードオンリメモリ７
２、転送部７３、主記憶部７４および制御部７６は監視
手段１７および制御手段１９に対応する。Regarding the correspondence between this embodiment and the block diagram shown in FIG. 1, the microprocessor 71, the read-only memory 72, the transfer unit 73 and the control unit 76 correspond to the processing means 11, and the auxiliary storage unit 75. Corresponds to the auxiliary memory 13, the main memory 74 corresponds to the main memory 15, and the programs stored in the read-only memory 72 and the main memory 74 and the microprocessor 71, the read-only memory 7
2, the transfer unit 73, the main storage unit 74, and the control unit 76 correspond to the monitoring unit 17 and the control unit 19.

【００２２】以下、本実施例の動作を説明する。マイク
ロプロセッサ７１は、通常運用時の所定のタイミングに
転送部７３を介して補助記憶部７５にバス要求信号ＲＥ
Ｑを送出し、その要求信号に対するバス要求応答信号Ａ
ＣＫが補助記憶部７５から返送されると、補助記憶部７
５にテストデータとその内容に応じたパリティビットと
を書き込む（図３(5))。さらに、マイクロプロセッサ７
１は、このとき転送部７３を介して補助記憶部７５から
与えられるステータス情報に基づいて正常に書き込みが
行われたか否かを判定し（図３(6))、その書き込みが正
常に行われたことを認識すると補助記憶部７５から転送
部７３を介して上述したテストデータを読み出す（図３
(7))。マイクロプロセッサ７１は、そのテストデータが
先行して書き込まれたテストデータと一致し、かつパリ
ティビットの論理値が正規の値であるか否かを判断する
（図３(8))。マイクロプロセッサ７１は、このような判
断の結果に基づいて正常に補助記憶部７５から読み出し
が行われたことを認識すると通常運用時における処理を
続行し、かつ上述した処理を所定の周期で反復すること
により補助記憶部７５の障害の有無を常時監視する。The operation of this embodiment will be described below. The microprocessor 71 sends a bus request signal RE to the auxiliary storage unit 75 via the transfer unit 73 at a predetermined timing during normal operation.
Q is sent, and the bus request response signal A for the request signal is sent.
When CK is returned from the auxiliary storage unit 75, the auxiliary storage unit 7
The test data and the parity bit according to the contents are written in 5 (FIG. 3 (5)). In addition, the microprocessor 7
1 determines whether or not the writing is normally performed based on the status information provided from the auxiliary storage unit 75 via the transfer unit 73 at this time (FIG. 3 (6)), and the writing is normally performed. When recognizing that, the above-mentioned test data is read from the auxiliary storage unit 75 via the transfer unit 73 (see FIG. 3).
(7)). The microprocessor 71 determines whether the test data matches the test data previously written and the logical value of the parity bit is a normal value (FIG. 3 (8)). When the microprocessor 71 recognizes that the data is normally read from the auxiliary storage unit 75 based on the result of such determination, the microprocessor 71 continues the process during the normal operation and repeats the above-described process at a predetermined cycle. As a result, the presence or absence of a failure in the auxiliary storage unit 75 is constantly monitored.

【００２３】また、マイクロプロセッサ７１は、このよ
うな監視処理において補助記憶部７５に対するテストデ
ータの書き込みと読み出しの何れか一方で上述したバス
要求応答信号が得られなかったり、テストデータの内容
が一致しなかったり、パリティビットの論理値が不正規
な値であると警報信号を送出し（図３(4))、かつ主記憶
部７４その他のメモリに警報情報を書き込む。このよう
な警報情報が保持された状態でリセット信号送出部７７
からリセット信号が送出されると、マイクロプロセッサ
７１は電源投入時と同様にして起動処理を開始する。In addition, the microprocessor 71 cannot obtain the above-mentioned bus request response signal by either writing or reading the test data to or from the auxiliary storage unit 75 in such a monitoring process, or the contents of the test data are not read. If not, or if the logical value of the parity bit is an irregular value, an alarm signal is sent (FIG. 3 (4)), and the alarm information is written in the main memory 74 and other memories. With such alarm information held, the reset signal sending unit 77
When the reset signal is sent from the microprocessor 71, the microprocessor 71 starts the activation process in the same manner as when the power is turned on.

【００２４】マイクロプロセッサ７１は、このような起
動処理の先頭で上述した警報情報のをチェックし（図３
(9))、その警報情報がアクティブであると主記憶部７４
への新たなロード処理（図３(1) 〜(2))を省略して主記
憶部７４上に既存のソフトウエアに基づく処理を起動す
る（図３(3))。The microprocessor 71 checks the above-mentioned alarm information at the beginning of such a starting process (see FIG. 3).
(9)), if the alarm information is active, the main memory 74
A new load process (FIGS. 3 (1) and (2)) is started and a process based on the existing software is started on the main storage unit 74 (FIG. 3 (3)).

【００２５】したがって、本実施例によれば、処理装置
は、補助記憶部７５が故障している状態でマイクロプロ
セッサ７１にリセット信号が与えられても、その時点で
主記憶部７４上のソフトウエアが正常であればシステム
ダウンとなることはない。Therefore, according to this embodiment, even if the reset signal is given to the microprocessor 71 in the state where the auxiliary storage unit 75 is out of order, the processing device can execute the software on the main storage unit 74 at that time. If is normal, the system will not go down.

【００２６】図４は、本発明の第二の実施例を示す図で
ある。図において、図７に示すものと機能および構成が
同じものについては、同じ参照番号を付与して示し、こ
こではその説明を省略する。FIG. 4 is a diagram showing a second embodiment of the present invention. In the figure, parts having the same functions and configurations as those shown in FIG. 7 are designated by the same reference numerals, and the description thereof will be omitted here.

【００２７】本実施例と図７に示す従来例との主要な相
違点は、マイクロプロセッサ７１のデータバス上に起動
アドレス制御部４１が配置され、転送部７３を介して延
長されたアドレスバスおよびデータバス上に選択部４２
を介して補助記憶部７５およびマイクロプロセッサ４３
が配置され、マイクロプロセッサ４３の警報出力と起動
アドレス制御部４１の警報入力との間に警報検出部４４
が配置され、起動アドレス制御部４１の制御出力をリー
ドオンリメモリ７２のアドレス入力の所定ビットとして
与えた点にある。The main difference between this embodiment and the conventional example shown in FIG. 7 is that the start address control unit 41 is arranged on the data bus of the microprocessor 71, and the address bus extended via the transfer unit 73 and Selector 42 on the data bus
Via the auxiliary storage unit 75 and the microprocessor 43
Is provided between the alarm output of the microprocessor 43 and the alarm input of the activation address control unit 41.
Is provided and the control output of the activation address control unit 41 is given as a predetermined bit of the address input of the read-only memory 72.

【００２８】したがって、本実施例では、このような相
違点に対応して制御部７６に代わって起動アドレス制御
部４１および選択部４２にも制御信号を与える制御部４
５を備え、かつ選択部４２にはマイクロプロセッサ４３
の制御出力Ｒ／Ｗ、ＲＥＱから制御部４６を介して制御
信号が与えられる。Therefore, in this embodiment, in response to such a difference, the control unit 4 which gives a control signal to the activation address control unit 41 and the selection unit 42 instead of the control unit 76.
5, and the selection unit 42 includes a microprocessor 43.
A control signal is given from the control outputs R / W and REQ of the above through the control unit 46.

【００２９】なお、本実施例も請求項１に記載の発明に
対応し、図１に示すブロック図との対応関係について
は、選択部４２、マイクロプロセッサ４３、警報検出部
４４、制御部４６は監視手段１７に対応し、起動アドレ
ス制御部４１は制御手段１９に対応する。The present embodiment also corresponds to the invention described in claim 1, and the correspondence with the block diagram shown in FIG. 1 is that the selection unit 42, the microprocessor 43, the alarm detection unit 44, and the control unit 46 are The activation address control unit 41 corresponds to the control unit 19 and corresponds to the monitoring unit 17.

【００３０】以下、本実施例の動作を説明する。選択部
４２は、マイクロプロセッサ７１に対してマイクロプロ
セッサ４３より優先的に補助記憶部７５へのアクセスを
許可する。すなわち、選択部４２は、マイクロプロセッ
サ４３が補助記憶部７５にアクセスしていない状態で
は、制御部４５から与えられる制御信号に対応した制御
端子と転送部７３を介して延長された２つのバスとを補
助記憶部７５に接続する。したがって、マイクロプロセ
ッサ７１は、リセット信号に応じた起動により補助記憶
部７５から主記憶部７４にソフトウエアがロードされる
と、従来例と同様にしてそのソフトウエアに基づいて通
常運用時の処理を行う。The operation of this embodiment will be described below. The selection unit 42 permits the microprocessor 71 to access the auxiliary storage unit 75 with priority over the microprocessor 43. That is, the selection unit 42, in a state where the microprocessor 43 is not accessing the auxiliary storage unit 75, has a control terminal corresponding to a control signal given from the control unit 45 and two buses extended via the transfer unit 73. Is connected to the auxiliary storage unit 75. Therefore, when the software is loaded from the auxiliary storage unit 75 to the main storage unit 74 by the activation in response to the reset signal, the microprocessor 71 performs the normal operation process based on the software as in the conventional example. To do.

【００３１】また、マイクロプロセッサ７１は、このよ
うな通常運用時の処理の開始に先行して、起動アドレス
制御部４１に、上述したローディング処理を省略する場
合に初期設定処理プログラムの開始アドレスに対してシ
フトさせるべきオフセットアドレス値を書き込む。Further, prior to the start of such processing during normal operation, the microprocessor 71 tells the start address control unit 41 that the start address of the initialization processing program should be applied when the above-mentioned loading processing is omitted. Write the offset address value to be shifted.

【００３２】通常運用時には、マイクロプロセッサ４３
は、周期的に選択部４２を介して補助記憶部７５にテス
トデータの書き込み、かつそのテストデータを再び読み
取って比較することにより、補助記憶部７５が正常に動
作しているか否かを判定する。なお、このような判定
は、上述した第一の実施例におけるマイクロプロセッサ
７１と同じ手順と判断基準に基づいて行われるので、こ
こではその説明を省略する。マイクロプロセッサ４３
は、このような判定処理により補助記憶部７５の故障を
検出すると警報信号を送出する。警報検出部４４はこの
ような警報信号を起動アドレス制御部４１に与え、起動
アドレス制御部４１はその警報信号に応じて上述したオ
フセットアドレス値をリードオンリメモリ７２に与え
る。During normal operation, the microprocessor 43
Determines whether the auxiliary storage unit 75 is operating normally by periodically writing test data to the auxiliary storage unit 75 via the selection unit 42 and reading the test data again and comparing the test data. .. Note that such a determination is performed based on the same procedure and determination criteria as the microprocessor 71 in the above-described first embodiment, and therefore the description thereof will be omitted here. Microprocessor 43
Outputs a warning signal when a failure of the auxiliary storage unit 75 is detected by such determination processing. The alarm detection unit 44 gives such an alarm signal to the activation address control unit 41, and the activation address control unit 41 gives the above-mentioned offset address value to the read-only memory 72 according to the alarm signal.

【００３３】したがって、マイクロプロセッサ７１は、
このようなオフセットアドレス値に応じて初期設定プロ
グラムの実行開始点が切り替えられるために、上述した
ローディング処理を省略して主記憶部７４上に既存のソ
フトウエアに基づく処理を起動する。Therefore, the microprocessor 71 is
Since the execution start point of the initialization program is switched according to such an offset address value, the above-mentioned loading process is omitted and a process based on existing software is started on the main storage unit 74.

【００３４】図５は、本発明の第三の実施例を示す図で
ある。本図は図４に点線枠で示す部分に対応し、かつそ
の他の部分の構成については、本実施例では上述した第
二の実施例と同じであるから、図中ではその記載を省略
する。さらに、図において、図４に示すものと機能およ
び構成が同じものについては、同じ参照番号を付与して
示し、ここではその説明を省略する。FIG. 5 is a diagram showing a third embodiment of the present invention. This drawing corresponds to the portion indicated by the dotted line frame in FIG. 4, and since the configuration of the other portions is the same as that of the second embodiment described above in this embodiment, the description thereof is omitted in the drawing. Further, in the figure, those having the same functions and configurations as those shown in FIG. 4 are designated by the same reference numerals, and the description thereof will be omitted here.

【００３５】本実施例と上述した第二の実施例との相違
点は、マイクロプロセッサ４３、警報検出部４４および
制御部４６に代えて、制御信号発生部５１、アドレス信
号発生部５２、共通ＲＡＭ部５３および比較部５４から
なる専用のハードウエアを設けた点にある。The difference between this embodiment and the second embodiment described above is that instead of the microprocessor 43, the alarm detector 44 and the controller 46, a control signal generator 51, an address signal generator 52, a common RAM. The point is that dedicated hardware including the unit 53 and the comparison unit 54 is provided.

【００３６】したがって、このような専用のハードウエ
アでは、アドレス信号発生部５２のアドレス出力は、共
通ＲＡＭ部５３および選択部４２のアドレス入力に接続
される。アドレス発生部５２の制御出力は制御信号発生
部５１の入力に接続され、その出力は共通ＲＡＭ部５３
の制御入力と選択部４２の制御入力とに接続される。選
択部４２と補助記憶部７５との間を結ぶデータバスは比
較部５４の第一の入力と共通ＲＡＭ部５３のデータ入力
とに接続され、共通ＲＡＭ部５３のデータ出力は比較部
５４の第二の入力に接続される。比較部５４の出力は起
動アドレス制御部４１の入力に接続される。選択部４２
は、転送部７３を介して延長されたアドレスバス、デー
タバスおよびその転送部の制御出力に接続される。Therefore, in such dedicated hardware, the address output of the address signal generating section 52 is connected to the address input of the common RAM section 53 and the selecting section 42. The control output of the address generation unit 52 is connected to the input of the control signal generation unit 51, and the output thereof is the common RAM unit 53.
Is connected to the control input of the selection unit 42. A data bus connecting the selection unit 42 and the auxiliary storage unit 75 is connected to the first input of the comparison unit 54 and the data input of the common RAM unit 53, and the data output of the common RAM unit 53 is the first data output of the comparison unit 54. Connected to the second input. The output of the comparison unit 54 is connected to the input of the activation address control unit 41. Selector 42
Is connected to the extended address bus, data bus and control output of the transfer unit via the transfer unit 73.

【００３７】なお、本実施例は請求項１に記載の発明に
対応し、図１に示すブロック図との対応関係について
は、制御信号発生部５１、アドレス信号発生部５２、共
通ＲＡＭ部５３および比較部５４は監視手段１７に対応
する。The present embodiment corresponds to the invention described in claim 1, and regarding the correspondence with the block diagram shown in FIG. 1, the control signal generating section 51, the address signal generating section 52, the common RAM section 53 and The comparison unit 54 corresponds to the monitoring means 17.

【００３８】以下、図４および図５を参照して本実施例
の動作を説明する。アドレス信号発生部５２は所定の周
期で補助記憶部７５上の連続した記憶領域を順に示すア
ドレスをアドレス信号として出力し、制御信号発生部５
１はこのようなアドレス信号に同期した制御信号を出力
する。選択部４２は、このような制御信号に応じてマイ
クロプロセッサ７１側と時間軸上で重複しないアクセス
タイミングを設定し、そのアクセスタイミングで補助記
憶部７５から基準となるテストデータを読み取る。共通
ＲＡＭ部５３は、このようにして読み取られたテストデ
ータを順次記憶する。The operation of this embodiment will be described below with reference to FIGS. 4 and 5. The address signal generator 52 outputs an address that sequentially indicates a continuous storage area on the auxiliary memory 75 at a predetermined cycle as an address signal, and the control signal generator 5
1 outputs a control signal synchronized with such an address signal. The selection unit 42 sets an access timing that does not overlap with the microprocessor 71 side on the time axis according to such a control signal, and reads the reference test data from the auxiliary storage unit 75 at the access timing. The common RAM section 53 sequentially stores the test data thus read.

【００３９】さらに、共通ＲＡＭ部５３は、このように
して予め基準となるテストデータを記憶した後に、制御
信号発生部５１とアドレス信号発生部５２との制御の下
で補助記憶部７５から上述した記憶領域の記憶内容を読
み取りる。比較部５４は、このようにして読み取られた
テストデータとこれに対応して共通ＲＡＭ部５３に予め
記憶された基準となるテストデータとを順次比較し、両
者に不一致のものがあると記憶アドレス制御部４１に警
報信号を送出する。Further, the common RAM section 53 stores the test data serving as the reference in advance in this way, and then, from the auxiliary storage section 75, it is described above under the control of the control signal generating section 51 and the address signal generating section 52. Read the contents stored in the storage area. The comparison unit 54 sequentially compares the test data read in this way with the reference test data previously stored in the common RAM unit 53 corresponding thereto, and if there is a mismatch, the storage address An alarm signal is sent to the control unit 41.

【００４０】なお、共通ＲＡＭ５３の構成および動作に
ついては、テストデータが既知である場合には、上述し
たように予め基準となるテストデータを読み取って記憶
する必要はなく、比較部５４が行う比較動作に先行して
何らかの方法でその既知のテストデータを保持すること
ができれば十分である。Regarding the configuration and operation of the common RAM 53, when the test data is known, it is not necessary to read and store the reference test data in advance as described above, and the comparison operation performed by the comparison unit 54. It is sufficient to be able to retain that known test data in some way prior to.

【００４１】図６は、本発明の第四の実施例を示す図で
ある。図において、図４に示すものと機能および構成が
同じものについては、同じ参照番号を付与して示し、こ
こではその説明を省略する。FIG. 6 is a diagram showing a fourth embodiment of the present invention. In the figure, parts having the same functions and configurations as those shown in FIG. 4 are designated by the same reference numerals, and the description thereof will be omitted here.

【００４２】本実施例と上述した第二の実施例との相違
点は、補助記憶部７５に代えて二重化された補助記憶部
６１₁ 、６１₂ を備え、選択部４２に代えて、転送部７
３および選択部４２を併合して構成され、かつ補助記憶
部６１₁ 、６１₂ とのインタフェースをとる転送部６２
を配置し、警報検出部４４および起動アドレス制御部４
１を削除した点にある。The difference between this embodiment and the second embodiment described above is that the auxiliary storage unit 75 is provided with redundant auxiliary storage units 61 ₁ and 61 ₂ , and the selection unit 42 is replaced by the transfer unit. 7
3 and the selection unit 42 are combined, and a transfer unit 62 that interfaces with the auxiliary storage units 61 ₁ and 61 _2.
The alarm detection unit 44 and the activation address control unit 4
The point is that 1 is deleted.

【００４３】なお、本実施例は請求項２に記載の発明に
対応し、図２に示すブロック図との対応関係について
は、主記憶部７４は主記憶１５に対応し、マイクロプロ
セッサ７１、リードオンリメモリ７２、制御部４５およ
び転送部６２は処理手段２１に対応し、補助記憶部６１
₁ 、６１₂ は補助記憶２３₁ 、２３₂ に対応し、マイク
ロプロセッサ４３、制御部４６および転送部６２は監視
手段２５に対応し、転送部６２は制御手段６２に対応す
る。The present embodiment corresponds to the invention described in claim 2, and regarding the correspondence with the block diagram shown in FIG. 2, the main memory unit 74 corresponds to the main memory 15, the microprocessor 71, and the read. The only memory 72, the control unit 45, and the transfer unit 62 correspond to the processing means 21, and the auxiliary storage unit 61.
Reference numerals ₁ and 61 ₂ correspond to the auxiliary memories 23 ₁ and 23 ₂ , the microprocessor 43, the control unit 46 and the transfer unit 62 correspond to the monitoring unit 25, and the transfer unit 62 corresponds to the control unit 62.

【００４４】以下、本実施例の動作を説明する。通常運
用時には、マイクロプロセッサ７１は転送部６２を介し
て主記憶部７４および補助記憶部６１₁ に対してアクセ
スし、マイクロプロセッサ４３は転送部６２を介して第
二の実施例と同様にして補助記憶部６１₁ に故障が発生
したか否かを監視する。The operation of this embodiment will be described below. During normal operation, the microprocessor 71 via the transfer unit 62 accesses the main memory unit 74 and the auxiliary storage unit 61 _1, the microprocessor 43 in the same manner as in the second embodiment through the transfer unit 62 the auxiliary It is monitored whether or not a failure has occurred in the storage unit 61 ₁ .

【００４５】マイクロプロセッサ４３は、このような監
視により補助記憶部６１₁ の故障が検出された状態でリ
セット信号送出部７７からリセット信号が送出される
と、転送部６２に所定の制御指令を送出する。転送部６
２はこのような制御指令に応じて主記憶部７４に記憶さ
れたソフトウエア（処理中に生成された情報を含む。）
を補助記憶部６１₂ に退避する。マイクロプロセッサ７
１は、その退避が完了すると転送部６２にプログラム転
送命令を送出する。転送部６２は、その命令に応じて補
助記憶部６１₁ が故障していることを認識し、かつ補助
記憶部６１₁ に代えて補助記憶部６１₂ に退避された情
報を主記憶部７４に転送する。The microprocessor 43 sends a predetermined control command to the transfer unit 62 when a reset signal is sent from the reset signal sending unit 77 in the state where the failure of the auxiliary storage unit 61 ₁ is detected by such monitoring. To do. Transfer unit 6
2 is software stored in the main memory 74 in accordance with such a control command (including information generated during processing).
Are saved in the auxiliary storage unit 61 ₂ . Microprocessor 7
No. 1 sends a program transfer instruction to the transfer unit 62 when the saving is completed. Transfer unit 62 recognizes that the auxiliary storage unit 61 ₁ in accordance with the instruction has failed, and the information saved in the auxiliary storage unit 61 ₂ in place of the auxiliary storage unit 61 ₁ in the main storage unit 74 Forward.

【００４６】このように本実施例によれば、マイクロプ
ロセッサ７１は、補助記憶部６１₁の故障中にリセット
信号が与えられても、その補助記憶部の代替えとなる補
助記憶部６１₂ から主記憶部７４に新たにソフトウエア
をロードして再びシステムを起動するので、従来例で生
じたシステムダウンが回避される。As described above, according to this embodiment, even if the reset signal is given to the microprocessor 71 while the auxiliary storage 61 ₁ is in failure, the microprocessor 71 uses the auxiliary storage 61 _{2 as} a substitute for the auxiliary storage 61 _1. Since the software is newly loaded in the storage unit 74 and the system is activated again, the system down that occurred in the conventional example can be avoided.

【００４７】なお、本実施例では、マイクロプロセッサ
４３により補助記憶部６１₁ に故障が発生したか否かを
監視しているが、本発明は、このような監視方法に限定
されず、例えば、上述した第一の実施例や第三の実施例
で採用された監視方法を用いてもよい。In this embodiment, the microprocessor 43 monitors whether or not a failure has occurred in the auxiliary storage unit 61 _1. However, the present invention is not limited to such a monitoring method. You may use the monitoring method employ | adopted by the above-mentioned 1st Example and 3rd Example.

【００４８】また、本実施例では、補助記憶部６１₁ が
故障したときにこれに代わって補助記憶部６１₂ を用い
て立ち上げを行っているが、本発明は、このような場合
に限定されず、例えば、補助記憶部６１₂ が故障してこ
れに変わり補助記憶部６１₁を用いて立ち上げを行う場
合にも同様に適用可能である。Further, in the present embodiment, when the auxiliary storage unit 61 ₁ fails, the auxiliary storage unit 61 ₂ is used to start up instead of this, but the present invention is limited to such a case. Instead, for example, when the auxiliary storage unit 61 ₂ fails and the auxiliary storage unit 61 ₁ starts up using the auxiliary storage unit 61 ₁ , the same is applicable.

【００４９】さらに、補助記憶部６１₁ 、６１₂ の記憶
方式については、これらの記憶容量が主記憶部７４にロ
ードすべきソフトウエアを格納可能な値であるならば異
なるものであってもよい。Further, the storage systems of the auxiliary storage units 61 ₁ and 61 ₂ may be different as long as the storage capacities are values capable of storing the software to be loaded into the main storage unit 74. ..

【００５０】また、上述した全ての実施例では、マイク
ロプロセッサや転送部と補助記憶部との間のインタフェ
ース方式およびその補助記憶部の記憶方式の多様なもの
に対応可能であるが、請求項１、２に記載の発明におい
て監視すべき故障モードについては、このようなインタ
フェース方式や記憶方式の如何にかかわらず、監視対象
の補助記憶が主記憶に対するローディングが可能な状態
にあるか否かの判断のみで十分である。Further, in all of the above-mentioned embodiments, various interface methods between the microprocessor or the transfer section and the auxiliary storage section and the storage methods of the auxiliary storage section can be applied. Regarding the failure mode to be monitored in the invention described in item 2, it is determined whether or not the auxiliary memory to be monitored is ready to be loaded into the main memory, regardless of such interface method or storage method. It is enough.

【００５１】さらに、上述した全ての実施例では、補助
記憶部７５や補助記憶部６１₁ 、６１₂ が不揮発性メモ
リにより構成されるが、本発明は、このような不揮発性
のメモリに限定されず、例えば、リセット操作に応じて
これらの補助記憶の記憶内容が強制的に初期設定されな
いならば、電源が投入された状態のままで行われるリセ
ット操作時にも同様に適用可能である。Further, in all the above-mentioned embodiments, the auxiliary storage unit 75 and the auxiliary storage units 61 ₁ and 61 ₂ are constituted by a non-volatile memory, but the present invention is not limited to such a non-volatile memory. Alternatively, for example, if the stored contents of these auxiliary memories are not forcibly initialized in response to the reset operation, the same can be applied to the reset operation performed while the power is on.

【００５２】[0052]

【発明の効果】以上説明したように本発明では、主記憶
へローディングすべきソフトウエアを格納した補助記憶
の故障中に処理手段に起動要求が与えられたときに、上
述したローディングを省略してその時点で主記憶上に既
存のソフトウエアにより処理を再起動したり、故障した
補助記憶とは別個に設けられた補助記憶に主記憶上の既
存のソフトウエアを退避し、その補助記憶から上述した
ローディングを行って処理を再起動する。As described above, according to the present invention, when the activation request is given to the processing means during the failure of the auxiliary memory storing the software to be loaded into the main memory, the above-mentioned loading is omitted. At that time, the process is restarted by the existing software in the main memory, or the existing software in the main memory is saved in the auxiliary memory provided separately from the failed auxiliary memory, and the above-mentioned auxiliary memory is used. Restart the process by performing the specified loading.

【００５３】すなわち、起動要求が与えられた時点で補
助記憶が故障していてソフトウエアのローディングがで
きないために生じるシステムダウンが回避されるので、
そのローディングされた主記憶上のソフトウエアに基づ
いて処理を行う処理装置では、保守および運用の効率化
がはかられ、かつ性能が向上する。That is, the system down caused by the failure of the auxiliary storage at the time the activation request is given and the software cannot be loaded is avoided.
In the processing device that performs processing based on the loaded software on the main memory, the efficiency of maintenance and operation is improved and the performance is improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】請求項１に記載の発明の原理ブロック図であ
る。FIG. 1 is a principle block diagram of the invention according to claim 1.

【図２】請求項２に記載の発明の原理ブロック図であ
る。FIG. 2 is a principle block diagram of the invention described in claim 2.

【図３】本発明の第一の実施例の動作フローチャートで
ある。FIG. 3 is an operation flowchart of the first embodiment of the present invention.

【図４】本発明の第二の実施例を示す図である。FIG. 4 is a diagram showing a second embodiment of the present invention.

【図５】本発明の第三の実施例を示す図である。FIG. 5 is a diagram showing a third embodiment of the present invention.

【図６】本発明の第四の実施例を示す図である。FIG. 6 is a diagram showing a fourth embodiment of the present invention.

【図７】補助記憶を備えた処理装置の構成例を示す図で
ある。FIG. 7 is a diagram illustrating a configuration example of a processing device including auxiliary storage.

【図８】起動時の動作フローチャートである。FIG. 8 is an operation flowchart at startup.

【図９】起動時の動作を説明する図である。FIG. 9 is a diagram illustrating an operation at startup.

【符号の説明】[Explanation of symbols]

１１，２１ 処理手段 １３，２３ 補助記憶 １５ 主記憶 １７，２５ 監視手段 １９，２７ 制御手段 ４１ 起動アドレス制御部 ４２ 選択部 ４３，７１ マイクロプロセッサ（ＣＰＵ） ４４ 警報検出部 ４５，４６，７６ 制御部 ５１ 制御信号発生部 ５２ アドレス信号発生部 ５３ 共通ＲＡＭ部 ５４ 比較部 ６１，７５ 補助記憶部 ６２，７３ 転送部 ７２ リードオンリメモリ（ＲＯＭ） ７４ 主記憶部 ７７ リセット信号送出部 11, 21 Processing means 13, 23 Auxiliary storage 15 Main storage 17, 25 Monitoring means 19, 27 Control means 41 Start address control section 42 Selection section 43, 71 Microprocessor (CPU) 44 Alarm detection section 45, 46, 76 Control section 51 control signal generation unit 52 address signal generation unit 53 common RAM unit 54 comparison unit 61,75 auxiliary storage unit 62,73 transfer unit 72 read only memory (ROM) 74 main storage unit 77 reset signal transmission unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 起動要求に応じて処理手段（１１）が補
助記憶（１３）から主記憶（１５）にソフトウエアをロ
ーディングし、その主記憶に保持されたソフトウエアに
基づく処理を起動する起動制御方式において、 前記補助記憶（１３）に対するアクセスの手順に基づい
てその補助記憶の障害の監視を行う監視手段（１７）
と、 前記起動要求および前記監視の結果に応じて前記ローデ
ィングを省略する制御手段（１９）とを備えたことを特
徴とする起動制御方式。1. A start-up in which a processing means (11) loads software from an auxiliary storage (13) to a main storage (15) in response to a start-up request and starts processing based on the software held in the main storage. In the control method, monitoring means (17) for monitoring the failure of the auxiliary storage (13) based on the access procedure to the auxiliary storage (13).
And a control means (19) for omitting the loading according to the activation request and the result of the monitoring. 【請求項２】 起動要求に応じて処理手段（２１）が補
助記憶（２３₁ 、２３₂ ）の何れか一方から主記憶（１
５）にソフトウエアをローディングし、その主記憶に保
持されたソフトウエアに基づく処理を起動する起動制御
方式において、 前記一方の補助記憶に対するアクセスの手順に基づいて
その補助記憶の障害の監視を行う監視手段（２５）を備
え、 前記処理手段（２１）には、前記起動要求および前記監
視の結果に応じて前記一方の補助記憶と反対の他方の補
助記憶に前記主記憶（１５）に保持されたソフトウエア
を退避し、その他方の補助記憶を前記一方の補助記憶の
代替えとする制御手段（２７）を備えたことを特徴とす
る起動制御方式。2. The processing means (21) stores the main memory (1) from _{one of} the auxiliary memories (23 ₁ , 23 ₂ ) in response to a start request.
In the startup control method in which the software is loaded in 5) and the processing based on the software held in the main memory is started, the failure of the auxiliary memory is monitored based on the access procedure to the one auxiliary memory. A monitoring means (25) is provided, and the processing means (21) holds the main memory (15) in the one auxiliary memory and the other auxiliary memory opposite to the one depending on the activation request and the result of the monitoring. A start-up control system comprising a control means (27) for saving the software and replacing the other auxiliary storage with the one auxiliary storage.