JPH05243720A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH05243720A JPH05243720A JP4041192A JP4119292A JPH05243720A JP H05243720 A JPH05243720 A JP H05243720A JP 4041192 A JP4041192 A JP 4041192A JP 4119292 A JP4119292 A JP 4119292A JP H05243720 A JPH05243720 A JP H05243720A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- photoresist layer
- circuit pattern
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 微細ピッチのパッド間の半田ブリッジを防止
することを目的とする。 【構成】 混成集積回路装置は絶縁金属基板(10)、この
絶縁金属基板(10)上に絶縁樹脂層(12)を介して所定形状
に形成したパッド(14)等の回路パターン、この回路パタ
ーン上に形成され、パッド(14)の上部が開口されたホト
レジスト層(16)、所定のパッド(14)に半田(20)により固
着されるＱＦＰ(30)等の半導体素子から構成される。回
路パターン上に厚肉のホトレジスト層(16)を形成するた
め、溶融半田の流出領域の構造が単純となり、溶融半田
の流出が妨げられ、パッド(14)間の半田ブリッジの生成
が防止される。
することを目的とする。 【構成】 混成集積回路装置は絶縁金属基板(10)、この
絶縁金属基板(10)上に絶縁樹脂層(12)を介して所定形状
に形成したパッド(14)等の回路パターン、この回路パタ
ーン上に形成され、パッド(14)の上部が開口されたホト
レジスト層(16)、所定のパッド(14)に半田(20)により固
着されるＱＦＰ(30)等の半導体素子から構成される。回
路パターン上に厚肉のホトレジスト層(16)を形成するた
め、溶融半田の流出領域の構造が単純となり、溶融半田
の流出が妨げられ、パッド(14)間の半田ブリッジの生成
が防止される。
Description
【０００１】
【産業上の利用分野】本発明はクォード・フラット・パ
ッケージタイプのＬＳＩを搭載する混成集積回路装置に
関し、詳細には、そのＬＳＩの外部リードの固着構造に
関する。
ッケージタイプのＬＳＩを搭載する混成集積回路装置に
関し、詳細には、そのＬＳＩの外部リードの固着構造に
関する。
【０００２】
【従来の技術】図４および図５を参照して従来の混成集
積回路装置を説明する。なお、図４はクォード・フラッ
ト・パッケージタイプのＬＳＩ固着部の平面図であり、
図５はクォード・フラット・パッケージタイプのＬＳＩ
固着部の側面図である。小型化のため、混成集積回路装
置の搭載素子にはベアチップ若しくはクォード・フラッ
ト・パッケージ（以下、ＱＦＰと称する）が使用され
る。典型的なＱＦＰ(40)は、図４に示すように、一辺が
１０ｍｍのチップ(42)を一辺１５ｍｍ程度のサイズに樹
脂モールドしたものである。数１０におよぶ外部リード
(46)はリード幅が０．３５ｍｍ、リードピッチが０．６
５ｍｍであって、その一端がチップ(42)の電極(44)にワ
イアボンディングされる。
積回路装置を説明する。なお、図４はクォード・フラッ
ト・パッケージタイプのＬＳＩ固着部の平面図であり、
図５はクォード・フラット・パッケージタイプのＬＳＩ
固着部の側面図である。小型化のため、混成集積回路装
置の搭載素子にはベアチップ若しくはクォード・フラッ
ト・パッケージ（以下、ＱＦＰと称する）が使用され
る。典型的なＱＦＰ(40)は、図４に示すように、一辺が
１０ｍｍのチップ(42)を一辺１５ｍｍ程度のサイズに樹
脂モールドしたものである。数１０におよぶ外部リード
(46)はリード幅が０．３５ｍｍ、リードピッチが０．６
５ｍｍであって、その一端がチップ(42)の電極(44)にワ
イアボンディングされる。
【０００３】図５を参照すると、集積回路基板(50)には
放熱特性および加工性を考慮して略２ｍｍ厚のアルミニ
ウムが使用され、絶縁性の向上のためにその表面が陽極
酸化処理される。パッド(54)等の回路パターンは、ポリ
イミド樹脂等の接着性を有する熱硬化性絶縁樹脂と略３
５μｍ厚の銅箔とのクラッド材を温度１５０℃〜１７０
℃、１平方センチメートル当り５０〜１００Ｋｇの圧力
で集積回路基板(50)にホットプレスした後、その銅箔を
ホトエッチングする等して所定パターンに形成される。
なお、現実の混成集積回路装置ではベアチップを固着す
るダイボンドパッド、ベアチップの電極と回路パターン
を接続するワイアボンディングパッド、混成集積回路装
置の外部リードを固着する外部リード用パッド、図４に
その一部を示す導電路(56)が同時形成される。また、前
記熱硬化性絶縁樹脂はこのホットプレス工程で完全硬化
して略３５μｍ厚の絶縁樹脂層(52)となる。
放熱特性および加工性を考慮して略２ｍｍ厚のアルミニ
ウムが使用され、絶縁性の向上のためにその表面が陽極
酸化処理される。パッド(54)等の回路パターンは、ポリ
イミド樹脂等の接着性を有する熱硬化性絶縁樹脂と略３
５μｍ厚の銅箔とのクラッド材を温度１５０℃〜１７０
℃、１平方センチメートル当り５０〜１００Ｋｇの圧力
で集積回路基板(50)にホットプレスした後、その銅箔を
ホトエッチングする等して所定パターンに形成される。
なお、現実の混成集積回路装置ではベアチップを固着す
るダイボンドパッド、ベアチップの電極と回路パターン
を接続するワイアボンディングパッド、混成集積回路装
置の外部リードを固着する外部リード用パッド、図４に
その一部を示す導電路(56)が同時形成される。また、前
記熱硬化性絶縁樹脂はこのホットプレス工程で完全硬化
して略３５μｍ厚の絶縁樹脂層(52)となる。
【０００４】ＱＦＰ(40)の固着は以下のように行われ
る。先ず、ＱＦＰ(40)の外部リード(46)が固着されるパ
ッド(54)および同時に半田固着される他の半導体素子、
部品のためのパッドに、重量混合比が６３／３７の錫
（Ｓｎ）、鉛（Ｐｂ）そして少量のフラックスを混合し
たクリーム状の半田をスクリーン印刷し、この半田クリ
ームの粘性を利用してＱＦＰ(40)が仮固着される。そし
て、１８３℃、数分の条件でリフローしてＱＦＰ(40)、
その他の半田固着素子、部品が完全固着される。
る。先ず、ＱＦＰ(40)の外部リード(46)が固着されるパ
ッド(54)および同時に半田固着される他の半導体素子、
部品のためのパッドに、重量混合比が６３／３７の錫
（Ｓｎ）、鉛（Ｐｂ）そして少量のフラックスを混合し
たクリーム状の半田をスクリーン印刷し、この半田クリ
ームの粘性を利用してＱＦＰ(40)が仮固着される。そし
て、１８３℃、数分の条件でリフローしてＱＦＰ(40)、
その他の半田固着素子、部品が完全固着される。
【０００５】混成集積回路装置は、この後、ワイアボン
ディング、オーバコート等の処理工程を経て、樹脂製の
ケースで封止される。
ディング、オーバコート等の処理工程を経て、樹脂製の
ケースで封止される。
【０００６】
【発明が解決しようとする課題】ＱＦＰは技術開発に伴
い高集積小型化傾向になってきている。それによってＱ
ＦＰのリード間ピッチも微細となり、リードを固着する
固着パッド(54)のピッチ間隔も微細となってきている。
固着パッドの微細間隔はフォトエッチング技術によって
リード間ピッチに対応して容易に形成することができ
る。
い高集積小型化傾向になってきている。それによってＱ
ＦＰのリード間ピッチも微細となり、リードを固着する
固着パッド(54)のピッチ間隔も微細となってきている。
固着パッドの微細間隔はフォトエッチング技術によって
リード間ピッチに対応して容易に形成することができ
る。
【０００７】しかしながら、パッド(54)のピッチ間隔が
微細である場合には、半田クリーム量の制御が困難であ
るとともに、パッド(54)間隙にフラックスが浸透してパ
ッド(54)の間隙に溶融半田が流出し、ブリッジが発生す
ることがあった。この問題は上述したようにＱＦＰ(40)
の小型化、多ピン化に伴ってますます顕著となる。この
発明は上述した課題に鑑みてなされたもので、この発明
の目的は、極めて微細なリードピッチのＱＦＰを高品質
に半田固着できる構造の混成集積回路装置を提供するこ
とにある。
微細である場合には、半田クリーム量の制御が困難であ
るとともに、パッド(54)間隙にフラックスが浸透してパ
ッド(54)の間隙に溶融半田が流出し、ブリッジが発生す
ることがあった。この問題は上述したようにＱＦＰ(40)
の小型化、多ピン化に伴ってますます顕著となる。この
発明は上述した課題に鑑みてなされたもので、この発明
の目的は、極めて微細なリードピッチのＱＦＰを高品質
に半田固着できる構造の混成集積回路装置を提供するこ
とにある。
【０００８】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路
は、絶縁性基板と、この絶縁性基板上に所定の形状に形
成した回路パターンと、この回路パターン厚より厚肉で
あって、半導体素子が半田固着される固着パッドの上部
を開口したホトレジスト層とを具備し、前記ホトレジス
ト層の開口領域の固着パッド上に半田を塗布し、前記半
導体素子が前記開口領域で固着されたことを特徴として
いる。
目的を達成するため、この発明に係わる混成集積回路
は、絶縁性基板と、この絶縁性基板上に所定の形状に形
成した回路パターンと、この回路パターン厚より厚肉で
あって、半導体素子が半田固着される固着パッドの上部
を開口したホトレジスト層とを具備し、前記ホトレジス
ト層の開口領域の固着パッド上に半田を塗布し、前記半
導体素子が前記開口領域で固着されたことを特徴として
いる。
【０００９】また、この発明に係わる混成集積回路は、
絶縁性基板と、この絶縁性基板上に所定の形状に形成し
た回路パターンと、この回路パターン厚より厚肉であっ
て、クォード・フラット・パッケージタイプの半導体素
子が半田固着される固着パッドの上部を開口したホトレ
ジスト層とを具備し、前記ホトレジスト層の開口領域の
固着パッド上に半田を塗布し、前記半導体素子が前記開
口領域で固着されたことを特徴としている。
絶縁性基板と、この絶縁性基板上に所定の形状に形成し
た回路パターンと、この回路パターン厚より厚肉であっ
て、クォード・フラット・パッケージタイプの半導体素
子が半田固着される固着パッドの上部を開口したホトレ
ジスト層とを具備し、前記ホトレジスト層の開口領域の
固着パッド上に半田を塗布し、前記半導体素子が前記開
口領域で固着されたことを特徴としている。
【００１０】
【作用】以上のように構成される混成集積回路装置にお
いては、回路パターン上に厚肉のホトレジスト層を形成
し、半田固着が行われるパッドの上部を開口することに
より、過剰な半田クリームの充填を防止し、ホトレジス
ト層表面を平坦にして半田流れを防止する。
いては、回路パターン上に厚肉のホトレジスト層を形成
し、半田固着が行われるパッドの上部を開口することに
より、過剰な半田クリームの充填を防止し、ホトレジス
ト層表面を平坦にして半田流れを防止する。
【００１１】また、この混成集積回路装置では、基板の
全面にホトレジスト層を形成し、半田固着が行われるパ
ッドの上部を開口することにより、過剰な半田クリーム
の充填を防止し、ホトレジスト層表面を平坦にして半田
流れを防止すると共にオーバコート層を不要にする。
全面にホトレジスト層を形成し、半田固着が行われるパ
ッドの上部を開口することにより、過剰な半田クリーム
の充填を防止し、ホトレジスト層表面を平坦にして半田
流れを防止すると共にオーバコート層を不要にする。
【００１２】
【実施例】図１乃至図３を参照して本発明の一実施例を
説明する。なお、図は所定の製造段階の混成集積回路基
板の断面図であり、クォード・フラット・パッケージ
（以下、再びＱＦＰと称する）タイプのＬＳＩの固着部
周辺を示す。図１を参照すると、本発明の混成集積回路
装置は絶縁金属基板(10)、この絶縁金属基板(10)上に絶
縁樹脂層(12)を介して所定形状に形成したパッド(14)等
の回路パターン、所定のパッド(14)の一部が開口するよ
う選択形成したホトレジスト層(16)、前記パッド(14)に
外部リード(32)を半田固着したＱＦＰ(30)等からなる構
造を備える。
説明する。なお、図は所定の製造段階の混成集積回路基
板の断面図であり、クォード・フラット・パッケージ
（以下、再びＱＦＰと称する）タイプのＬＳＩの固着部
周辺を示す。図１を参照すると、本発明の混成集積回路
装置は絶縁金属基板(10)、この絶縁金属基板(10)上に絶
縁樹脂層(12)を介して所定形状に形成したパッド(14)等
の回路パターン、所定のパッド(14)の一部が開口するよ
う選択形成したホトレジスト層(16)、前記パッド(14)に
外部リード(32)を半田固着したＱＦＰ(30)等からなる構
造を備える。
【００１３】絶縁金属基板(10)には放熱特性および加工
性を考慮して略２ｍｍ厚のアルミニウムが使用され、絶
縁性の向上のためにその表面が陽極酸化処理される。パ
ッド(14)等の回路パターンは、ポリイミド樹脂等の接着
性を有する熱硬化性絶縁樹脂と略３５μｍ厚の銅箔との
クラッド材を温度１５０℃〜１７０℃、１平方センチメ
ートル当り５０〜１００Ｋｇの圧力で絶縁金属基板(10)
にホットプレスした後、その銅箔をホトエッチングする
等して所定パターンに形成される。なお、現実の混成集
積回路装置ではバス等の導電路、ベアチップを固着する
ダイボンドパッド、ベアチップの電極と回路パターンを
接続するワイアボンディングパッド、混成集積回路装置
の外部リードを固着する外部リード用パッドが同時形成
される。また、前記熱硬化性絶縁樹脂はこのホットプレ
ス工程で完全硬化して略３５μｍ厚の絶縁樹脂層(12)と
なる。
性を考慮して略２ｍｍ厚のアルミニウムが使用され、絶
縁性の向上のためにその表面が陽極酸化処理される。パ
ッド(14)等の回路パターンは、ポリイミド樹脂等の接着
性を有する熱硬化性絶縁樹脂と略３５μｍ厚の銅箔との
クラッド材を温度１５０℃〜１７０℃、１平方センチメ
ートル当り５０〜１００Ｋｇの圧力で絶縁金属基板(10)
にホットプレスした後、その銅箔をホトエッチングする
等して所定パターンに形成される。なお、現実の混成集
積回路装置ではバス等の導電路、ベアチップを固着する
ダイボンドパッド、ベアチップの電極と回路パターンを
接続するワイアボンディングパッド、混成集積回路装置
の外部リードを固着する外部リード用パッドが同時形成
される。また、前記熱硬化性絶縁樹脂はこのホットプレ
ス工程で完全硬化して略３５μｍ厚の絶縁樹脂層(12)と
なる。
【００１４】ホトレジスト層(16)は半導体素子の製造に
利用されるホトレジストをスピナ等により絶縁金属基板
(10)の所定の領域あるいは全面に塗布し、これを選択露
光してパッド(14)の一部を開口したものである。このホ
トレジスト層(16)はパッド(14)等の銅箔回路パターンの
３倍の略０．１ｍｍ厚であるため、ホトレジスト層(16)
の平面は開口部を除き実質的に平坦となる。なお、ホト
レジスト層(16)を絶縁金属基板(10)の全面に形成する場
合にはこのホトレジスト層(16)をオーバコート層として
利用することができる。
利用されるホトレジストをスピナ等により絶縁金属基板
(10)の所定の領域あるいは全面に塗布し、これを選択露
光してパッド(14)の一部を開口したものである。このホ
トレジスト層(16)はパッド(14)等の銅箔回路パターンの
３倍の略０．１ｍｍ厚であるため、ホトレジスト層(16)
の平面は開口部を除き実質的に平坦となる。なお、ホト
レジスト層(16)を絶縁金属基板(10)の全面に形成する場
合にはこのホトレジスト層(16)をオーバコート層として
利用することができる。
【００１５】次に、図２および図３を参照してＱＦＰ(3
0)の固着方法を説明する。図２は半田クリーム(20)のス
クリーン印刷の様子を示す。図示するように、ホトレジ
スト層(16)形成が終了した絶縁金属基板(10)の当該面
に、ホトレジスト層(16)の開口部に対応する開口部を形
成したメタルマスク(18)を位置合わせし、重量混合比が
６３／３７の錫（Ｓｎ）、鉛（Ｐｂ）そして少量のフラ
ックスを混合した半田クリーム(20)が前記メタルマスク
(18)の開口部に充填される。この際、メタルマスク(18)
上の半田クリーム量およびスキージの押圧力を制御すれ
ば、メタルマスク(18)の開口部に充填される半田クリー
ム(20)量をメタルマスク(18)厚に近い値に制御すること
ができ、過剰半田によるブリッジの問題が解決できる。
0)の固着方法を説明する。図２は半田クリーム(20)のス
クリーン印刷の様子を示す。図示するように、ホトレジ
スト層(16)形成が終了した絶縁金属基板(10)の当該面
に、ホトレジスト層(16)の開口部に対応する開口部を形
成したメタルマスク(18)を位置合わせし、重量混合比が
６３／３７の錫（Ｓｎ）、鉛（Ｐｂ）そして少量のフラ
ックスを混合した半田クリーム(20)が前記メタルマスク
(18)の開口部に充填される。この際、メタルマスク(18)
上の半田クリーム量およびスキージの押圧力を制御すれ
ば、メタルマスク(18)の開口部に充填される半田クリー
ム(20)量をメタルマスク(18)厚に近い値に制御すること
ができ、過剰半田によるブリッジの問題が解決できる。
【００１６】図３はメタルマスク(18)除去後の絶縁金属
基板(10)を示す。この絶縁金属基板(10)の所定位置にＱ
ＦＰ(30)、その他の半導体素子、部品が自動機を使用し
て配置され、半田クリーム(20)の粘性により仮固着され
る。この後、１８３℃、数分の条件でリフローしてＱＦ
Ｐ(30)、その他の半田固着素子、部品が同時固着され、
先に説明した図１の構造が得られる。
基板(10)を示す。この絶縁金属基板(10)の所定位置にＱ
ＦＰ(30)、その他の半導体素子、部品が自動機を使用し
て配置され、半田クリーム(20)の粘性により仮固着され
る。この後、１８３℃、数分の条件でリフローしてＱＦ
Ｐ(30)、その他の半田固着素子、部品が同時固着され、
先に説明した図１の構造が得られる。
【００１７】以上説明したように、従来の混成集積回路
装置ではパッド間がパッド厚だけ低くなるため、リフロ
ー時の溶融半田がパッド間隙に流出しがちであるに対し
て、本発明の混成集積回路装置はパッド(14)等の回路パ
ターン上に厚肉のホトレジスト層(16)を形成したため、
パッド(14)周辺の構造が単純となり、半田流出が妨げら
れる。その結果、パッド(14)間のブリッジが防止され
る。なお、ＱＦＰ(30)の半田固着を例として本発明を説
明したが、本発明はＱＦＰ(30)以外の、微細リードの素
子、部品の半田固着に利用可能である。
装置ではパッド間がパッド厚だけ低くなるため、リフロ
ー時の溶融半田がパッド間隙に流出しがちであるに対し
て、本発明の混成集積回路装置はパッド(14)等の回路パ
ターン上に厚肉のホトレジスト層(16)を形成したため、
パッド(14)周辺の構造が単純となり、半田流出が妨げら
れる。その結果、パッド(14)間のブリッジが防止され
る。なお、ＱＦＰ(30)の半田固着を例として本発明を説
明したが、本発明はＱＦＰ(30)以外の、微細リードの素
子、部品の半田固着に利用可能である。
【００１８】また、この実施例では基板に金属基板を用
いて説明したが、この発明は金属基板に限定されるもの
ではなく、例えば、セラミックス基板、ガラスエポキシ
基板等の絶縁基板を用いても同様である。
いて説明したが、この発明は金属基板に限定されるもの
ではなく、例えば、セラミックス基板、ガラスエポキシ
基板等の絶縁基板を用いても同様である。
【００１９】
【発明の効果】以上述べたように本発明の混成集積回路
装置は、回路パターン上に厚肉のホトレジスト層を形成
して、半田固着が行われるパッド周辺の構造を単純にし
たため、半田流出によるブリッジが防止される。また、
ホトレジスト層を絶縁性基板の全面に形成する場合には
オーバコートが不要となる利点を有する。
装置は、回路パターン上に厚肉のホトレジスト層を形成
して、半田固着が行われるパッド周辺の構造を単純にし
たため、半田流出によるブリッジが防止される。また、
ホトレジスト層を絶縁性基板の全面に形成する場合には
オーバコートが不要となる利点を有する。
【図１】本発明の一実施例の要部断面図。
【図２】本発明の一実施例の所定の製造段階の要部断面
図。
図。
【図３】本発明の一実施例の所定の製造段階の要部断面
図。
図。
【図４】従来例の平面図
【図５】従来例の要部断面図。
１０ 絶縁金属基板 １２ 絶縁樹脂層 １４ パッド １６ ホトレジスト層 ２０ ロウ材 ３０ クォード・フラット・パッケージ ３２ 外部リード
Claims (2)
- 【請求項１】 絶縁性基板と、この絶縁性基板上に所定
の形状に形成した回路パターンと、この回路パターン厚
より厚肉であって、半導体素子が半田固着される固着パ
ッドの上部を開口したホトレジスト層とを具備し、前記
ホトレジスト層の開口領域の固着パッド上に半田を塗布
し、前記半導体素子が前記開口領域で固着されたことを
特徴とする混成集積回路装置。 - 【請求項２】 絶縁性基板と、この絶縁性基板上に所定
の形状に形成した回路パターンと、この回路パターン厚
より厚肉であって、クォード・フラット・パッケージタ
イプの半導体素子が半田固着される固着パッドの上部を
開口したホトレジスト層とを具備し、前記ホトレジスト
層の開口領域の固着パッド上に半田を塗布し、前記半導
体素子が前記開口領域で固着されたことを特徴とする混
成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041192A JPH05243720A (ja) | 1992-02-27 | 1992-02-27 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041192A JPH05243720A (ja) | 1992-02-27 | 1992-02-27 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243720A true JPH05243720A (ja) | 1993-09-21 |
Family
ID=12601564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4041192A Pending JPH05243720A (ja) | 1992-02-27 | 1992-02-27 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243720A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0723387A1 (en) * | 1995-01-19 | 1996-07-24 | Digital Equipment Corporation | Soldermask gasketing of printed wiring board surface mount pads |
| US8168376B2 (en) * | 2008-01-22 | 2012-05-01 | Nitto Denko Corporation | Manufacturing method of optical waveguide device |
-
1992
- 1992-02-27 JP JP4041192A patent/JPH05243720A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0723387A1 (en) * | 1995-01-19 | 1996-07-24 | Digital Equipment Corporation | Soldermask gasketing of printed wiring board surface mount pads |
| JPH08236914A (ja) * | 1995-01-19 | 1996-09-13 | Digital Equip Corp <Dec> | プリント配線板表面取付パッドの半田マスク |
| US8168376B2 (en) * | 2008-01-22 | 2012-05-01 | Nitto Denko Corporation | Manufacturing method of optical waveguide device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| US6148512A (en) | Method for attaching an electronic device | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| JPH05243720A (ja) | 混成集積回路装置 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| WO2006106564A1 (ja) | 半導体装置の実装方法および半導体装置 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH05144821A (ja) | 半導体装置 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2004319792A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06310567A (ja) | 半導体装置の実装方法およびその実装構造 |