JPH05242610A - Ｆｄｄ用データセパレータ - Google Patents

Abstract

(57)【要約】 【目的】 リードデータ信号の周波数変化にウィンドゥ
信号を高速に追従させる高速追従モードから低速追従モ
ードへの切り換え時に、引き継がれる値を理想に近い値
に制御することができる。 【構成】 位相補正回路４は測定周期値を位相比較回路
２の出力結果に基づいて補正する。この値は制御信号ｂ
が高速追従モードのとき、マルチプレクサ９、５を介し
てラッチ６に保持されたのちデジタルＶＦＯ１に入力さ
れる。この高速追従モードから低速追従モードに切り換
わる際、平均値計算回路８は周期測定回路３によって測
定された複数の周期値からその平均値を算出する。この
値はマルチプレクサ９、５を介してラッチ６に送られ、
低速追従モードでの初期値として保持される。その後、
周波数補正回路７は位相比較回路２の出力結果に基づい
てラッチ６の値を補正する。この値はマルチプレクサ５
を介してラッチ６に保持されたのちデジタルＶＦＯ１に
入力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＦＤＤ（フロッピー
ディスク装置）からのリードデータ信号をデータパルス
とクロックパルスに分離するウィンドゥ信号を発生する
ＦＤＤ用データセパレータに関する。

【０００２】

【従来の技術】近年、論理回路のみで構成したデジタル
ＶＦＯ（可変周波数発生器）データセパレータはリード
データ信号の周波数変化に追従するウィンドゥ信号を発
生させる為に、ウィンドゥ信号の半周期の中心と、リー
ドデータ信号との位相を検出し、この比較結果でデジタ
ルＶＦＯの発振周波数を制御することにより、リードデ
ータ信号にロック（同期）した正確なウィンドゥ信号を
得るようにしていた。ところで、ＦＤＤで一般に使用さ
れているフォーマットでは、図２に示す如くＩＤフィー
ルド、データフィールドの先頭にそれぞれシンク（ＳＹ
ＮＣ）フィールドがあり、このシンクフィールドは“０
０”データで構成されている為、クロックパルスのみで
等間隔（３．５インチ２ＤＤ、ＭＦＭ記録方式では４ｕ
ｓ）のパルス列となる。このため、前後パルスからの干
渉が等しくなり、それらの合成波形のピーク部分におい
てはピークシフトと呼ばれる“ずれ”は生じない。した
がって、このシンクフィールドのパルス列にロックさせ
れば、すばやくロックインし、正確なウィンドゥ信号が
得られる。

【０００３】

【発明が解決しようとする課題】このようにウィンドゥ
信号をシンクフィールドのパルス列にロックさせれば、
ウィンドゥ信号をリードデータ信号に対して高速に追従
させることが可能となるが、従来においてはそれ以上の
高速追従までも期待できるものではなかった。そこで、
本出願人は先に、特願平３−１０３４１６号（発明の名
称：ＦＤＤ用データセパレータ）において、リードデー
タ信号のうちシンクフィールドの期間内において、リー
ドデータ信号とウィンドゥ信号との位相の他にリードデ
ータ信号の周期をも考慮してデジタルＶＦＯの発振周波
数を制御し、ウィンドゥ信号の高速追従を可能とすると
共に、シンクパターンにすばやくロック・インし、正確
なウィンドゥ信号を得た後は、ディスクの冗長な回転変
動要素による周期的な変動のみ追従させるように、リー
ドデータ信号に対するウィンドゥ信号の追従方式を低速
追従動作に切り換える技術を提案した。

【０００４】図３はこの種のＦＤＤデータセパレータを
示したブロック図である。デジタルＶＦＯ１はＦＤＤか
らのリードデータ信号をデータパルスとクロックパルス
に分離する為のウィンドゥ信号ｃを発生する。位相比較
回路２はリードデータ信号ａとウィンドゥ信号ｃとの位
相を比較し、その結果、リードデータ信号ａが遅れ位相
か進み位相かに応じて符号信号＋／−を出力する。周期
測定回路３はリードデータ信号ａの周期を測定し、その
測定結果を位相補正回路４に与える。位相補正回路４は
位相比較回路２の比較結果が進み位相か遅れ位相かに基
づいて周期測定回路３からの測定周期値を補正する。こ
こで、リードデータ信号ａが遅れ位相の場合あるいは位
相が一致している場合には位相比較回路２からローレベ
ルの符号信号＋／−が出力される為、位相補正回路４は
測定周期値に「１」を加算し、またリードデータ信号ａ
が進み位相の場合には位相比較回路２からハイレベルの
符号信号＋／−が出力される為、位相補正回路４は測定
周期値から「１」を減算する。この位相補正回路４はに
よって補正された値はマルチプレクサ５を介してラッチ
６に一時保持されたのちデジタルＶＦＯ１の入力値とな
る。

【０００５】マルチプレクサ５には位相補正回路４の他
に周波数補正回路７の出力結果も入力されており、マル
チプレクサ５は制御信号ｂに応じて位相補正回路４から
の入力データあるいは周波数補正回路７からの入力デー
タを択一的に切換出力する。周波数補正回路７は位相補
正回路４と同様に位相比較回路２からの符号信号＋／−
に応じて±１補正を行うもので、マルチプレクサ５から
の出力結果を一時保持するラッチ６の値に対して±１補
正を行う。この周波数補正回路７によって補正された値
はマルチプレクサ５を介してラッチ６に一時保持された
のちデジタルＶＦＯ１の入力値となる。なお、制御信号
ｂはリードデータ信号ａの周波数変化に対してウィンド
ゥ信号ｃを高速に追従させる高速追従モードと、ディス
クの冗長な回転変動要素による周期的な変動のみ追従す
る低速追従モードとの切り換えを行う制御信号である。

【０００６】このように構成されたＦＤＤ用データセパ
レータにおいて、リードデータ信号ａのシンクフィール
ド検出時に制御信号ｂは高速追従モードとなる。この高
速追従モードにおいて、マルチプレクサ５は位相補正回
路４からの入力データを切換出力してラッチ６に与え、
デジタルＶＦＯ１の入力値とする。即ち、周期測定回路
３で測定された周期値は位相補正回路４によって位相補
正を受けてからマルチプレクサ５を介してラッチ６に取
り込まれ、デジタルＶＦＯ１の入力値となり、この入力
値に応じてデジタルＶＦＯ１はウィンドゥ信号の発振周
波数を制御する。なお、位相補正回路４で得られたデー
タビット数はラッチ６のビット数（８ビット）よりも小
さく、ラッチ６にはその上位桁だけが代入されて下位桁
（３ビット）は切り捨てられて“０”になっている。こ
の高速追従モードにおいては、リードデータ信号ａの周
期値をダイレクトに測定してウィンドゥ信号の発振周波
数を制御する為、高速追従が可能となるが、発振周波数
の精度は悪くなる。

【０００７】一方、制御信号ｂによって低速追従モード
に切り換えられると、マルチプレクサ５は位相補正回路
４に代って周波数補正回路７からの入力データを切換出
力する。ここで高速追従モードから低速追従モードに切
り換った瞬間、ラッチ６には高速追従モードでの最終の
値がそのまま保持されており、周波数補正回路７はこの
値を初期値として補正を加える。なお、上述した高速追
従モードにおいて、デジタルＶＦＯ１への入力値は下位
３ビットが“０”に固定され、５ビットのデータとして
取り扱われるが、低速追従モードでは８ビットデータと
して取り扱われ、周波数補正回路７とラッチ６とは同一
桁数となる。この低速追従モードにおいては追従速度が
遅くなる代わりに発振周波数の精度を高くすることがで
きる。このように高速追従モードから低速追従モードへ
切り換えた瞬間は、高速追従モードでの最終の値がその
まま低速追従モードに引き継がれ、その値を初期値とし
て追従動作が開始されることによりきれめなく追従動作
が引き継がれることになる。

【０００８】しかしながら、実際のリードデータ信号ａ
は、高い周期の変動（ジャタ）と低い周期の変動（ワ
ウ）の両方の変動要素を含んでいる。これらの変動量が
ある程度以上大きくなると、データーセパレータは同期
はずれを起して追従動作を継続できなくなる。ここで、
図４のイ点で高速追従モードから低速追従モードに切り
換ったとする。ここで、高速追従時にはリードデータ信
号ａは図４の実線で示した様に実際の測定周期がそのま
まラッチ６に代入されるが、低速追従モードのときには
周波数補正がゆるやかに行われる為、周波数の高い変動
要素は無視され、図４の点線で示した様な値がラッチ６
に代入されることになる。いま、高速追従モードから低
速追従モードに切り換った時、図４の実線とイ点での交
点「４８」がラッチ６に保持される。しかし、低速追従
モードでの理想的な値は「３８」である。これはかなり
ずれた値であり、この瞬間に同期はずれを起こす可能性
が高くなる。この発明の課題は、リードデータ信号の周
波数変化にウィンドゥ信号を高速に追従させる高速追従
モードから低速追従モードへの切り換え時に、低速追従
モードに引き継がれる値を理想に近い値に制御できるよ
うにすることである。

【０００９】

【課題を解決するための手段】この発明の手段は次の通
りである。 （１）、デジタルＶＦＯはＦＤＤからのリードデータ信
号をデータパルスとクロックパルスとに分離する為のウ
ィンドゥ信号を発生する。 （２）、位相比較回路はリードデータ信号とウィンドゥ
信号との位相を比較する。 （３）、周期測定回路はリードデータ信号の周期を測定
する。 （４）、モード切換回路はこの周期測定回路によって測
定された測定周期値を前記位相比較回路の出力結果に基
づいて補正することにより、リードデータ信号の周波数
変化にウィンドゥ信号を高速追従させる高速追従モード
と、この高速追従モードで得られた最終測定周期値を初
期値として引き継ぐと共にこの値を前記位相比較回路の
出力結果に基づいて補正することにより、リードデータ
信号の周波数変化にウィンドゥ信号を低速追従させる低
速追従モードとを切り換える。 （５）、算出回路は高速追従モードから低速追従モード
への切り換え時に、前記周期測定回路で測定された複数
の周期値からその平均値を算出するもので、モード切換
時に算出回路によって算出された平均値を低速追従モー
ドの初期値として引き継がれる。

【００１０】

【作用】この発明の手段の作用は次の通りである。い
ま、ＦＤＤから送られて来るＭＦＭ記録方式のリードデ
ータ信号のうちシンクフィールドの期間内において、位
相比較回路はＦＤＤからのリードデータとウィンドゥ信
号との位相を比較し、また周期測定回路はリードデータ
信号の周期を測定する。この場合、位相比較および周期
測定はウィンドゥ信号の１周期毎に夫々行われる。ここ
で、周期測定回路で測定された測定周期値は位相比較回
路の比較結果に基づいて補正され、切換回路を介してデ
ジタルＶＦＯに与えられる。これによってウィンドゥ信
号の発振周波数が制御される為、リードデータ信号に対
してウィンドゥ信号は高速に追従する高速追従モードと
なる。この高速追従モードから低速追従モードへモード
の切り換えが行われると、高速追従モードでの最終測定
周期値が初期値として引き継がれると共にこの値は位相
比較回路の出力結果に基づいて補正され、切換回路を介
してデジタルＶＦＯに与えられる。この際、算出回路は
モード切り換え時に、複数の測定周期値からその平均値
を算出し、この平均値が低速追従モードでの初期値とし
て引き継がれる。したがって、リードデータ信号の周波
数変化にウィンドゥ信号を高速に追従させる高速追従モ
ードから低速追従モードへの切り換え時に、低速追従モ
ードに引き継がれる値を理想に近い値に制御することが
できる。

【００１１】

【実施例】以下、図１を参照して一実施例を説明する。
図１はＦＤＤ用データセパレータのブロック構成図であ
る。この本実施例においても高速追従モードでの動作、
低速追従モードでの動作は上述した特願平３−１０３４
１６号と同様であるが、本実施例においては高速追従モ
ードから低速追従モードへの切り換え時に時に使用され
る回路を追加した点が特願平３−１０３４１６号と相違
する。即ち、デジタルＶＦＯ１、位相比較回路２、周期
測定回路３、位相補正回路４、マルチプレクサ５、ラッ
チ６、周波数補正回路７は上述と同様であるが、本実施
例においては平均値計算回路８、マルチプレクサ９、１
周期遅延回路１０を追加した点が相違する。

【００１２】平均値計算回路８は周期測定回路３によっ
て得られた測定周期値を順次累算し、この累算した値を
データ数で割ることにより周期値の平均を得るもので、
本実施例においては４つの測定周期値を累算し、これを
そのデータ数４で割ることにより平均値を求める。な
お、累算するデータ数を２のｎ乗にとれば実際に割算を
行わなくてもｎビットだけずらすだけで平均値を求める
ことができる。マルチプレクサ９はマルチプレクサ５と
同様の回路で、このマルチプレクサ９には位相補正回路
４の出力結果および平均値計算回路８の出力結果が入力
されており、制御信号ｂにしたがってマルチプレクサ９
は位相補正回路４、平均値計算回路８の出力結果を択一
的にマルチプレクサ５に与える。１周期遅延回路１０は
制御信号ｂを１マシンサイクル分だけ遅延させる回路で
あり、その出力はマルチプレクサ５に与えられる。

【００１３】このように構成されたＦＤＤ用データセパ
レータにおいて、高速追従モードから低速追従モードへ
の切り換え時、マルチプレクサ９は制御信号ｂに応じて
位相補正回路４から平均値計算回路８へ切り換えてその
出力結果をマルチプレクサ５を介してラッチ６に保持さ
せる。この場合、図４に示すイ点を切換点とすると、平
均値計算回路８は図中イ、ロ、ハ、ニの各点での測定周
期値を平均した値（４８＋４４＋３４＋３１＝３９．２
５）を出力する。この平均値はマルチプレクサ９、５を
介してラッチ６に保持される。

【００１４】そして、１マシンサイクル遅れた１周期遅
延回路１０からの出力に基づいてマルチプレクサ５はマ
ルチプレクサ９から周波数補正回路７への切り換えを行
い、周波数補正回路７からのデータを選択してラッチ６
に与える。これによって低速追従モードに切り換わる。
このとき理想的なラッチ６の値は図４の点線で示す通り
約３８となり、平均値計算回路８から与えられた値３
９．２５という値は従来に比べてかなり理想に近い値と
なる。

【００１５】

【発明の効果】この発明によれば、リードデータ信号の
周波数変化にウィンドゥ信号を高速に追従させる高速追
従モードから低速追従モードへの切り換え時に、低速追
従モードに引き継がれる値を理想に近い値に制御するこ
とができるので、モード切り換え時の同期はずれを効果
的に防止でき、モードの切り換えをスムーズに精度良く
行うことが可能である。

【図面の簡単な説明】

【図１】実施例に係るＦＤＤ用データセパレータのブロ
ック構成図。

【図２】一般的なＦＤＤフォーマットを示した図。

【図３】発明が解決しようとする課題を説明する為の図
で、本実施例の前提技術である特願平３−１０３４１６
号のＦＤＤ用データセパレータの概要を示したブロック
構成図。

【図４】ＦＤＤからのリードデータ信号を示し、高速追
従時と低速追従時でのリードデータ信号の周期と時間と
の関係を表わした図。

【符号の説明】

１ デジタルＶＦＯ ２ 位相比較回路 ３ 周期測定回路 ４ 位相補正回路 ５、９ マルチプレクサ ６ ラッチ ７ 周波数補正回路 ８ 平均値計算回路 １０ １周期遅延回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】ＦＤＤからのリードデータ信号をデータパ
   ルスとクロックパルスとに分離する為のウィンドゥ信号
   を発生するデジタルＶＦＯと、 リードデータ信号とウィンドゥ信号との位相を比較する
   位相比較回路と、 リードデータ信号の周期を測定する周期測定回路と、 この周期測定回路によって測定された測定周期値を前記
   位相比較回路の出力結果に基づいて補正することによ
   り、リードデータ信号の周波数変化にウィンドゥ信号を
   高速追従させる高速追従モードと、この高速追従モード
   で得られた最終測定周期値を初期値として引き継ぐと共
   にこの値を前記位相比較回路の出力結果に基づいて補正
   することにより、リードデータ信号の周波数変化にウィ
   ンドゥ信号を低速追従させる低速追従モードとを切り換
   えるモード切換回路と、 高速追従モードから低速追従モードへの切り換え時に、
   前記周期測定回路で測定された複数の周期値からその平
   均値を算出する算出回路と、 を備え、高速追従モードから低速追従モードへの切り換
   え時に前記算出回路で算出された平均値を低速追従モー
   ドでの初期値として引き継ぐようにしたことを特徴とす
   るＦＤＤ用データセパレータ。