JPH05236007A - シーケンス番号付与データ受信装置 - Google Patents
シーケンス番号付与データ受信装置Info
- Publication number
- JPH05236007A JPH05236007A JP2974892A JP2974892A JPH05236007A JP H05236007 A JPH05236007 A JP H05236007A JP 2974892 A JP2974892 A JP 2974892A JP 2974892 A JP2974892 A JP 2974892A JP H05236007 A JPH05236007 A JP H05236007A
- Authority
- JP
- Japan
- Prior art keywords
- sequence number
- circuit
- map
- address
- missing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 データをパケット化またはセル化しシーケン
ス番号を付加して送受信を行う装置の受信回路におい
て、受信したセルのシーケンス番号からセルの欠落を実
時間で検出することを目的とする。 【構成】 受信されたセルのシーケンス番号を時系列的
に保存するシーケンス番号保存回路１０１と、シーケン
ス番号をアドレスとしてシーケンス番号保存回路に保存
されているシーケンス番号の有無を保存するシーケンス
番号マップ１０３と、シーケンス番号保存回路に入力し
たシーケンス番号のシーケンス番号マップをセットする
シーケンス番号設定回路１０２と、シーケンス番号保存
回路１０１から出力されるシーケンス番号のシーケンス
番号マップをリセットするシーケンス番号解除回路１０
４と、シーケンス番号マップからシーケンス番号の時系
列上の欠落を検出してセルの欠落を検出する欠落検査回
路とを有することを特徴とする。
ス番号を付加して送受信を行う装置の受信回路におい
て、受信したセルのシーケンス番号からセルの欠落を実
時間で検出することを目的とする。 【構成】 受信されたセルのシーケンス番号を時系列的
に保存するシーケンス番号保存回路１０１と、シーケン
ス番号をアドレスとしてシーケンス番号保存回路に保存
されているシーケンス番号の有無を保存するシーケンス
番号マップ１０３と、シーケンス番号保存回路に入力し
たシーケンス番号のシーケンス番号マップをセットする
シーケンス番号設定回路１０２と、シーケンス番号保存
回路１０１から出力されるシーケンス番号のシーケンス
番号マップをリセットするシーケンス番号解除回路１０
４と、シーケンス番号マップからシーケンス番号の時系
列上の欠落を検出してセルの欠落を検出する欠落検査回
路とを有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、データをパケット化ま
たはセル化し、シーケンス番号を付与して送受信を行う
装置の受信回路に利用する。特に、セルの欠落を検出す
るシーケンス番号検査手段に関する。
たはセル化し、シーケンス番号を付与して送受信を行う
装置の受信回路に利用する。特に、セルの欠落を検出す
るシーケンス番号検査手段に関する。
【０００２】
【従来の技術】従来、シーケンス番号の欠落は、マイク
ロ・プロセッサにより検査を行っていた。また、直前の
シーケンス番号との比較で検査を行っていた。
ロ・プロセッサにより検査を行っていた。また、直前の
シーケンス番号との比較で検査を行っていた。
【０００３】
【発明が解決しようとする課題】このような従来例で
は、プロセッサの処理速度に依存するので、実時間での
処理が困難であった。例えば、２０ＭＨｚで動作し１命
令のクロック数が平均４クロックのプロセッサを使用し
てＣＣＩＴＴ勧告Ｉ．３６３で規定されているシーケン
ス番号を検査する際に、７０命令１４マイクロ秒の時間
が必要となるが、セルが到着しシーケンス番号の検査が
必要となる周期は２．７３マイクロ秒であり、実時間で
の検査が不可能である。
は、プロセッサの処理速度に依存するので、実時間での
処理が困難であった。例えば、２０ＭＨｚで動作し１命
令のクロック数が平均４クロックのプロセッサを使用し
てＣＣＩＴＴ勧告Ｉ．３６３で規定されているシーケン
ス番号を検査する際に、７０命令１４マイクロ秒の時間
が必要となるが、セルが到着しシーケンス番号の検査が
必要となる周期は２．７３マイクロ秒であり、実時間で
の検査が不可能である。
【０００４】また、直前のシーケンス番号と比較するの
で、配送先エラーによるセルの誤挿入が発生した際のシ
ーケンス番号異常に関してもセル欠落と判断する欠点が
あった。例えば、シーケンス番号３、４、５と到着後
に、セルの配送先アドレスエラーにより他へ配送される
はずのシーケンス番号１０のセルが到着すると、シーケ
ンス番号６、７、８、９が欠落したと判断し、その後に
正しいシーケンス番号６のセルが到着すると、シーケン
ス番号１０からシーケンス番号５の１１セルが欠落した
と判断する。
で、配送先エラーによるセルの誤挿入が発生した際のシ
ーケンス番号異常に関してもセル欠落と判断する欠点が
あった。例えば、シーケンス番号３、４、５と到着後
に、セルの配送先アドレスエラーにより他へ配送される
はずのシーケンス番号１０のセルが到着すると、シーケ
ンス番号６、７、８、９が欠落したと判断し、その後に
正しいシーケンス番号６のセルが到着すると、シーケン
ス番号１０からシーケンス番号５の１１セルが欠落した
と判断する。
【０００５】本発明は、このような欠点を除去するもの
で、シーケンス番号の検出を実時間で行う手段をもつシ
ーケンス番号付与データ受信装置を提供することを目的
とする。
で、シーケンス番号の検出を実時間で行う手段をもつシ
ーケンス番号付与データ受信装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明は、データ毎にシ
ーケンス番号を付与して送受信を行うシーケンス番号付
与データ受信装置において、受信されたデータのシーケ
ンス番号の三個を時系列的に保存する先入れ先出し記憶
回路と、シーケンス番号に対応したアドレスの付された
記憶領域をもつシーケンス番号マップと、上記記憶回路
にシーケンス番号が入力される毎にそのシーケンス番号
をアドレスとする上記シーケンス番号マップの記憶領域
に二値論理値の一方をセットするシーケンス番号設定回
路と、上記記憶回路からシーケンス番号が出力される毎
にそのシーケンス番号をアドレスとする上記シーケンス
番号マップの記憶領域に二値論理値の他方をセットする
シーケンス番号解除回路と、上記シーケンス番号設定回
路および上記シーケンス番号解除回路により更新される
毎に、上記シーケンス番号マップに記憶された論理値か
らひとつのアドレスに続きこのアドレスを含み三個のア
ドレスの論理値を順次抽出し、この抽出した論理値の二
個目の論理値を反転した論理値と他の二個の論理値とに
論理積演算を施し、この論理積演算結果が二値論理値の
一方であるときにこのひとつのアドレスに対応するシー
ケンス番号が欠落していると判断する欠落検査回路とを
備えたことを特徴とする。
ーケンス番号を付与して送受信を行うシーケンス番号付
与データ受信装置において、受信されたデータのシーケ
ンス番号の三個を時系列的に保存する先入れ先出し記憶
回路と、シーケンス番号に対応したアドレスの付された
記憶領域をもつシーケンス番号マップと、上記記憶回路
にシーケンス番号が入力される毎にそのシーケンス番号
をアドレスとする上記シーケンス番号マップの記憶領域
に二値論理値の一方をセットするシーケンス番号設定回
路と、上記記憶回路からシーケンス番号が出力される毎
にそのシーケンス番号をアドレスとする上記シーケンス
番号マップの記憶領域に二値論理値の他方をセットする
シーケンス番号解除回路と、上記シーケンス番号設定回
路および上記シーケンス番号解除回路により更新される
毎に、上記シーケンス番号マップに記憶された論理値か
らひとつのアドレスに続きこのアドレスを含み三個のア
ドレスの論理値を順次抽出し、この抽出した論理値の二
個目の論理値を反転した論理値と他の二個の論理値とに
論理積演算を施し、この論理積演算結果が二値論理値の
一方であるときにこのひとつのアドレスに対応するシー
ケンス番号が欠落していると判断する欠落検査回路とを
備えたことを特徴とする。
【０００７】
【作用】受信されたデータに付されたシーケンス番号を
時系列で保存し、この保存したシーケンス番号のマップ
を作成し、それを検査して欠落したデータのシーケンス
番号を認知する。
時系列で保存し、この保存したシーケンス番号のマップ
を作成し、それを検査して欠落したデータのシーケンス
番号を認知する。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００９】この実施例は、図１に示すように、データ
毎にシーケンス番号を付与して送受信を行うシーケンス
番号付与データ受信装置において、受信されたデータの
シーケンス番号の３個を時系列的に保存する先入れ先出
し記憶回路であるシーケンス番号保存回路１０１と、シ
ーケンス番号に対応したアドレスの付された記憶領域を
もつシーケンス番号マップ１０３と、上記記憶回路にシ
ーケンス番号が入力される毎にそのシーケンス番号をア
ドレスとする上記シーケンス番号マップ１０３の記憶領
域に論理値「１」をセットするシーケンス番号設定回路
１０２と、上記記憶回路からシーケンス番号が出力され
る毎にそのシーケンス番号をアドレスとする上記シーケ
ンス番号マップ１０３の記憶領域に論理値「０」をセッ
トするシーケンス番号解除回路１０４と、シーケンス番
号設定回路１０２およびシーケンス番号解除回路１０４
により更新される毎に、上記シーケンス番号マップ１０
３に記憶された論理値からひとつのアドレスに続きこの
アドレスを含み３個のアドレスの論理値を順次抽出し、
この抽出した論理値の二個目の論理値を反転した論理値
と他の二個の論理値とに論理積演算を施し、この論理積
演算結果が論理値「１」であるときにこのひとつのアド
レスに対応するシーケンス番号が欠落していると判断す
る欠落検査回路１０５とを備える。
毎にシーケンス番号を付与して送受信を行うシーケンス
番号付与データ受信装置において、受信されたデータの
シーケンス番号の３個を時系列的に保存する先入れ先出
し記憶回路であるシーケンス番号保存回路１０１と、シ
ーケンス番号に対応したアドレスの付された記憶領域を
もつシーケンス番号マップ１０３と、上記記憶回路にシ
ーケンス番号が入力される毎にそのシーケンス番号をア
ドレスとする上記シーケンス番号マップ１０３の記憶領
域に論理値「１」をセットするシーケンス番号設定回路
１０２と、上記記憶回路からシーケンス番号が出力され
る毎にそのシーケンス番号をアドレスとする上記シーケ
ンス番号マップ１０３の記憶領域に論理値「０」をセッ
トするシーケンス番号解除回路１０４と、シーケンス番
号設定回路１０２およびシーケンス番号解除回路１０４
により更新される毎に、上記シーケンス番号マップ１０
３に記憶された論理値からひとつのアドレスに続きこの
アドレスを含み３個のアドレスの論理値を順次抽出し、
この抽出した論理値の二個目の論理値を反転した論理値
と他の二個の論理値とに論理積演算を施し、この論理積
演算結果が論理値「１」であるときにこのひとつのアド
レスに対応するシーケンス番号が欠落していると判断す
る欠落検査回路１０５とを備える。
【００１０】次に、この実施例の動作を説明する。図１
はこの実施例の構成図、図２はこの実施例の動作図であ
る。受信したセルのシーケンス番号１は、ＦＩＦＯ（Ｆ
ｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）で構成されるシ
ーケンス番号保存回路１０１とメモリ制御を行うシーケ
ンス番号設定回路１０２に入力される。シーケンス番号
設定回路１０２はシーケンス番号をアドレス２として出
力し、シーケンス番号マップ１０３の該当アドレス内容
を「１」に設定する。シーケンス番号マップ１０３はラ
ンダムアクセス方式のメモリで入力されたアドレスの内
容でシーケンス番号の有無を表現する。シーケンス番号
１が「３」、「４」、「５」と入力された場合に、シー
ケンス番号マップ１０３は「０００１１１００００００
００００」に設定される。シーケンス番号保存回路１０
１が出力したシーケンス番号３はシーケンス番号解除回
路１０４に入力される。シーケンス番号解除回路１０４
はシーケンス番号をアドレス４として出力し、シーケン
ス番号マップ１０３の該当アドレス内容を「０」に解除
する。シーケンス番号マップ１０３はマップ情報５を欠
落検査回路１０５に出力する。マップ情報５はシーケン
ス番号の有無をビットで示している。欠落検査回路１０
５はマップ情報５の論理積を行ってシーケンス番号１の
欠落を検出し、欠落セル情報６として出力する。論理積
は連続する３ビットの中央の１ビットを「０」／「１」
反転してその３ビットで論理積を行い、シーケンス番号
Ｎ−１のセル：有、Ｎのセル：無、Ｎ＋１のセル：有の
パターンを示す「１０１」を検出する。この論理積はシ
ーケンス番号マップ１０３全体について実施する。例え
ば、シーケンス番号マップ１０３が「０００１０１００
００００００００」であった場合に、「０００」、「０
０１」、「０１０」、「１０１」、「０１０」、「１０
０」、「０００」…と全体にわたって３ビットずつ抽出
し、それぞれ中央の１ビットを「０」／「１」反転して
「０１０」、「０１１」、「０００」、「１１１」、
「０００」、「１１０」、「０１０」…を生成し、さら
にそれぞれの３ビットに関して論理積を実施し、「０１
０」→「０」、「０１１」→「０」、「０００」→
「０」、「１１１」→「１」、「０００」→「０」、
「１１０」→「０」、「０１０」→「０」…を得る。こ
の演算結果「０００１００００００００００００」を欠
落セル情報として出力する。欠落セル情報６はセル欠落
が無い場合は全て「０」であるが、セル欠落が有る場合
に欠落したシーケンス番号のビットが「１」となり検出
が可能である。
はこの実施例の構成図、図２はこの実施例の動作図であ
る。受信したセルのシーケンス番号１は、ＦＩＦＯ（Ｆ
ｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）で構成されるシ
ーケンス番号保存回路１０１とメモリ制御を行うシーケ
ンス番号設定回路１０２に入力される。シーケンス番号
設定回路１０２はシーケンス番号をアドレス２として出
力し、シーケンス番号マップ１０３の該当アドレス内容
を「１」に設定する。シーケンス番号マップ１０３はラ
ンダムアクセス方式のメモリで入力されたアドレスの内
容でシーケンス番号の有無を表現する。シーケンス番号
１が「３」、「４」、「５」と入力された場合に、シー
ケンス番号マップ１０３は「０００１１１００００００
００００」に設定される。シーケンス番号保存回路１０
１が出力したシーケンス番号３はシーケンス番号解除回
路１０４に入力される。シーケンス番号解除回路１０４
はシーケンス番号をアドレス４として出力し、シーケン
ス番号マップ１０３の該当アドレス内容を「０」に解除
する。シーケンス番号マップ１０３はマップ情報５を欠
落検査回路１０５に出力する。マップ情報５はシーケン
ス番号の有無をビットで示している。欠落検査回路１０
５はマップ情報５の論理積を行ってシーケンス番号１の
欠落を検出し、欠落セル情報６として出力する。論理積
は連続する３ビットの中央の１ビットを「０」／「１」
反転してその３ビットで論理積を行い、シーケンス番号
Ｎ−１のセル：有、Ｎのセル：無、Ｎ＋１のセル：有の
パターンを示す「１０１」を検出する。この論理積はシ
ーケンス番号マップ１０３全体について実施する。例え
ば、シーケンス番号マップ１０３が「０００１０１００
００００００００」であった場合に、「０００」、「０
０１」、「０１０」、「１０１」、「０１０」、「１０
０」、「０００」…と全体にわたって３ビットずつ抽出
し、それぞれ中央の１ビットを「０」／「１」反転して
「０１０」、「０１１」、「０００」、「１１１」、
「０００」、「１１０」、「０１０」…を生成し、さら
にそれぞれの３ビットに関して論理積を実施し、「０１
０」→「０」、「０１１」→「０」、「０００」→
「０」、「１１１」→「１」、「０００」→「０」、
「１１０」→「０」、「０１０」→「０」…を得る。こ
の演算結果「０００１００００００００００００」を欠
落セル情報として出力する。欠落セル情報６はセル欠落
が無い場合は全て「０」であるが、セル欠落が有る場合
に欠落したシーケンス番号のビットが「１」となり検出
が可能である。
【００１１】セルの誤挿入によるシーケンス番号異常
は、例えば、シーケンス番号４、５と到着後にセルの配
送先アドレスエラーにより他へ配送されるはずのシーケ
ンス番号１０のセルが到着すると、シーケンス番号マッ
プ１０３は「００００１１００００１０００００」とな
るが、「１０１」のパターンでは無いので、セル欠落と
は判定されない。その後に正しいシーケンス番号６のセ
ルが到着した際も、シーケンス番号マップ１０３は「０
００００１１０００１０００００」となり、同様にセル
欠落とは判定されない。
は、例えば、シーケンス番号４、５と到着後にセルの配
送先アドレスエラーにより他へ配送されるはずのシーケ
ンス番号１０のセルが到着すると、シーケンス番号マッ
プ１０３は「００００１１００００１０００００」とな
るが、「１０１」のパターンでは無いので、セル欠落と
は判定されない。その後に正しいシーケンス番号６のセ
ルが到着した際も、シーケンス番号マップ１０３は「０
００００１１０００１０００００」となり、同様にセル
欠落とは判定されない。
【００１２】これにより、データをパケット化もしくは
セル化しシーケンス番号を付与して送受信を行う装置の
受信回路は実時間で受信セルの欠落を検出することがで
きる。
セル化しシーケンス番号を付与して送受信を行う装置の
受信回路は実時間で受信セルの欠落を検出することがで
きる。
【００１３】
【発明の効果】本発明は、以上説明したように、データ
をパケット化またはセル化しシーケンス番号を付与して
送受信を行う際の受信セルの欠落をシーケンス番号によ
りマイクロプロセッサでは困難であった実時間での検出
を可能にする効果がある。
をパケット化またはセル化しシーケンス番号を付与して
送受信を行う際の受信セルの欠落をシーケンス番号によ
りマイクロプロセッサでは困難であった実時間での検出
を可能にする効果がある。
【００１４】また、誤挿入によるシーケンス番号の不連
続をセル欠落と誤判断しない効果がある。
続をセル欠落と誤判断しない効果がある。
【図１】本発明実施例の構成を示すブロック構成図。
【図２】本発明実施例の動作を示す説明図。
１０１ シーケンス番号保存回路 １０２ シーケンス番号設定回路 １０３ シーケンス番号マップ １０４ シーケンス番号解除回路 １０５ 欠落検査回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8020−5Ｋ Ｈ０４Ｌ 13/00 ３０９ Ｂ
Claims (1)
- 【請求項１】 データ毎にシーケンス番号を付与して送
受信を行うシーケンス番号付与データ受信装置におい
て、 受信されたデータのシーケンス番号の三個を時系列的に
保存する先入れ先出し記憶回路と、 シーケンス番号に対応したアドレスの付された記憶領域
をもつシーケンス番号マップと、 上記記憶回路にシーケンス番号が入力される毎にそのシ
ーケンス番号をアドレスとする上記シーケンス番号マッ
プの記憶領域に二値論理値の一方をセットするシーケン
ス番号設定回路と、 上記記憶回路からシーケンス番号が出力される毎にその
シーケンス番号をアドレスとする上記シーケンス番号マ
ップの記憶領域に二値論理値の他方をセットするシーケ
ンス番号解除回路と、 上記シーケンス番号設定回路および上記シーケンス番号
解除回路により更新される毎に、上記シーケンス番号マ
ップに記憶された論理値からひとつのアドレスに続きこ
のアドレスを含み三個のアドレスの論理値を順次抽出
し、この抽出した論理値の二個目の論理値を反転した論
理値と他の二個の論理値とに論理積演算を施し、この論
理積演算結果が二値論理値の一方であるときにこのひと
つのアドレスに対応するシーケンス番号が欠落している
と判断する欠落検査回路とを備えたことを特徴とするシ
ーケンス番号付与データ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2974892A JPH05236007A (ja) | 1992-02-17 | 1992-02-17 | シーケンス番号付与データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2974892A JPH05236007A (ja) | 1992-02-17 | 1992-02-17 | シーケンス番号付与データ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05236007A true JPH05236007A (ja) | 1993-09-10 |
Family
ID=12284722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2974892A Pending JPH05236007A (ja) | 1992-02-17 | 1992-02-17 | シーケンス番号付与データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05236007A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184092A (ja) * | 2003-12-16 | 2005-07-07 | Nec Saitama Ltd | クロック同期システムおよびクロック同期方法 |
| JP5338965B1 (ja) * | 2012-11-28 | 2013-11-13 | 富士ゼロックス株式会社 | 印刷制御装置、画像形成システムおよびプログラム |
| JP5338964B1 (ja) * | 2012-11-28 | 2013-11-13 | 富士ゼロックス株式会社 | 制御装置、画像形成システムおよびプログラム |
-
1992
- 1992-02-17 JP JP2974892A patent/JPH05236007A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184092A (ja) * | 2003-12-16 | 2005-07-07 | Nec Saitama Ltd | クロック同期システムおよびクロック同期方法 |
| JP5338965B1 (ja) * | 2012-11-28 | 2013-11-13 | 富士ゼロックス株式会社 | 印刷制御装置、画像形成システムおよびプログラム |
| JP5338964B1 (ja) * | 2012-11-28 | 2013-11-13 | 富士ゼロックス株式会社 | 制御装置、画像形成システムおよびプログラム |
| US8861012B2 (en) | 2012-11-28 | 2014-10-14 | Fuji Xerox Co., Ltd. | Control apparatus, image forming system, and non-transitory computer-readable medium |
| US8908223B2 (en) | 2012-11-28 | 2014-12-09 | Fuji Xerox Co., Ltd. | Print control apparatus, image forming system, and non-transitory computer-readable medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU618600B2 (en) | Multiprocessor system with a fault locator | |
| JPH02301347A (ja) | パケット・バッファ装置 | |
| KR950035451A (ko) | 매체 오류 코드를 압축 비디오 신호의 패킷에 삽입하기 위한 방법 및 장치 | |
| US5101403A (en) | Apparatus for processing signalling messages in an asynchronous time division telecommunications network | |
| JPH05236007A (ja) | シーケンス番号付与データ受信装置 | |
| GB2032736A (en) | Data transfer system | |
| JPH09330274A (ja) | ダイナミックｒａｍ内のパリティ検査論理回路用装置及び方法 | |
| JPH08251168A (ja) | 装置内情報伝送システム | |
| JP2007532992A (ja) | 処理システムにおけるデータ処理中のエラー検知方法および制御システム | |
| US7127646B1 (en) | System and method for generating real time errors for device testing | |
| JP2614906B2 (ja) | 回線エラー率測定方式 | |
| JP2978782B2 (ja) | 交換装置のｒｎｒ試験方式 | |
| KR950009583B1 (ko) | 엠에스엑스 컴퓨터 네트웍에서 전송라인의 상태를 검사하여 충돌을 인식하는 방법 | |
| JP2712284B2 (ja) | データ伝送装置の回線切り替え時における誤データ出力防止方式 | |
| SU1195371A1 (ru) | Устройство для декодирования многократно передаваемых кодов | |
| JPS63136141A (ja) | 障害処理方式 | |
| JPH04417B2 (ja) | ||
| JPS63245093A (ja) | 遠方監視装置 | |
| JP2000196466A (ja) | 誤り訂正テスト装置 | |
| KR960016275A (ko) | Aal계층의 수신 인터페이스장치 및 방법 | |
| JPH02239356A (ja) | 擬似障害発生方式 | |
| JPH03214241A (ja) | マイクロプロセッサのテスト方法 | |
| JPH04351039A (ja) | セル組立方式 | |
| JPH04370857A (ja) | エラー検出回路 | |
| JPS5935254A (ja) | 障害割込制御方式 |