JPH05235142A - 表面実装型電子部品の耐性検査方法および装置 - Google Patents
表面実装型電子部品の耐性検査方法および装置Info
- Publication number
- JPH05235142A JPH05235142A JP3922692A JP3922692A JPH05235142A JP H05235142 A JPH05235142 A JP H05235142A JP 3922692 A JP3922692 A JP 3922692A JP 3922692 A JP3922692 A JP 3922692A JP H05235142 A JPH05235142 A JP H05235142A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- load
- type electronic
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
(57)【要約】
【目的】 表面実装型電子部品の基板搭載時または基板
搭載後の基板の変形に対する表面実装型電子部品固有の
故障モードを適格かつ定量的に摘出する。 【構成】 基板10に表面実装型電子部品1を実装して
被検査試料20を作成する。その基板10の両端を支持
して荷重印加装置23により基板10に荷重を連続的に
加えて基板10を撓ませる。このとき、コントロールユ
ニット25により荷重印加装置23の荷重の大きさ、速
度等を制御する。撓み状態下で、電気的特性測定装置2
6により、表面実装型電子部品1に基板10に取り付け
られたコネクター12を介して表面実装型電子部品1の
電気的特性を測定する。同時に、表面実装型電子部品1
の表面に密着した歪みゲージ4により機械的特性を測定
する。
搭載後の基板の変形に対する表面実装型電子部品固有の
故障モードを適格かつ定量的に摘出する。 【構成】 基板10に表面実装型電子部品1を実装して
被検査試料20を作成する。その基板10の両端を支持
して荷重印加装置23により基板10に荷重を連続的に
加えて基板10を撓ませる。このとき、コントロールユ
ニット25により荷重印加装置23の荷重の大きさ、速
度等を制御する。撓み状態下で、電気的特性測定装置2
6により、表面実装型電子部品1に基板10に取り付け
られたコネクター12を介して表面実装型電子部品1の
電気的特性を測定する。同時に、表面実装型電子部品1
の表面に密着した歪みゲージ4により機械的特性を測定
する。
Description
【0001】
【産業上の利用分野】本発明は、プリント配線基板(以
下、基板という。)へ実装された半導体部品を中心とす
る表面実装型電子部品の耐性を検査する方法および装置
に関し、表面実装型電子部品固有の故障モードを摘出し
て設計段階への早期フィードバックを図り、不良製品の
出荷を未然に防止したり、製品開発を促進するのに利用
して有効な技術に関する。
下、基板という。)へ実装された半導体部品を中心とす
る表面実装型電子部品の耐性を検査する方法および装置
に関し、表面実装型電子部品固有の故障モードを摘出し
て設計段階への早期フィードバックを図り、不良製品の
出荷を未然に防止したり、製品開発を促進するのに利用
して有効な技術に関する。
【0002】
【従来の技術】現在、表面実装型電子部品の機械的強度
試験方法としては、EIAJ(日本電子機械工業会)な
どから発案された例がある。しかし、この試験方法が普
遍的な規格として広く受け入れられていないのが実状で
ある。
試験方法としては、EIAJ(日本電子機械工業会)な
どから発案された例がある。しかし、この試験方法が普
遍的な規格として広く受け入れられていないのが実状で
ある。
【0003】近年の半導体部品を中心とする表面実装型
電子部品の開発は、顧客の要求から薄型化、リードの狭
ピッチ化、半導体ペレット等のチップの大型化の傾向が
強まっている。これらの傾向に伴い、表面実装型電子部
品の信頼性は設計限界に近づいており、表面実装型電子
部品の基板への実装時、または、基板への実装後のスト
レスに対する耐性を適格に、かつ、定量的に保証する必
要が生じている。
電子部品の開発は、顧客の要求から薄型化、リードの狭
ピッチ化、半導体ペレット等のチップの大型化の傾向が
強まっている。これらの傾向に伴い、表面実装型電子部
品の信頼性は設計限界に近づいており、表面実装型電子
部品の基板への実装時、または、基板への実装後のスト
レスに対する耐性を適格に、かつ、定量的に保証する必
要が生じている。
【0004】しかしながら、半導体部品を中心とする表
面実装型電子部品をプリント配線基板に搭載する際、ま
たは、搭載後の使用中に、基板に機械的ストレスが印加
された場合における表面実装型電子の部品の耐性を検査
する方法としては、広く受け入れられた検査方法や装置
についての規格がなく、メーカー独自の検査方法や装置
により品質を保証しているのが現状である。
面実装型電子部品をプリント配線基板に搭載する際、ま
たは、搭載後の使用中に、基板に機械的ストレスが印加
された場合における表面実装型電子の部品の耐性を検査
する方法としては、広く受け入れられた検査方法や装置
についての規格がなく、メーカー独自の検査方法や装置
により品質を保証しているのが現状である。
【0005】例えば、基板に表面実装型電子部品を搭載
する際のストレスに対する耐性を検査して評価する方法
としては、高温ハンダを使用して高温での実装を行う検
査評価方法や、線膨張係数の小さな鉄基板等に実装する
検査評価方法等が挙げられる。これらの方法は、より大
きなストレスを表面実装型電子部品に与えることで信頼
性限界を検査する方法である。
する際のストレスに対する耐性を検査して評価する方法
としては、高温ハンダを使用して高温での実装を行う検
査評価方法や、線膨張係数の小さな鉄基板等に実装する
検査評価方法等が挙げられる。これらの方法は、より大
きなストレスを表面実装型電子部品に与えることで信頼
性限界を検査する方法である。
【0006】また、表面実装型電子部品の基板への実装
後の外力に対する耐性を検査して評価する方法として
は、表面実装型電子部品を基板に実装した後に温度サイ
クル試験を実施することによって、製品の自己発熱、環
境変化により発生する機械的な繰り返しストレスを印加
する方法等がある。
後の外力に対する耐性を検査して評価する方法として
は、表面実装型電子部品を基板に実装した後に温度サイ
クル試験を実施することによって、製品の自己発熱、環
境変化により発生する機械的な繰り返しストレスを印加
する方法等がある。
【0007】
【発明が解決しようとする課題】しかしながら、前記の
ような表面実装型電子部品の耐性検査方法および検査装
置は、表面実装型電子部品の基板への実装時、および/
または、基板への実装後のストレスに対する耐性を適
格、かつ、定量的に検査するには不充分である。
ような表面実装型電子部品の耐性検査方法および検査装
置は、表面実装型電子部品の基板への実装時、および/
または、基板への実装後のストレスに対する耐性を適
格、かつ、定量的に検査するには不充分である。
【0008】本発明の目的は、近年の表面実装型電子部
品の開発動向に見られる薄型化、リードの狭ピッチ化、
半導体ペレット等のチップの大型化により、設計に余り
余裕のない表面実装型電子部品の開発に際し、本方法お
よび本装置を適用することで、表面実装型電子部品の基
板搭載時または基板搭載後における基板の変形に対する
表面実装型電子部品固有の故障モードを適格かつ定量的
に摘出して設計段階への早期フィードバックを図り、不
良を未然に防止することにある。
品の開発動向に見られる薄型化、リードの狭ピッチ化、
半導体ペレット等のチップの大型化により、設計に余り
余裕のない表面実装型電子部品の開発に際し、本方法お
よび本装置を適用することで、表面実装型電子部品の基
板搭載時または基板搭載後における基板の変形に対する
表面実装型電子部品固有の故障モードを適格かつ定量的
に摘出して設計段階への早期フィードバックを図り、不
良を未然に防止することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0011】すなわち、基板に表面実装型電子部品が実
装されて成る被検査試料における当該基板に荷重を連続
的に印加して基板を強制的に撓ませ、この基板の連続的
な撓み状態の下で、前記表面実装型電子部品の電気的特
性および機械的特性を連続的に測定することを特徴とす
る。
装されて成る被検査試料における当該基板に荷重を連続
的に印加して基板を強制的に撓ませ、この基板の連続的
な撓み状態の下で、前記表面実装型電子部品の電気的特
性および機械的特性を連続的に測定することを特徴とす
る。
【0012】
【作用】前記した手段によれば、表面実装型電子部品が
搭載された基板に荷重が印加され、撓みが連続的に増加
して行く連続的な動作の中で、表面実装型電子部品の電
気的特性と機械的特性とが連続的に測定されるので、基
板の撓みによって表面実装型電子部品に発生する故障モ
ードをモニターすることができる。したがって、表面実
装型電子部品固有の故障モードを適格かつ定量的に摘出
することができ、設計段階への早期フィードバックを図
れ、不良製品の出荷を未然に防止することができるとと
もに、新製品の開発を促進させることができる。
搭載された基板に荷重が印加され、撓みが連続的に増加
して行く連続的な動作の中で、表面実装型電子部品の電
気的特性と機械的特性とが連続的に測定されるので、基
板の撓みによって表面実装型電子部品に発生する故障モ
ードをモニターすることができる。したがって、表面実
装型電子部品固有の故障モードを適格かつ定量的に摘出
することができ、設計段階への早期フィードバックを図
れ、不良製品の出荷を未然に防止することができるとと
もに、新製品の開発を促進させることができる。
【0013】
【実施例】図1(a)、(b)は本発明の一実施例であ
る表面実装型電子部品の耐性検査装置を示す各ブロック
図であり、図2(a)、(b)、(c)は本発明の一実
施例である表面実装型電子部品の耐性検査方法が適用さ
れる表面実装型電子部品を示す平面および正面図、基板
部を示す平面図である。
る表面実装型電子部品の耐性検査装置を示す各ブロック
図であり、図2(a)、(b)、(c)は本発明の一実
施例である表面実装型電子部品の耐性検査方法が適用さ
れる表面実装型電子部品を示す平面および正面図、基板
部を示す平面図である。
【0014】本実施例において、本発明に係る表面実装
型電子部品の耐性検査方法は、図2に示されている表面
実装型電子部品1を図1に示されている表面実装型電子
部品の耐性検査装置によって検査して評価するものとし
て構成されている。
型電子部品の耐性検査方法は、図2に示されている表面
実装型電子部品1を図1に示されている表面実装型電子
部品の耐性検査装置によって検査して評価するものとし
て構成されている。
【0015】本実施例において、表面実装型電子部品1
は、図2(a)および(b)に示されているように、シ
ン−スモール・アウトライン・パッケージを備えている
半導体集積回路装置(以下、T−SOP・ICとい
う。)として構成されている。このT−SOP・ICは
半導体ペレット等(図示せず)を樹脂封止したパッケー
ジ2を備えており、このパッケージ2の対向する両側面
からアウターリード3がそれぞれ10本ずつ突出してお
り、これらのアウターリード3はそれぞれガル・ウイン
グ形状に屈曲形成されている。
は、図2(a)および(b)に示されているように、シ
ン−スモール・アウトライン・パッケージを備えている
半導体集積回路装置(以下、T−SOP・ICとい
う。)として構成されている。このT−SOP・ICは
半導体ペレット等(図示せず)を樹脂封止したパッケー
ジ2を備えており、このパッケージ2の対向する両側面
からアウターリード3がそれぞれ10本ずつ突出してお
り、これらのアウターリード3はそれぞれガル・ウイン
グ形状に屈曲形成されている。
【0016】この表面実装型電子部品1の樹脂封止パッ
ケージ2は方形形状をなし、その外形寸法は4.4mm
×6.5mm、厚さは1mmであり、アウターリード3
のピッチは0.65mm、断面積は0.03mm2 であ
る。このよう形成されているT−SOP・ICは、他の
IC製品に比べて機械的強度やハンダ接続強度が劣るI
Cであると言える。
ケージ2は方形形状をなし、その外形寸法は4.4mm
×6.5mm、厚さは1mmであり、アウターリード3
のピッチは0.65mm、断面積は0.03mm2 であ
る。このよう形成されているT−SOP・ICは、他の
IC製品に比べて機械的強度やハンダ接続強度が劣るI
Cであると言える。
【0017】そして、検査に際して、この表面実装型電
子部品1の樹脂封止パッケージ2の上面の中央部分に
は、機械的特性を測定するためが歪みゲージ4が密着し
た状態に装着される。
子部品1の樹脂封止パッケージ2の上面の中央部分に
は、機械的特性を測定するためが歪みゲージ4が密着し
た状態に装着される。
【0018】この表面実装型電子部品1が実装される基
板10は、図2(c)に示されているように、長方形形
状をなし、幅は40mm、厚さは1.6mmで、材質は
ガラス布基材エポキシ樹脂である。
板10は、図2(c)に示されているように、長方形形
状をなし、幅は40mm、厚さは1.6mmで、材質は
ガラス布基材エポキシ樹脂である。
【0019】前記表面実装型電子部品1は、所定の前処
理が施された後(ここでは、85℃/65%飽和吸湿が
実施される。)、基板10の中央部に配置されているI
Cパッド11の所定位置に赤外線リフローハンダ付け法
により実装される。基板10のICパッド11の所定位
置に表面実装型電子部品1が実装されると、表面実装型
電子部品1のアウターリード3は、基板10およびIC
パッド11上に形成されている配線パターン(図示せ
ず)によって、基板10の一端部に取り付けられている
基板コネクター12に電気的に接続される。これによ
り、被検査試料20が作成されて用意されたことにな
る。
理が施された後(ここでは、85℃/65%飽和吸湿が
実施される。)、基板10の中央部に配置されているI
Cパッド11の所定位置に赤外線リフローハンダ付け法
により実装される。基板10のICパッド11の所定位
置に表面実装型電子部品1が実装されると、表面実装型
電子部品1のアウターリード3は、基板10およびIC
パッド11上に形成されている配線パターン(図示せ
ず)によって、基板10の一端部に取り付けられている
基板コネクター12に電気的に接続される。これによ
り、被検査試料20が作成されて用意されたことにな
る。
【0020】他方、図1に示されている表面実装型電子
部品の耐性検査装置30は、支持台21上に配設されて
おり、基板10に表面実装型電子部品1が実装されて成
る被検査試料20における当該基板10を支持する手段
としての一対の支持棒22、22と、ねじ式ジャッキ等
から構成されており、前記基板10に荷重を連続的に加
える荷重印加装置23と、この荷重印加装置23の荷重
の大きさ、速度等を制御するコントロールユニット25
と、前記基板10に荷重が加えられた状態で、前記表面
実装型電子部品1の電気的特性を連続的に測定する測定
装置26と、前記基板10に荷重が加えられた状態で、
前記表面実装型電子部品1に密着するように装着され、
前記表面実装型電子部品1の機械的特性を連続的に測定
する歪みゲージ4と、を備えている。
部品の耐性検査装置30は、支持台21上に配設されて
おり、基板10に表面実装型電子部品1が実装されて成
る被検査試料20における当該基板10を支持する手段
としての一対の支持棒22、22と、ねじ式ジャッキ等
から構成されており、前記基板10に荷重を連続的に加
える荷重印加装置23と、この荷重印加装置23の荷重
の大きさ、速度等を制御するコントロールユニット25
と、前記基板10に荷重が加えられた状態で、前記表面
実装型電子部品1の電気的特性を連続的に測定する測定
装置26と、前記基板10に荷重が加えられた状態で、
前記表面実装型電子部品1に密着するように装着され、
前記表面実装型電子部品1の機械的特性を連続的に測定
する歪みゲージ4と、を備えている。
【0021】次に、前記構成に係る表面実装型電子部品
の耐性検査装置30による前記被検査試料20について
の本発明の一実施例である表面実装型電子部品の耐性検
査方法を説明する。
の耐性検査装置30による前記被検査試料20について
の本発明の一実施例である表面実装型電子部品の耐性検
査方法を説明する。
【0022】まず、初期測定として、表面実装型電子部
品1が基板10に実装されて成る被検査試料20は、約
10倍の実体顕微鏡が使用されて目視検査が実施される
とともに、電気的特性が測定される。例えば、目視検査
としては、表面実装型電子部品1の樹脂封止パッケージ
2の損傷の有無、表面実装型電子部品1のアウターリー
ド3のハンダ付け部の割れ、ひび等の異常の有無が検査
される。また、電気的特性は、基板10の一端部に取り
付けられた基板コネクター12に接続されている電気的
特性測定装置26により、表面実装型電子部品1の半導
体ペレットに通電することによって測定される。
品1が基板10に実装されて成る被検査試料20は、約
10倍の実体顕微鏡が使用されて目視検査が実施される
とともに、電気的特性が測定される。例えば、目視検査
としては、表面実装型電子部品1の樹脂封止パッケージ
2の損傷の有無、表面実装型電子部品1のアウターリー
ド3のハンダ付け部の割れ、ひび等の異常の有無が検査
される。また、電気的特性は、基板10の一端部に取り
付けられた基板コネクター12に接続されている電気的
特性測定装置26により、表面実装型電子部品1の半導
体ペレットに通電することによって測定される。
【0023】被検査試料20の初期測定が終わると、被
検査試料20は図1(a)に示されているように、支持
台21の上に置かれる。支持台21の上面には一対の支
持棒22、22が設けられており、被検査試料20はこ
の一対の支持棒22、22上に乗せられて、基板10の
両端部が支持される。なお、荷重が印加された場合に試
験に影響のないように、支持台21は平らで丈夫な試験
台(図示せず)の上に載置されている。
検査試料20は図1(a)に示されているように、支持
台21の上に置かれる。支持台21の上面には一対の支
持棒22、22が設けられており、被検査試料20はこ
の一対の支持棒22、22上に乗せられて、基板10の
両端部が支持される。なお、荷重が印加された場合に試
験に影響のないように、支持台21は平らで丈夫な試験
台(図示せず)の上に載置されている。
【0024】次に、図1(b)に示されているように、
被検査試料20の上方に配置されている荷重印加装置2
3のプッシュロッド24によって、被検査試料20の基
板10の中央部が一定の速度で下方に連続的に押圧さ
れ、基板10に連続的な撓み荷重が加えられる。最大撓
み量および最大撓み量までの到達速度は規定によって定
められており、基板10に印加される総仕事量や、最大
荷重は荷重印加装置23に接続されているコントロール
ユニット25によって制御されて、測定されることにな
る。
被検査試料20の上方に配置されている荷重印加装置2
3のプッシュロッド24によって、被検査試料20の基
板10の中央部が一定の速度で下方に連続的に押圧さ
れ、基板10に連続的な撓み荷重が加えられる。最大撓
み量および最大撓み量までの到達速度は規定によって定
められており、基板10に印加される総仕事量や、最大
荷重は荷重印加装置23に接続されているコントロール
ユニット25によって制御されて、測定されることにな
る。
【0025】基板10の連続的な撓み動作状態におい
て、基板10に取り付けられている表面実装型電子部品
1の電気的特性と歪みと印加荷重とが連続的に測定され
る。電気的特性は、表面実装型電子部品1に基板コネク
ター12を介して接続されている電気的特性測定装置2
6によって測定される。また、表面実装型電子部品1の
歪みは、歪みゲージ4によって測定され、歪みゲージ4
に接続されている歪みゲージ用アンプ27を介して表示
装置28に表示される。
て、基板10に取り付けられている表面実装型電子部品
1の電気的特性と歪みと印加荷重とが連続的に測定され
る。電気的特性は、表面実装型電子部品1に基板コネク
ター12を介して接続されている電気的特性測定装置2
6によって測定される。また、表面実装型電子部品1の
歪みは、歪みゲージ4によって測定され、歪みゲージ4
に接続されている歪みゲージ用アンプ27を介して表示
装置28に表示される。
【0026】本実施例においては、最大撓み量は4m
m、速度は毎秒約1mmをもって、曲げ作用が加えられ
た。また、曲げ回数は1回、周囲温度は常温で実施し
た。
m、速度は毎秒約1mmをもって、曲げ作用が加えられ
た。また、曲げ回数は1回、周囲温度は常温で実施し
た。
【0027】基板10への撓み試験が終了した後、最終
測定として、約10倍の実体顕微鏡が使用されて、前述
と同じ目視検査が実施され、表面実装型電子部品1の樹
脂封止パッケージ2の損傷の有無、表面実装型電子部品
1のアウターリード3のハンダ付け部の割れ、ひび等の
異常の有無が検査される。更に、表面実装型電子部品1
の電気的特性が電気的特性測定装置26によって測定さ
れる。
測定として、約10倍の実体顕微鏡が使用されて、前述
と同じ目視検査が実施され、表面実装型電子部品1の樹
脂封止パッケージ2の損傷の有無、表面実装型電子部品
1のアウターリード3のハンダ付け部の割れ、ひび等の
異常の有無が検査される。更に、表面実装型電子部品1
の電気的特性が電気的特性測定装置26によって測定さ
れる。
【0028】上記の過程で、本実施例において使用され
た表面実装型電子部品1であるT−SOP・ICは、耐
基板曲げ性試験で問題となる点はないことが確認され
た。この場合、検査結果は、検査条件に対応されて適当
な手段により適宜記録され、他の検査結果との比較デー
タとして適宜供される。
た表面実装型電子部品1であるT−SOP・ICは、耐
基板曲げ性試験で問題となる点はないことが確認され
た。この場合、検査結果は、検査条件に対応されて適当
な手段により適宜記録され、他の検査結果との比較デー
タとして適宜供される。
【0029】前記実施例によれば次の効果が得られる。 基板に表面実装型電子部品が実装されている被検査
試料における当該基板の両端部を支持する支持手段と、
前記基板に荷重を連続的に加える荷重印加手段と、この
荷重印加手段の荷重の大きさ、速度等を制御するコント
ロールユニットと、前記基板に荷重が加えられた状態で
表面実装型電子部品の電気的特性を連続的に測定する手
段と、前記表面実装型電子部品に装着され、前記基板に
荷重が加えられた状態で前記表面実装型電子部品の機械
的特性を連続的に測定する歪みゲージとによって、基板
に荷重を連続的に印加して基板を強制的に撓ませ、この
連続的な撓み状態において基板に実装された表面実装型
電子部品の電気的特性および機械的特性を連続的に測定
することにより、表面実装型電子部品固有の故障モード
を適格かつ定量的に摘出することができる。
試料における当該基板の両端部を支持する支持手段と、
前記基板に荷重を連続的に加える荷重印加手段と、この
荷重印加手段の荷重の大きさ、速度等を制御するコント
ロールユニットと、前記基板に荷重が加えられた状態で
表面実装型電子部品の電気的特性を連続的に測定する手
段と、前記表面実装型電子部品に装着され、前記基板に
荷重が加えられた状態で前記表面実装型電子部品の機械
的特性を連続的に測定する歪みゲージとによって、基板
に荷重を連続的に印加して基板を強制的に撓ませ、この
連続的な撓み状態において基板に実装された表面実装型
電子部品の電気的特性および機械的特性を連続的に測定
することにより、表面実装型電子部品固有の故障モード
を適格かつ定量的に摘出することができる。
【0030】 前記により、検査データの設計段階
への早期フィードバックが図れるので、不良製品の出荷
を未然に防止することができるとともに、新製品の開発
を促進することができる。
への早期フィードバックが図れるので、不良製品の出荷
を未然に防止することができるとともに、新製品の開発
を促進することができる。
【0031】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0032】例えば、表面実装型電子部品の機械的特性
を連続的に測定する測定手段としては、歪ゲージを使用
するに限らず、光学的な歪測定装置を使用してもよい。
を連続的に測定する測定手段としては、歪ゲージを使用
するに限らず、光学的な歪測定装置を使用してもよい。
【0033】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるT−S
OP・ICについての検査に適用した場合について説明
したが、それに限定されるものではなく、他のICや、
さらにはトランジスタや、その他の電子部品全般に適用
することができる。
なされた発明をその背景となった利用分野であるT−S
OP・ICについての検査に適用した場合について説明
したが、それに限定されるものではなく、他のICや、
さらにはトランジスタや、その他の電子部品全般に適用
することができる。
【0034】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0035】基板に表面実装型電子部品が実装されて成
る被検査試料における当該基板に荷重を連続的に印加し
て基板を強制的に撓ませ、この基板の連続的な撓み状態
の下で、前記表面実装型電子部品の電気的特性および機
械的特性を連続的に測定することにより、基板の撓みに
よって発生する表面実装型電子部品の故障モードをモニ
ターすることができるため、表面実装型電子部品固有の
故障モードを短期に摘出して設計段階への早期フィード
バックが図れる。
る被検査試料における当該基板に荷重を連続的に印加し
て基板を強制的に撓ませ、この基板の連続的な撓み状態
の下で、前記表面実装型電子部品の電気的特性および機
械的特性を連続的に測定することにより、基板の撓みに
よって発生する表面実装型電子部品の故障モードをモニ
ターすることができるため、表面実装型電子部品固有の
故障モードを短期に摘出して設計段階への早期フィード
バックが図れる。
【図1】本発明の一実施例である表面実装型電子部品の
耐性検査装置を示す各ブロック図であり、(a)は被検
査試料が支持台上に取り付けられた状態を示す図、
(b)は荷重印加手段によって基板に撓みが加えられた
状態を示す図である。
耐性検査装置を示す各ブロック図であり、(a)は被検
査試料が支持台上に取り付けられた状態を示す図、
(b)は荷重印加手段によって基板に撓みが加えられた
状態を示す図である。
【図2】(a)は本発明の一実施例である表面実装型電
子部品の耐性検査方法が適用される表面実装型電子部品
を示す平面図、(b)は同側面図、(c)は(a)に示
されている表面実装型電子部品が搭載される基板部を示
す平面図である。
子部品の耐性検査方法が適用される表面実装型電子部品
を示す平面図、(b)は同側面図、(c)は(a)に示
されている表面実装型電子部品が搭載される基板部を示
す平面図である。
1…表面実装型電子部品、2…樹脂封止パッケージ、3
…アウターリード、4…歪みゲージ(機械的特性測定装
置)、10…基板、11…ICパッド、12…基板コネ
クター、20…被検査試料、21…支持台、22…支持
棒、23…荷重印加装置、24…プッシュロッド、25
…コントロールユニット、26…電気的特性測定装置、
27…歪みゲージ用アンプ、28…表示装置、30…表
面実装型電子部品の耐性検査装置。
…アウターリード、4…歪みゲージ(機械的特性測定装
置)、10…基板、11…ICパッド、12…基板コネ
クター、20…被検査試料、21…支持台、22…支持
棒、23…荷重印加装置、24…プッシュロッド、25
…コントロールユニット、26…電気的特性測定装置、
27…歪みゲージ用アンプ、28…表示装置、30…表
面実装型電子部品の耐性検査装置。
Claims (3)
- 【請求項1】 基板に表面実装型電子部品を実装して被
検査試料を作成し、 この被検査試料の基板に荷重を連続的に印加して基板を
強制的に撓ませ、 この基板の連続的な撓み状態の下で、前記表面実装型電
子部品の電気的特性および機械的特性を連続的に測定す
ることを特徴とする表面実装型電子部品の耐性検査方
法。 - 【請求項2】 基板に表面実装型電子部品が実装されて
成る被検査試料における当該基板に荷重を連続的に印加
して基板を強制的に撓ませる荷重印加手段と、 この基板の連続的な撓み状態の下で、前記表面実装型電
子部品の電気的特性および機械的特性を連続的にそれぞ
れ測定する各測定手段と、 を備えていることを特徴とする表面実装型電子部品の耐
性検査装置。 - 【請求項3】 基板に表面実装型電子部品が実装されて
成る被検査試料における当該基板を支持する手段と、 前記基板に荷重を連続的に加える荷重印加手段と、 この荷重印加手段の荷重の大きさ、速度等を制御するコ
ントロールユニットと、 前記基板に荷重が加えられた状態で、前記表面実装型電
子部品の電気的特性を連続的に測定する測定手段と、 前記基板に荷重が加えられた状態で、前記表面実装型電
子部品に装着され、前記表面実装型電子部品の機械的特
性を連続的に測定する歪みゲージと、 を備えていることを特徴とする表面実装型電子部品の耐
性検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3922692A JPH05235142A (ja) | 1992-02-26 | 1992-02-26 | 表面実装型電子部品の耐性検査方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3922692A JPH05235142A (ja) | 1992-02-26 | 1992-02-26 | 表面実装型電子部品の耐性検査方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05235142A true JPH05235142A (ja) | 1993-09-10 |
Family
ID=12547220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3922692A Pending JPH05235142A (ja) | 1992-02-26 | 1992-02-26 | 表面実装型電子部品の耐性検査方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05235142A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111316410A (zh) * | 2018-02-06 | 2020-06-19 | 株式会社新川 | 打线接合装置 |
WO2022163532A1 (ja) * | 2021-02-01 | 2022-08-04 | 三菱電機株式会社 | 測定装置および測定方法 |
-
1992
- 1992-02-26 JP JP3922692A patent/JPH05235142A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111316410A (zh) * | 2018-02-06 | 2020-06-19 | 株式会社新川 | 打线接合装置 |
WO2022163532A1 (ja) * | 2021-02-01 | 2022-08-04 | 三菱電機株式会社 | 測定装置および測定方法 |
TWI830131B (zh) * | 2021-02-01 | 2024-01-21 | 日商三菱電機股份有限公司 | 測量裝置及測量方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6967307B2 (en) | Method and process of contact to a heat softened solder ball array | |
JP4353914B2 (ja) | ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法 | |
JPH0922929A (ja) | Bgaパッケージ半導体素子及びその検査方法 | |
JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
US5533398A (en) | Method and apparatus for testing lead connections of electronic components | |
JPH05235142A (ja) | 表面実装型電子部品の耐性検査方法および装置 | |
CN105388413A (zh) | 芯片失效分析仪器 | |
JP2011174863A (ja) | 電子機器に用いられるプリント基板の検査方法及びこれに用いる検査装置 | |
JPH0789126B2 (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
JP3456146B2 (ja) | バンプ付電子部品のボンディング装置およびボンディング方法 | |
JPH0829475A (ja) | 実装基板検査装置のコンタクトプローブ | |
JP2844803B2 (ja) | プリント基板の検査方法および検査装置 | |
Potter et al. | Towards the re-use of electronic products-quality assurance for the re-use of electronics | |
KR100801899B1 (ko) | 인쇄회로기판 검사방법 | |
JPH04364485A (ja) | 混成集積回路装置の検査方法 | |
JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
WO2022249262A1 (ja) | ワイヤボンディングシステム、検査装置、ワイヤボンディング方法、および、プログラム | |
KR200177064Y1 (ko) | 볼 그리드 어레이 패키지 전기특성 검사용 테스트장치 | |
KR200171360Y1 (ko) | 검사장비의소켓보드 | |
JPH0815361A (ja) | プリント配線板の検査方法 | |
JPH0220034A (ja) | 半導体装置 | |
JPH10221398A (ja) | プリント基板の検査装置 | |
KR980012659A (ko) | 멀티 칩 패키지의 테스트 소켓과 그 테스트 방법 | |
JPH01287476A (ja) | 回路基板の電気検査装置 | |
Dusek et al. | Test methods for evaluating the reliability of PCB finishes using lead-free alloys-a guide. |