JPH05233440A - バッファ機能を備えたデータ転送方式 - Google Patents
バッファ機能を備えたデータ転送方式Info
- Publication number
- JPH05233440A JPH05233440A JP4030761A JP3076192A JPH05233440A JP H05233440 A JPH05233440 A JP H05233440A JP 4030761 A JP4030761 A JP 4030761A JP 3076192 A JP3076192 A JP 3076192A JP H05233440 A JPH05233440 A JP H05233440A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- memory
- cache memory
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Information Transfer Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
よりデバイスにデータを転送する計算機システムのデー
タ転送方式において、一時的にデバイスにデータが書き
込めない状態になっても計算処理が停止することがな
い、バッファ機能を備えたデータ転送方式を提供するこ
と。 【構成】 キャッシュ・メモリ2上にデータに存在する
場合には、キャッシュ・メモリ2よりデバイス5にデー
タを転送し、キャッシュ・メモリ2上にデータが存在し
ない場合にはメイン・メモリ1よりデータをデバイス5
に転送する。また、デバイス5へのデータ転送に際し
て、デバイス5にデータを書き込めない場合には転送さ
れるデータをバッファ3に一時的に保持し、デバイス5
にデータが書き込み可能となった際、直ちにバッファ3
よりデバイス5にデータを転送する。
Description
求されている。コンピュータの高速化の1つの実現方法
として、分散メモリ型計算機がある。分散メモリ型計算
機は、その特徴として、プロセッサの台数を多くするこ
とができるが、プロセッサの台数が増加すると、プロセ
ッサ相互のデータ転送の頻度が増し、逆に1回の情報交
換のためのデータ(メッセージ)の量は小さく(細か
く)なる。このため、細かなメッセージを効率よく、数
多く転送する技術が要求される。
ため、近年、メモリを階層的に構成する手法が採用され
ている。このように階層化されたメモリを持つシステム
においても、効率的にメッセージ転送を行うことが要求
される。本発明は上記のような計算機システムにおける
データ転送方式に関し、特に、細かなメッセージを効率
よく、数多く転送することができるバッファ機能を備え
たデータ転送方式に関するものである。
出する手法としては、ダイレクト・メモリ・アクセス
(以下、DMAと称す)、あるいは、ソフトウエアによ
るポーリング、割込み処理などが用いられていた。まと
まった大きなデータのブロックを送る場合、DMAは非
常に有効であり、、ソフトウエアによるポーリング、割
込み処理では効率的なデータ転送はできない。
列計算機システムにおいては、一度に転送されるデータ
のサイズは非常に小さくなる傾向にあり、この場合に
は、DMAによりデータ転送することも、あるいはソフ
トウエアによるポーリング、割込み処理によりデータ転
送することも効率的でない。このような問題を解決する
ため、キャッシュ・メモリに登録されているデータを主
記憶に書き戻すフラッシュ操作と同じ操作でメッセージ
を転送する技術が開発されている(特開平3−1506
59号公報参照)。
とキャッシュ・メモリと主記憶装置とポートと、それら
を制御するキャッシュ・コントローラと、共通バスから
なる複数のプロセッサ・エレメントを上記ポートを介し
て接続した並列計算機システムにおいて、上記プロセッ
サ・エレメントに特定のデータ転送命令を設けるととも
に、上記キャッシュ・コントローラに上記特定のデータ
転送命令を実行する機構を設けたものである。
が持つキャッシュ・メモリの内容を主記憶装置に書き出
す操作(フラッシュ操作、すなわち、キャッシュ・ミス
に際して、主記憶装置からキャッシュ・メモリにデータ
を登録する場合に、キャッシュ・メモリに他のアドレス
のデータが既に存在し、且つ、そのデータが更新されて
いる場合、キャッシュ・メモリに既に登録されているデ
ータを主記憶装置に書き出す操作)と類似の操作で、キ
ャッシュ・メモリ上にデータが存在する場合、上記特定
の命令により、キャッシュ・メモリの内容を共通バスを
介して直接ポートに転送できるように構成している。
記憶装置にフラッシュするのと類似の操作で、キャッシ
ュ・メモリから直接デバイスにメッセージを転送する機
構(以下、この機構をライン・センドと称す)を設ける
ことにより、明示的にメッセージ送出のタイミングを指
定できるようにするとともに、メッセージ転送を起動す
るときのオーバー・ヘッドを軽減するようにしたもので
ある。
は、転送先のデバイスにデータが書き込めない状態の場
合に、デバイスが書き込み可能になるまで処理が停止し
てしまうと言う欠点があった。
技術の欠点を改善するためになされたものであって、デ
バイスにデータを転送するに際して、キャッシュ・メモ
リ上にデータに存在する場合には、キャッシュ・メモリ
よりデバイスにデータを転送し、キャッシュ・メモリ上
にデータが存在しない場合にはメイン・メモリよりデー
タをデバイスに転送する計算機システムのデータ転送方
式において、一時的にデバイスにデータが書き込めない
状態になっても計算処理が停止することがない、バッフ
ァ機能を備えたデータ転送方式を提供することを目的と
する。
あり、上記課題を解決するため、本発明は図1に示すよ
うに、プロセッサ6とキャッシュ・メモリ2とメイン・
メモリ1とデバイス5と、それらの間のデータ転送を制
御するキャッシュ・コントローラ4を備え、デバイス5
にデータを転送するに際して、キャッシュ・メモリ2上
にデータに存在する場合には、キャッシュ・メモリ2よ
りデバイス5にデータを転送し、キャッシュ・メモリ2
上にデータが存在しない場合にはメイン・メモリ1より
データをデバイス5に転送する計算機システムのデータ
転送方式において、キャッシュ・メモリ2およびメイン
・メモリ1からデバイス5に転送されるデータを一時的
に保持するバッファ3を設けたものである。
い場合には転送されるデータをバッファ3に一時的に保
持し、デバイス5にデータが書き込み可能となった際、
直ちにバッファ3よりデバイス5にデータを転送する。
また、上記構成に加え、バッファ3としてECC付きメ
モリを用い、ECCのチェック・ビットの余りビットに
データの最後であることを示すエンド・ビットを書き込
み、エンド・ビットを参照することにより、一連のデー
タが転送されたことを確認するように構成することがで
きる。
1上にリング・バッファを設けることができる。また、
さらに、タスク・スイッチ時にバッファ3の読み出し/
書き込みアドレスを保持するポインタの値を書き換える
ことにより、送出するデータをタスクごとに瞬時に切り
換えることができる。
ジを示す図である。本発明においては、図1(b)に示
すように、キャッシュ・メモリ2上にデータが存在し、
且つ、デバイス5に空きがある場合にはキャッシュ・メ
モリ2よりデバイス5へデータを転送し(図1(b) の
参照)、キャッシュ・メモリ2上にデータが存在して
いるが、デバイス5に空きがない場合にはキャッシュ・
メモリ2よりバッファ3へデータをコピーする(図1
(b)の参照)。
存在しておらず、デバイス5に空きがある場合にはメイ
ン・メモリ1よりデバイス5へデータを転送し(図1
(b)の参照)、キャッシュ・メモリ2上にデータが
存在しておらず、且つ、デバイス5に空きがない場合に
はメイン・メモリ1よりバッファ3へデータをコピーす
る(図1(b)の参照)。
イス5に空きがある場合にはバッファ3よりデバイス5
へデータを転送する(図1(b)の参照)。
図において、10はプロセッサ、11はメイン・メモ
リ、12はキャッシュ・メモリ、13はリング・バッフ
ァ、14はタグ、15はデバイス、16はキャッシュ・
コントローラ、17は比較器、18はライト・ポイン
タ、19はリード・ポインタ、20,21はマルチ・プ
レクサ、22はライト・バッファ、23はデータ・バ
ス、24はアドレス・バスである。
メモリ11,キャッシュ・メモリ12,リング・バッフ
ァ13,デバイス15およびライト・バッファ22間に
はデータ・バス23が設けられており、デバイス15へ
のデータ転送はデータ・バス23を介して行われる。プ
ロセッサ10とメイン・メモリ11およびタグ14間に
はアドレス・バス24が設けられており、メイン・メモ
リ11へのデータのリード/ライトはアドレス・バス2
4のアドレス信号により行われる。
されているデータのアドレスを保持しており、メイン・
メモリ11からデータを読みだす際、アドレス・バス2
4上のアドレスとタグ14に保持されているアドレスが
比較され、アドレス・バス24上のアドレスとタグ14
に保持されたアドレスが一致すると、データはキャッシ
ュ・メモリ12より読みだされる。
べきデータが登録されていない場合には(キャッシュ・
ミスの場合)、メイン・メモリ11よりデータを読み出
し、読み出したデータをキャッシュ・メモリ12に登録
する。さらに、その際、従来例において説明したよう
に、キャッシュ・メモリ12に他のアドレスのデータが
既に存在し、且つ、そのデータが更新されている場合に
は、メイン・メモリ11にそのデータを書き出した(フ
ラッシュした)後、メイン・メモリ11より読み出した
データをキャッシュ・メモリ12に登録する。
ンタ19はリング・バッファ13にデータを書き込む際
のアドレス、およびリング・バッファ13からデータを
読みだす際のアドレスを指示するポインタであり、比較
器17はライト・ポインタ18とリード・ポインタ19
の値を比較し、リング・バッファ13に空き領域がある
か否かを示すポインタ・ステイタス信号pst をキャッシ
ュ・コントローラ16に出力する。
センド命令lsend 、ライン・センド・エンド命令lsende
に応じて、キャッシュ・ステイタス信号cst 、デバイス
・ステイタス信号dst 、ポインタ・ステイタス信号pst
によりキャッシュ・メモリ12上にデータがあるか、あ
るいはデバイス15に空きがあるか、あるいはまた、リ
ング・バッファ13が空か否かを判別し、キャッシュ・
コントロール信号cctl、メモリ・コントロール信号mct
l、デバイス・コントロール信号dctlを出力し、デバイ
ス15へのデータ転送を制御する。
1上の領域を使用しており、リング・バッファ13への
リード/ライトは、マルチ・プレクサ21により、メイ
ン・メモリ11のアドレス信号をライト・ポインタ18
およびリード・ポインタ19側に切り換えて行われる。
このため、メイン・メモリ11からリング・バッファ1
3へのデータの転送は、まず、マルチ・プレクサ21を
アドレス・バス24側に切り換えて、メイン・メモリ1
1よりデータを読みだしてライト・バッファ22に書き
込み、ついで、マルチ・プレクサ21をライト・ポイン
タ18側に切り換えて、ライト・バッファ22に書き込
まれたデータをライト・ポインタ18により指示される
リング・バッファ13のアドレスに書き込むことにより
行われる。
ク図を示したものであり、同図において、図2と同一の
ものには、同一の符号が付されている。図4は本発明に
おけるリング・バッファ13の第1および第2の実施例
を示す図である。同図(a) において、13aはデータを
格納するデータ・フィールド、13bは1続きのデータ
の終わりを示すエンド・ビット(1続きのデータの終わ
りではエンド・ビットが1になる)を格納するエンド・
ビット・フィールド、また、18および19は、それぞ
れ、図2に示したライト・ポインタおよびリード・ポイ
ンタである。
す場合には、リード・ポインタ19により指示されたア
ドレスよりデータが読みだされ、また、データを書き込
む場合には、ライト・ポインタ18により指示されたア
ドレスにデータを書き込まれる。図4(a) においては、
data0 およびdata1 が1続きのデータであり、また、da
ta1 の最後エンド・ビットが1になっていることから、
data1 は最後のデータまでリング・バッファ13に書き
込まれていることが分かる。また、data2 はまだ、最後
のデータではなく、図4(a) のempty と表示された部分
にはデータが書き込まれていないことが示されている。
バッファとして用いた例を示す図であり、13aはデー
タを格納するデータ・フィールド、13bは1続きのデ
ータの終わりを示すエンド・ビットを格納するエンド・
ビット・フィールドを示し、同図には、メモリが8ビッ
トのモジュールmodule0 ないし module4の5つで構成さ
れている例が示されている。
の場合には、一般にビットに余りができる。すなわち、
32ビット・データに対して1ビット誤り訂正、2ビッ
ト誤り検出(SEC−DEC)を行わせると、7ビット
のチェック・ビットが必要となり、同図に示すように、
module4で1ビット未使用ビットが出る。図4(b) に示
す実施例においては、上記1ビットの未使用ビットをエ
ンド・ビット・フィールドとして用い、リング・バッフ
ァを構成する。
イス15へのデータの転送を、図2、図3により説明す
る。ライン・センド命令がキャッシュ・コントローラ1
6に入力されると、キャッシュ・コントローラ16はキ
ャッシュ・メモリ12上にデータがあるか、あるいはデ
バイス15に空きがあるか、あるいはまた、リング・バ
ッファ13が空か否かを、キャッシュ・ステイタス信号
cst 、デバイス・ステイタス信号dst 、ポインタ・ステ
イタス信号pst により判別して、それぞれの状態におい
て、次のような制御を行う。 キャッシュ・メモリ12上にデバイス15に転送す
るデータがあり、かつ、デバイス15に空きがある場合
(キャッシュ・メモリ12からデバイス15へのデータ
の転送)。
ュ・コントロール信号cctlを「読出し」にして、キャッ
シュ・メモリ12より、デバイス15に転送するデータ
を読み出す。その結果、キャッシュ・メモリ12に格納
されているデータはデータ・バス23に出力される。ま
た、キャッシュ・コントローラ16はデバイス・コント
ロール信号dctlを出力して、キャッシュ・メモリ12よ
り読みだされたデータをデバイス15に書き込む。 キャッシュ・メモリ12上にデバイス15に転送す
るデータがあり、かつ、デバイス15に空きがない場合
(キャッシュ・メモリ12からリング・バッファ13へ
のデータのコピー)。
ュ・コントロール信号cctlを「読出し」にして、キャッ
シュ・メモリ12よりデバイス15に転送するデータを
読み出す。その結果、キャッシュ・メモリ12に格納さ
れているデータはデータ・バス23に出力される。ま
た、キャッシュ・コントローラ16はマルチ・プレクサ
20をライト・ポインタ18側に切り換えるとともに、
ライト・ポインタ18の値がアドレスとしてメモリに与
えられるようにマルチ・プレクサ21を切り換える。
メモリ・コントロール信号mctlを書き込みにして、キャ
ッシュ・メモリより読みだされたデータバス23上のデ
ータをリング・バッファに書き込む。 キャッシュ・メモリ12上にデバイス15に転送す
るデータがなく、かつ、デバイス15に空きがある場合
(メイン・メモリ11からデバイス15へのデータの転
送)。
コントロール信号mctlを「読出し」にして、メイン・メ
モリ11より、デバイス15に転送するデータを読み出
す。その結果、メイン・メモリ11に格納されているデ
ータはデータ・バス23に出力される。また、キャッシ
ュ・コントローラ16はデバイス・コントロール信号dc
tlを出力して、メイン・メモリ11より読みだされたデ
ータをデバイス15に書き込む。 キャッシュ・メモリ12上にデバイス15に転送す
るデータがなく、かつ、デバイス15に空きがない場合
(メイン・メモリ11からリング・バッファ13へのデ
ータのコピー)。
コントロール信号mctlを「読出し」にするとともに、マ
ルチ・プレクサ21をアドレス・バス24側に切り換
え、メイン・メモリ11よりデバイス15に転送するデ
ータを読み出す。その結果、メイン・メモリ11に格納
されているデータはデータ・バス23に出力され、ライ
ト・バッファ22に書き込まれる。
マルチ・プレクサ20をライト・ポインタ18側に切り
換えるとともに、ライト・ポインタ18の値がアドレス
としてメモリに与えられるようにマルチ・プレクサ21
を切り換える。ついで、キャッシュ・コントローラ16
はメモリ・コントロール信号mctlを書き込みにして、ラ
イト・バッファ22に書き込まれたデータをリング・バ
ッファ13に書き込む。
ード・ポインタ19の値を比較する比較器17の出力を
チェックすることにより、リング・バッファ13のオー
バー・フローが起きないようにする。そして、リング・
バッファ13のオーバー・フローが起きた場合には、そ
れ以降のライン・センドをフェイルさせることにより、
データの紛失を防ぐ。 デバイス15に空きがあり、リング・バッファ13
にデータがある場合(リング・バッファ13からデバイ
ス15へのデータの転送)。
プレクサ20および21を切り換えて、リード・ポイン
タ19の値がメモリに加わるようにし、メモリ・コント
ロール信号mctlを「読出し」にして、リング・バッファ
13よりデータを読みだす。ついで、デバイス・コント
ロール信号dctlを「書き込み」にして、リング・バッフ
ァ13よりデバイス15にデータを転送する。
ンド・ビット・フィールドebf の読出し値をチェックし
て、データの転送が終了していない場合には、デバイス
15にデータの転送が終了していないことを伝える。以
上説明したように、本実施例によれば、リング・バッフ
ァ13を設け、キャッシュ・メモリ12あるいはメイン
・メモリ11からデータをデバイス15にデータを転送
する際、デバイス15に空きがない場合には、転送する
データをリング・バッファ13に格納するように構成し
たので、デバイス15にデータが書き込めない状態にな
っても処理が停止することがない。
タスク・スイッチ時にライト・ポインタおよびリード・
ポインタの値をタスクに応じて書き換えることにより、
リング・バッファへのデータのリード/ライトを瞬時に
切り換えることができる。また、上記実施例においで
は、メイン・メモリ上にリング・バッファを設ける例を
説明したが、本発明は上記実施例に限定されるものでは
なく、デバイスに転送されるデータ保持するバッファは
メイン・メモリとは別に設けることもできる。
本発明においては、バッファを設け、キャッシュ・メモ
リあるいはメモリからデータをデバイスに転送する際、
デバイスに空きがない場合には、転送するデータを上記
バッファに格納するように構成したので、デバイスにデ
ータを書き込めない状態になった場合においても、計算
処理を停止することがない。
た処理システムにおいて、複数プロセッサ間に完全に同
期がとれていなかったり、また、負荷にばらつきがあっ
ても、特定のプロセッサの処理の遅れにより、他のプロ
セッサの処理が停止することがなく、効率的な処理を行
うことが可能となる。
る。
る。
Claims (4)
- 【請求項1】 プロセッサ(6) とキャッシュ・メモリ
(2) とメイン・メモリ(1) とデバイス(5) と、それらの
間のデータ転送を制御するキャッシュ・コントローラ
(4) を備え、 デバイス(5) にデータを転送するに際して、キャッシュ
・メモリ(2) 上にデータが存在する場合には、キャッシ
ュ・メモリ(2) よりデバイス(5) にデータを転送し、キ
ャッシュ・メモリ(2) 上にデータが存在しない場合には
メイン・メモリ(1) よりデータをデバイス(5) に転送す
る計算機システムのデータ転送方式において、 キャッシュ・メモリ(2) およびメイン・メモリ(1) から
デバイス(5) に転送されるデータを一時的に保持するバ
ッファ(3) を設け、 デバイス(5) にデータを書き込めない場合には転送され
るデータをバッファ(3) に一時的に保持し、 デバイス(5) にデータが書き込み可能となった際、直ち
にバッファ(3) よりデバイス(5) にデータを転送するこ
とを特徴とするバッファ機能を備えたデータ転送方式。 - 【請求項2】 バッファ(3) としてECC付きメモリを
用い、ECCのチェック・ビットの余りビットにデータ
の最後であることを示すエンド・ビットを書き込み、 エンド・ビットを参照することにより、一連のデータが
転送されたことを確認することを特徴とする請求項1の
バッファ機能を備えたデータ転送方式。 - 【請求項3】 バッファ(3) としてメイン・メモリ(1)
上にリング・バッファを設けたことを特徴とする請求項
1のバッファ機能を備えたデータ転送方式。 - 【請求項4】 タスク・スイッチ時にバッファ(3) の読
み出し/書き込みアドレスを保持するポインタ(7,8) の
値を書き換えることにより、送出するデータをタスクご
とに瞬時に切り換えることを特徴とする請求項1のバッ
ファ機能を備えたデータ転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03076192A JP3162459B2 (ja) | 1992-02-18 | 1992-02-18 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03076192A JP3162459B2 (ja) | 1992-02-18 | 1992-02-18 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05233440A true JPH05233440A (ja) | 1993-09-10 |
JP3162459B2 JP3162459B2 (ja) | 2001-04-25 |
Family
ID=12312674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03076192A Expired - Lifetime JP3162459B2 (ja) | 1992-02-18 | 1992-02-18 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3162459B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328955A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | バッファ制御方法とバッファ制御装置 |
JP2010015219A (ja) * | 2008-07-01 | 2010-01-21 | Seiko Epson Corp | データ転送システム、dmaコントローラ、ドライブレコーダ、データ転送方法、データ転送プログラム、電子機器装置 |
US8171243B2 (en) | 2006-02-27 | 2012-05-01 | Fujitsu Limited | Data control apparatus, data control method, and data control program |
-
1992
- 1992-02-18 JP JP03076192A patent/JP3162459B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08328955A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | バッファ制御方法とバッファ制御装置 |
US8171243B2 (en) | 2006-02-27 | 2012-05-01 | Fujitsu Limited | Data control apparatus, data control method, and data control program |
JP2010015219A (ja) * | 2008-07-01 | 2010-01-21 | Seiko Epson Corp | データ転送システム、dmaコントローラ、ドライブレコーダ、データ転送方法、データ転送プログラム、電子機器装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3162459B2 (ja) | 2001-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3598321B2 (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
US5649230A (en) | System for transferring data using value in hardware FIFO'S unused data start pointer to update virtual FIFO'S start address pointer for fast context switching | |
US6115761A (en) | First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment | |
JP2695017B2 (ja) | データ転送方式 | |
JPH01277928A (ja) | 印刷装置 | |
US5313602A (en) | Multiprocessor system and method of control over order of transfer of data between buffer storages | |
US5895496A (en) | System for an method of efficiently controlling memory accesses in a multiprocessor computer system | |
JP3162459B2 (ja) | データ処理装置 | |
US6434592B1 (en) | Method for accessing a network using programmed I/O in a paged, multi-tasking computer | |
USRE38514E1 (en) | System for and method of efficiently controlling memory accesses in a multiprocessor computer system | |
JP2002108640A (ja) | デュープレックスシステム、シングルプロセッサシステム、及びサブボード | |
EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
JP4030951B2 (ja) | データ二重化装置及び方法 | |
JP2000155738A (ja) | データ処理装置 | |
JP3467188B2 (ja) | 多重化バスの順序保証システム | |
JP3299147B2 (ja) | キャッシュ制御回路 | |
JPH0756844A (ja) | システムメモリを有するバスをベースにしたコンピュータシステムに使用するためのマスタバスマスタおよびバスをベースにしたコンピュータシステム | |
JP2581144B2 (ja) | バス制御装置 | |
JPWO2004051492A1 (ja) | 同一の入力値を圧縮する記憶装置 | |
JPH03210645A (ja) | キヤツシユ制御方式 | |
JPH02277142A (ja) | 二重系計算機システム | |
JPH0652516B2 (ja) | バス・インターフェース装置 | |
JPH01223545A (ja) | バッファ記憶装置 | |
JPH03156657A (ja) | データ転送装置 | |
JPH02257356A (ja) | マルチプロセッサシステムのデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |