JPH0522054A - エミツタ・フオロア付差動増幅回路 - Google Patents
エミツタ・フオロア付差動増幅回路Info
- Publication number
- JPH0522054A JPH0522054A JP17496691A JP17496691A JPH0522054A JP H0522054 A JPH0522054 A JP H0522054A JP 17496691 A JP17496691 A JP 17496691A JP 17496691 A JP17496691 A JP 17496691A JP H0522054 A JPH0522054 A JP H0522054A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitter
- transistor
- differential amplifier
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】エミッタ・フォロア回路を前置した差動増幅回
路において、その入力容量を低減する。 【構成】エミッタ・フォロア回路を前置した差動増幅回
路に、トランジスタＱ１５，Ｑ１６、及び、定電流源Ｉ
１４，Ｉ１５を付加し、定電流源Ｉ１４，Ｉ１５の電流
値を定電流源Ｉ１１，Ｉ１２の電流値を大きく設定する
ことにより、トランジスタＱ１５，Ｑ１６のベース・エ
ミッタ間の電位差を一定にしてレベルシフト回路として
いる。 【効果】エミッタ・フォロアを構成するトランジスタの
ベース・コレクタ間の電位差を一定にすることによりト
ランジスタのベース・コレクタ間容量を実質的に容量と
して働かなくするという効果がある。
路において、その入力容量を低減する。 【構成】エミッタ・フォロア回路を前置した差動増幅回
路に、トランジスタＱ１５，Ｑ１６、及び、定電流源Ｉ
１４，Ｉ１５を付加し、定電流源Ｉ１４，Ｉ１５の電流
値を定電流源Ｉ１１，Ｉ１２の電流値を大きく設定する
ことにより、トランジスタＱ１５，Ｑ１６のベース・エ
ミッタ間の電位差を一定にしてレベルシフト回路として
いる。 【効果】エミッタ・フォロアを構成するトランジスタの
ベース・コレクタ間の電位差を一定にすることによりト
ランジスタのベース・コレクタ間容量を実質的に容量と
して働かなくするという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、エミッタ・フォロア付
差動増幅回路に関し、特に、磁気記録再生装置等に用い
られる入力容量の小さいエミッタ・フォロア付差動増幅
回路に関する。
差動増幅回路に関し、特に、磁気記録再生装置等に用い
られる入力容量の小さいエミッタ・フォロア付差動増幅
回路に関する。
【０００２】
【従来の技術】従来のエミッタ・フォロア付き差動増幅
回路は、図３に示すように、エミッタが共通接続されて
いるトランジスタＱ３３，Ｑ３４と、そのそれぞれのコ
レクタに一端が接続され他端が電源端子Ｖｃｃに接続さ
れ、トランジスタＱ３３，Ｑ３４のコレクタとの接続点
が、出力端子ＯＵＴ１，ＯＵＴ２となっている負荷抵抗
Ｒ３１，Ｒ３２と、トランジスタＱ３３，Ｑ３４のエミ
ッタの共通接続点と接地端子ＧＮＤの間に接続された定
電流源Ｉ３３とにより構成された差動増幅器に、それぞ
れのエミッタがトランジスタＱ３３，Ｑ３４のそれぞれ
のベースに接続され、コレクタがともに電源端子Ｖｃｃ
に接続されたトランジスタＱ３１，３２と、トランジス
タＱ３３，Ｑ３４のベースと接地端子ＧＮＤとの間にそ
れぞれ接続された定電流源Ｉ３１，Ｉ３２によって構成
されたエミッタ・フォロア回路をさらに備えて構成さ
れ、トランジスタＱ３１，Ｑ３２のそれぞれのベースを
入力端子ＩＮ１，ＩＮ２としている。
回路は、図３に示すように、エミッタが共通接続されて
いるトランジスタＱ３３，Ｑ３４と、そのそれぞれのコ
レクタに一端が接続され他端が電源端子Ｖｃｃに接続さ
れ、トランジスタＱ３３，Ｑ３４のコレクタとの接続点
が、出力端子ＯＵＴ１，ＯＵＴ２となっている負荷抵抗
Ｒ３１，Ｒ３２と、トランジスタＱ３３，Ｑ３４のエミ
ッタの共通接続点と接地端子ＧＮＤの間に接続された定
電流源Ｉ３３とにより構成された差動増幅器に、それぞ
れのエミッタがトランジスタＱ３３，Ｑ３４のそれぞれ
のベースに接続され、コレクタがともに電源端子Ｖｃｃ
に接続されたトランジスタＱ３１，３２と、トランジス
タＱ３３，Ｑ３４のベースと接地端子ＧＮＤとの間にそ
れぞれ接続された定電流源Ｉ３１，Ｉ３２によって構成
されたエミッタ・フォロア回路をさらに備えて構成さ
れ、トランジスタＱ３１，Ｑ３２のそれぞれのベースを
入力端子ＩＮ１，ＩＮ２としている。
【０００３】ここで、トランジスタＱ３１とＱ３２，ト
ランジスタＱ３３とＱ３４はそれぞれ整合されており、
定電流源Ｉ３１の電流値とＩ３２の電流値、負荷抵抗Ｒ
３１の抵抗値とＲ３２の抵抗値もそれぞれ整合されてい
る。
ランジスタＱ３３とＱ３４はそれぞれ整合されており、
定電流源Ｉ３１の電流値とＩ３２の電流値、負荷抵抗Ｒ
３１の抵抗値とＲ３２の抵抗値もそれぞれ整合されてい
る。
【０００４】
【発明が解決しようとする課題】この従来のエミッタ・
フォロア付差動増幅回路では、入力信号源Ｖｉｎから見
た入力容量は、トランジスタＱ３３，Ｑ３４によって構
成された差動増幅器の入力容量をトランジスタＱ３１，
Ｑ３２のＨｆｅで割ったものと、トランジスタＱ３１，
Ｑ３２のベース・コレクタ間容量の和となる。
フォロア付差動増幅回路では、入力信号源Ｖｉｎから見
た入力容量は、トランジスタＱ３３，Ｑ３４によって構
成された差動増幅器の入力容量をトランジスタＱ３１，
Ｑ３２のＨｆｅで割ったものと、トランジスタＱ３１，
Ｑ３２のベース・コレクタ間容量の和となる。
【０００５】入力信号源Ｖｉｎのインピーダンスが高い
場合には、この入力容量との積によって、この差動増幅
回路の周波数特性の高域が落ちてしまう。
場合には、この入力容量との積によって、この差動増幅
回路の周波数特性の高域が落ちてしまう。
【０００６】特に、磁気記録再生回路に用いると、入力
信号源が磁気ヘッドとなるためそのインダクタンスとエ
ミッタ・フォロア付差動増幅回路の入力容量によって共
振点が生じ、増幅度が一定でなくなったり位相が回転す
る不具合が生じる。
信号源が磁気ヘッドとなるためそのインダクタンスとエ
ミッタ・フォロア付差動増幅回路の入力容量によって共
振点が生じ、増幅度が一定でなくなったり位相が回転す
る不具合が生じる。
【０００７】
【課題を解決するための手段】本発明のエミッタ・フォ
ロア付差動増幅回路は、差動増幅器と、エミッタ・フォ
ロア回路と、エミッタ・フォロア回路を構成するトラン
ジスタのベース・コレクタ間の電位差を一定電位に保つ
回路とを備えている。
ロア付差動増幅回路は、差動増幅器と、エミッタ・フォ
ロア回路と、エミッタ・フォロア回路を構成するトラン
ジスタのベース・コレクタ間の電位差を一定電位に保つ
回路とを備えている。
【０００８】
【実施例】本発明について図面を用いて説明する。図１
は、本発明の一実施例の回路図である。エミッタが共通
接続されているＮＰＮ型であるトランジスタＱ１３，Ｑ
１４、そのそれぞれのコレクタに一端が接続され他端が
電源Ｖｃｃに接続され、トランジスタＱ１３，Ｑ１４の
コレクタとの接続点が出力端子ＯＵＴ１，ＯＵＴ２とな
っている負荷抵抗Ｒ１１，Ｒ１２、トランジスタＱ１
３，Ｑ１４のエミッタの共通接続点と接地端子ＧＮＤと
の間に接続された定電流源Ｉ１３を含む差動増幅器と、
トランジスタＱ１３，Ｑ１４のそれぞれのベースにそれ
ぞれのエミッタが接続されたＮＰＮ型であるトランジス
タＱ１１，Ｑ１２、トランジスタＱ１３，Ｑ１４のベー
スとトランジスタＱ１１，Ｑ１２のエミッタとの共通接
続点と接地端子ＧＮＤとの間にそれぞれ接続された定電
流源Ｉ１１，Ｉ１２を含んで構成されたエミッタ・フォ
ロア回路と、トランジスタＱ１１，Ｑ１２のそれぞれの
ベースに接続された入力端子ＩＮ１，ＩＮ２とを有する
エミッタ・フォロア付差動増幅回路に、ベースがトラン
ジスタＱ１１のエミッタとトランジスタＱ１３のベース
との接続点に接続されコレクタが接地端子ＧＮＤに接続
されエミッタがトランジスタＱ１１のコレクタに接続さ
れたＰＮＰ型であるトランジスタＱ１５と、ベースがト
ランジスタＱ１２のエミッタとトランジスタＱ１４のベ
ースとの接続点に接続されコレクタが接地端子ＧＮＤに
接続されエミッタがトランジスタＱ１２のコレクタに接
続されたＰＮＰ型トランジスタＱ１６と、電源端子Ｖｃ
ｃとトランジスタＱ１１のコレクタおよびトランジスタ
Ｑ１５のエミッタの接続点の間に接続された定電流源Ｉ
１４と、電源端子ＶｃｃとトランジスタＱ１２のコレク
タおよびトランジスタＱ１６のエミッタの接続点の間に
接続された定電流源Ｉ１５をさらに設けている。
は、本発明の一実施例の回路図である。エミッタが共通
接続されているＮＰＮ型であるトランジスタＱ１３，Ｑ
１４、そのそれぞれのコレクタに一端が接続され他端が
電源Ｖｃｃに接続され、トランジスタＱ１３，Ｑ１４の
コレクタとの接続点が出力端子ＯＵＴ１，ＯＵＴ２とな
っている負荷抵抗Ｒ１１，Ｒ１２、トランジスタＱ１
３，Ｑ１４のエミッタの共通接続点と接地端子ＧＮＤと
の間に接続された定電流源Ｉ１３を含む差動増幅器と、
トランジスタＱ１３，Ｑ１４のそれぞれのベースにそれ
ぞれのエミッタが接続されたＮＰＮ型であるトランジス
タＱ１１，Ｑ１２、トランジスタＱ１３，Ｑ１４のベー
スとトランジスタＱ１１，Ｑ１２のエミッタとの共通接
続点と接地端子ＧＮＤとの間にそれぞれ接続された定電
流源Ｉ１１，Ｉ１２を含んで構成されたエミッタ・フォ
ロア回路と、トランジスタＱ１１，Ｑ１２のそれぞれの
ベースに接続された入力端子ＩＮ１，ＩＮ２とを有する
エミッタ・フォロア付差動増幅回路に、ベースがトラン
ジスタＱ１１のエミッタとトランジスタＱ１３のベース
との接続点に接続されコレクタが接地端子ＧＮＤに接続
されエミッタがトランジスタＱ１１のコレクタに接続さ
れたＰＮＰ型であるトランジスタＱ１５と、ベースがト
ランジスタＱ１２のエミッタとトランジスタＱ１４のベ
ースとの接続点に接続されコレクタが接地端子ＧＮＤに
接続されエミッタがトランジスタＱ１２のコレクタに接
続されたＰＮＰ型トランジスタＱ１６と、電源端子Ｖｃ
ｃとトランジスタＱ１１のコレクタおよびトランジスタ
Ｑ１５のエミッタの接続点の間に接続された定電流源Ｉ
１４と、電源端子ＶｃｃとトランジスタＱ１２のコレク
タおよびトランジスタＱ１６のエミッタの接続点の間に
接続された定電流源Ｉ１５をさらに設けている。
【０００９】本実施例においても従来例と同様に、トラ
ンジスタＱ１１とＱ１２、トランジスタＱ１３とＱ１
４、トランジスタＱ１５とＱ１６は、整合されており、
定電流源Ｉ１１の電流値とＩ１２の電流値、定電流源Ｉ
１４の電流値とＩ１５の電流値、負荷抵抗Ｒ１１の抵抗
値とＲ１２の抵抗値も整合されている。ここで定電流源
Ｉ１１，Ｉ１２の電流値は、定電流源Ｉ１４，Ｉ１５の
電流値より小さく設定されている。
ンジスタＱ１１とＱ１２、トランジスタＱ１３とＱ１
４、トランジスタＱ１５とＱ１６は、整合されており、
定電流源Ｉ１１の電流値とＩ１２の電流値、定電流源Ｉ
１４の電流値とＩ１５の電流値、負荷抵抗Ｒ１１の抵抗
値とＲ１２の抵抗値も整合されている。ここで定電流源
Ｉ１１，Ｉ１２の電流値は、定電流源Ｉ１４，Ｉ１５の
電流値より小さく設定されている。
【００１０】次に動作について説明する。定電流源Ｉ１
１の電流値は、定電流源Ｉ１４の電流値より小さく設定
されているので、トランジスタＱ１１のエミッタ電流
は、定電流源Ｉ１１の電流値と等しくなる。また、トラ
ンジスタＱ１５Ｉエミッタ電流値は、定電流源Ｉ１４と
Ｉ１１との電流値の差となりやはり、定電流となる。
１の電流値は、定電流源Ｉ１４の電流値より小さく設定
されているので、トランジスタＱ１１のエミッタ電流
は、定電流源Ｉ１１の電流値と等しくなる。また、トラ
ンジスタＱ１５Ｉエミッタ電流値は、定電流源Ｉ１４と
Ｉ１１との電流値の差となりやはり、定電流となる。
【００１１】トランジスタＱ１１のエミッタ電流が定電
流であるため、そのベース・エミッタ間の電位差は、常
に一定になる。また、トランジスタＱ１５のエミッタ電
流も定電流であるため、そのベース・エミッタ間の電位
差も一定になる。ここで、トランジスタＱ１１のエミッ
タとトランジスタＱ１５のベースが接続されており、ま
た、トランジスタＱ１１のコレクタとトランジスタＱ１
５のエミッタが接続されているため、トランジスタＱ１
１のベース・コレクタ間の電位差は、信号によらずほぼ
０．７Ｖ一定となる。このため、トランジスタＱ１１の
ベース・コレクタ間の容量は、容量の両端の電位差の変
化が０になるので、交流的に容量に充放電流が生ぜず、
見かけ上容量がないのと同等となる。トランジスタＱ１
２，Ｑ１６側も同様である。
流であるため、そのベース・エミッタ間の電位差は、常
に一定になる。また、トランジスタＱ１５のエミッタ電
流も定電流であるため、そのベース・エミッタ間の電位
差も一定になる。ここで、トランジスタＱ１１のエミッ
タとトランジスタＱ１５のベースが接続されており、ま
た、トランジスタＱ１１のコレクタとトランジスタＱ１
５のエミッタが接続されているため、トランジスタＱ１
１のベース・コレクタ間の電位差は、信号によらずほぼ
０．７Ｖ一定となる。このため、トランジスタＱ１１の
ベース・コレクタ間の容量は、容量の両端の電位差の変
化が０になるので、交流的に容量に充放電流が生ぜず、
見かけ上容量がないのと同等となる。トランジスタＱ１
２，Ｑ１６側も同様である。
【００１２】図２にその他の実施例を示す。エミッタが
共通接続されているＮＰＮ型であるトランジスタＱ２
３，Ｑ２４、そのそれぞれのコレクタに一端子が接続さ
れ他端が電源端子Ｖｃｃに接続され、トランジスタＱ２
３，Ｑ２４のコレクタとの接続点が出力端子ＯＵＴ１，
ＯＵＴ２となっている負荷抵抗Ｒ２１，Ｒ２２、トラン
ジスタＱ２３，Ｑ２４のエミッタの共通接続点と接地端
子ＧＮＤとの間に接続された定電流源Ｉ２３とを含む差
動増幅器と、トランジスタＱ２３，Ｑ２４のそれぞれの
ベースにそれぞれのエミッタが接続されたＮＰＮ型であ
るトランジスタＱ２１，Ｑ２２、トランジスタＱ２３，
Ｑ２４のベースとトランジスタＱ２１，Ｑ２２のエミッ
タとの共通接続点と接地端子ＧＮＤとの間にそれぞれ接
続された定電流源Ｉ２１，Ｉ２２によって構成されたエ
ミッタ・フォロア回路と、トランジスタＱ２１，Ｑ２２
のそれぞれのベースに接続された入力端子ＩＮ１，ＩＮ
２とを有するエミッタ・フォロア付差動増幅回路に、ベ
ースがトランジスタＱ２１のエミッタとトランジスタＱ
２３のベースとの接続点に接続されコレクタが接地端子
ＧＮＤに接続されたＰＮＰ型であるトランジスタＱ２５
と、ベースがトランジスタＱ２２のエミッタとトランジ
スタＱ２４のベースとの接続点に接続されコレクタが接
地端子ＧＮＤに接続されたＰＮＰ型であるトランジスタ
Ｑ２６と、電源端子Ｖｃｃと差トランジスタＱ２１のコ
レクタとの間に接続された定電流源Ｉ２４と、電源端子
ＶｃｃとトランジスタＱ２２のコレクタとの間に接続さ
れた定電流源Ｉ２５と、トランジスタＱ２１のコレクタ
とトランジスタＱ２５のエミッタとの間に直列に接続さ
れたダイオードＤ２１およびＤ２２と、トランジスタＱ
２２のコレクタとトランジスタＱ２６のエミッタとの間
に直列に接続されたダイオードＤ２２及びＤ２４とをさ
らに備えている。
共通接続されているＮＰＮ型であるトランジスタＱ２
３，Ｑ２４、そのそれぞれのコレクタに一端子が接続さ
れ他端が電源端子Ｖｃｃに接続され、トランジスタＱ２
３，Ｑ２４のコレクタとの接続点が出力端子ＯＵＴ１，
ＯＵＴ２となっている負荷抵抗Ｒ２１，Ｒ２２、トラン
ジスタＱ２３，Ｑ２４のエミッタの共通接続点と接地端
子ＧＮＤとの間に接続された定電流源Ｉ２３とを含む差
動増幅器と、トランジスタＱ２３，Ｑ２４のそれぞれの
ベースにそれぞれのエミッタが接続されたＮＰＮ型であ
るトランジスタＱ２１，Ｑ２２、トランジスタＱ２３，
Ｑ２４のベースとトランジスタＱ２１，Ｑ２２のエミッ
タとの共通接続点と接地端子ＧＮＤとの間にそれぞれ接
続された定電流源Ｉ２１，Ｉ２２によって構成されたエ
ミッタ・フォロア回路と、トランジスタＱ２１，Ｑ２２
のそれぞれのベースに接続された入力端子ＩＮ１，ＩＮ
２とを有するエミッタ・フォロア付差動増幅回路に、ベ
ースがトランジスタＱ２１のエミッタとトランジスタＱ
２３のベースとの接続点に接続されコレクタが接地端子
ＧＮＤに接続されたＰＮＰ型であるトランジスタＱ２５
と、ベースがトランジスタＱ２２のエミッタとトランジ
スタＱ２４のベースとの接続点に接続されコレクタが接
地端子ＧＮＤに接続されたＰＮＰ型であるトランジスタ
Ｑ２６と、電源端子Ｖｃｃと差トランジスタＱ２１のコ
レクタとの間に接続された定電流源Ｉ２４と、電源端子
ＶｃｃとトランジスタＱ２２のコレクタとの間に接続さ
れた定電流源Ｉ２５と、トランジスタＱ２１のコレクタ
とトランジスタＱ２５のエミッタとの間に直列に接続さ
れたダイオードＤ２１およびＤ２２と、トランジスタＱ
２２のコレクタとトランジスタＱ２６のエミッタとの間
に直列に接続されたダイオードＤ２２及びＤ２４とをさ
らに備えている。
【００１３】本実施例においても一実施例と同様に、ト
ランジスタＱ２１とＱ２２、トランジスタＱ２３とＱ２
４、トランジスタＱ２５とＱ２６は整合されており、定
電流源Ｉ２１の電流値とＩ２２の電流値、定電流源Ｉ２
４の電流値とＩ２５の電流値、負荷抵抗Ｒ２１の抵抗値
とＲ２２の抵抗値も整合されている。ここで定電流源Ｉ
２１，Ｉ２２の電流値は、定電流源Ｉ２３，Ｉ２４の電
流値より小さく設定されている。
ランジスタＱ２１とＱ２２、トランジスタＱ２３とＱ２
４、トランジスタＱ２５とＱ２６は整合されており、定
電流源Ｉ２１の電流値とＩ２２の電流値、定電流源Ｉ２
４の電流値とＩ２５の電流値、負荷抵抗Ｒ２１の抵抗値
とＲ２２の抵抗値も整合されている。ここで定電流源Ｉ
２１，Ｉ２２の電流値は、定電流源Ｉ２３，Ｉ２４の電
流値より小さく設定されている。
【００１４】一実施例では、トランジスタＱ１１，Ｑ１
２のコレクタ・エミッタ間の電位差が、ほぼ、ベース・
エミッタ間の電位差（約０．７５Ｖ）となり、飽和動作
に近くなるために、Ｈｆｅの低下や周波数特性の悪化を
もたらす場合がある。本実施例では、ダイオードＤ２
１，Ｄ２２，Ｄ２３，Ｄ２４が構成するレベルシフト回
路を用いて、トランジスタＱ１１，Ｑ１２のコレクタ・
エミッタ間の電位差を、高くとることができる。この例
では、ダイオードの電圧降下３個分（約２．２５Ｖ）と
なる。なお、レベルシフト回路としては、一定電流が流
れていれば電圧降下が一定の素子で良く、例えば、抵抗
を用いても良い。
２のコレクタ・エミッタ間の電位差が、ほぼ、ベース・
エミッタ間の電位差（約０．７５Ｖ）となり、飽和動作
に近くなるために、Ｈｆｅの低下や周波数特性の悪化を
もたらす場合がある。本実施例では、ダイオードＤ２
１，Ｄ２２，Ｄ２３，Ｄ２４が構成するレベルシフト回
路を用いて、トランジスタＱ１１，Ｑ１２のコレクタ・
エミッタ間の電位差を、高くとることができる。この例
では、ダイオードの電圧降下３個分（約２．２５Ｖ）と
なる。なお、レベルシフト回路としては、一定電流が流
れていれば電圧降下が一定の素子で良く、例えば、抵抗
を用いても良い。
【００１５】
【発明の効果】以上説明したように、本発明は、エミッ
タ・フォロア付差動増幅回路のエミッタ・フォロアを構
成するトランジスタのベース・コレクタ間の電位差を一
定にする事により、入力容量を低減する事ができる。
タ・フォロア付差動増幅回路のエミッタ・フォロアを構
成するトランジスタのベース・コレクタ間の電位差を一
定にする事により、入力容量を低減する事ができる。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
【図３】従来例の回路図である。
Ｑ１１〜Ｑ１６，Ｑ２１〜Ｑ２６，Ｑ３１〜Ｑ３４
トランジスタ Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２４，Ｒ３１，Ｒ３２
負荷抵抗 Ｉ１１〜Ｉ１５，Ｉ２１〜Ｉ２５，Ｉ３１〜Ｉ３３
定電流源 Ｖｉｎ 入力信号源 Ｖｃｃ 電源端子 ＧＮＤ 接地端子 ＯＵＴ１，ＯＵＴ２ 出力端子 ＩＮ１，ＩＮ２ 入力端子
トランジスタ Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２４，Ｒ３１，Ｒ３２
負荷抵抗 Ｉ１１〜Ｉ１５，Ｉ２１〜Ｉ２５，Ｉ３１〜Ｉ３３
定電流源 Ｖｉｎ 入力信号源 Ｖｃｃ 電源端子 ＧＮＤ 接地端子 ＯＵＴ１，ＯＵＴ２ 出力端子 ＩＮ１，ＩＮ２ 入力端子
Claims (1)
- 【特許請求の範囲】 【請求項１】 エミッタ・フォロア回路を前置した差動
増幅回路において、エミッタ・フォロア回路を構成する
トランジスタのエミッタとコレクタの間をレベルシフト
回路を介して接続した事を特徴とするエミッタ・フォロ
ア付差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17496691A JPH0522054A (ja) | 1991-07-16 | 1991-07-16 | エミツタ・フオロア付差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17496691A JPH0522054A (ja) | 1991-07-16 | 1991-07-16 | エミツタ・フオロア付差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522054A true JPH0522054A (ja) | 1993-01-29 |
Family
ID=15987853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17496691A Pending JPH0522054A (ja) | 1991-07-16 | 1991-07-16 | エミツタ・フオロア付差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522054A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7564289B2 (en) | 2006-01-31 | 2009-07-21 | Seiko Instruments Inc. | Voltage level shift circuit and semiconductor integrated circuit |
| JP2010075930A (ja) * | 1995-11-16 | 2010-04-08 | Nordson Corp | 少量の液体材料を分配するための方法 |
-
1991
- 1991-07-16 JP JP17496691A patent/JPH0522054A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010075930A (ja) * | 1995-11-16 | 2010-04-08 | Nordson Corp | 少量の液体材料を分配するための方法 |
| US7564289B2 (en) | 2006-01-31 | 2009-07-21 | Seiko Instruments Inc. | Voltage level shift circuit and semiconductor integrated circuit |
| US7746149B2 (en) | 2006-01-31 | 2010-06-29 | Seiko Instruments Inc. | Voltage level shift circuit and semiconductor integrated circuit |
| TWI425764B (zh) * | 2006-01-31 | 2014-02-01 | Seiko Instr Inc | 電壓位準移位電路及半導體積體電路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795753B2 (ja) | 集積回路用フィルタ回路 | |
| US5721505A (en) | Delay circuit manufacturable by semiconductor elements | |
| JP2774881B2 (ja) | ガンマ補正回路 | |
| JPH0522054A (ja) | エミツタ・フオロア付差動増幅回路 | |
| KR960003564B1 (ko) | 반도체집적회로 | |
| JPH05121946A (ja) | 平衡変調回路 | |
| US20030107429A1 (en) | Current source circuit | |
| KR900000103B1 (ko) | 차동 증폭기 | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JPH0350447B2 (ja) | ||
| JPH0844449A (ja) | 定電圧回路 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JPH1093389A (ja) | フィルタ回路 | |
| JP3210524B2 (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| US5815044A (en) | Variable-reactance circuit | |
| JP2877569B2 (ja) | 半導体インダクタンス回路 | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JPS646583Y2 (ja) | ||
| JPH0779129A (ja) | 微分定数切替回路 | |
| JPH1155049A (ja) | 電流制御回路 | |
| JPH0161247B2 (ja) | ||
| KR101020244B1 (ko) | Ｄ／ａ변환 인터페이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |