JPH0522054A - エミツタ・フオロア付差動増幅回路 - Google Patents
エミツタ・フオロア付差動増幅回路Info
- Publication number
- JPH0522054A JPH0522054A JP17496691A JP17496691A JPH0522054A JP H0522054 A JPH0522054 A JP H0522054A JP 17496691 A JP17496691 A JP 17496691A JP 17496691 A JP17496691 A JP 17496691A JP H0522054 A JPH0522054 A JP H0522054A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitter
- transistor
- differential amplifier
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】エミッタ・フォロア回路を前置した差動増幅回
路において、その入力容量を低減する。 【構成】エミッタ・フォロア回路を前置した差動増幅回
路に、トランジスタQ15,Q16、及び、定電流源I
14,I15を付加し、定電流源I14,I15の電流
値を定電流源I11,I12の電流値を大きく設定する
ことにより、トランジスタQ15,Q16のベース・エ
ミッタ間の電位差を一定にしてレベルシフト回路として
いる。 【効果】エミッタ・フォロアを構成するトランジスタの
ベース・コレクタ間の電位差を一定にすることによりト
ランジスタのベース・コレクタ間容量を実質的に容量と
して働かなくするという効果がある。
路において、その入力容量を低減する。 【構成】エミッタ・フォロア回路を前置した差動増幅回
路に、トランジスタQ15,Q16、及び、定電流源I
14,I15を付加し、定電流源I14,I15の電流
値を定電流源I11,I12の電流値を大きく設定する
ことにより、トランジスタQ15,Q16のベース・エ
ミッタ間の電位差を一定にしてレベルシフト回路として
いる。 【効果】エミッタ・フォロアを構成するトランジスタの
ベース・コレクタ間の電位差を一定にすることによりト
ランジスタのベース・コレクタ間容量を実質的に容量と
して働かなくするという効果がある。
Description
【0001】
【産業上の利用分野】本発明は、エミッタ・フォロア付
差動増幅回路に関し、特に、磁気記録再生装置等に用い
られる入力容量の小さいエミッタ・フォロア付差動増幅
回路に関する。
差動増幅回路に関し、特に、磁気記録再生装置等に用い
られる入力容量の小さいエミッタ・フォロア付差動増幅
回路に関する。
【0002】
【従来の技術】従来のエミッタ・フォロア付き差動増幅
回路は、図3に示すように、エミッタが共通接続されて
いるトランジスタQ33,Q34と、そのそれぞれのコ
レクタに一端が接続され他端が電源端子Vccに接続さ
れ、トランジスタQ33,Q34のコレクタとの接続点
が、出力端子OUT1,OUT2となっている負荷抵抗
R31,R32と、トランジスタQ33,Q34のエミ
ッタの共通接続点と接地端子GNDの間に接続された定
電流源I33とにより構成された差動増幅器に、それぞ
れのエミッタがトランジスタQ33,Q34のそれぞれ
のベースに接続され、コレクタがともに電源端子Vcc
に接続されたトランジスタQ31,32と、トランジス
タQ33,Q34のベースと接地端子GNDとの間にそ
れぞれ接続された定電流源I31,I32によって構成
されたエミッタ・フォロア回路をさらに備えて構成さ
れ、トランジスタQ31,Q32のそれぞれのベースを
入力端子IN1,IN2としている。
回路は、図3に示すように、エミッタが共通接続されて
いるトランジスタQ33,Q34と、そのそれぞれのコ
レクタに一端が接続され他端が電源端子Vccに接続さ
れ、トランジスタQ33,Q34のコレクタとの接続点
が、出力端子OUT1,OUT2となっている負荷抵抗
R31,R32と、トランジスタQ33,Q34のエミ
ッタの共通接続点と接地端子GNDの間に接続された定
電流源I33とにより構成された差動増幅器に、それぞ
れのエミッタがトランジスタQ33,Q34のそれぞれ
のベースに接続され、コレクタがともに電源端子Vcc
に接続されたトランジスタQ31,32と、トランジス
タQ33,Q34のベースと接地端子GNDとの間にそ
れぞれ接続された定電流源I31,I32によって構成
されたエミッタ・フォロア回路をさらに備えて構成さ
れ、トランジスタQ31,Q32のそれぞれのベースを
入力端子IN1,IN2としている。
【0003】ここで、トランジスタQ31とQ32,ト
ランジスタQ33とQ34はそれぞれ整合されており、
定電流源I31の電流値とI32の電流値、負荷抵抗R
31の抵抗値とR32の抵抗値もそれぞれ整合されてい
る。
ランジスタQ33とQ34はそれぞれ整合されており、
定電流源I31の電流値とI32の電流値、負荷抵抗R
31の抵抗値とR32の抵抗値もそれぞれ整合されてい
る。
【0004】
【発明が解決しようとする課題】この従来のエミッタ・
フォロア付差動増幅回路では、入力信号源Vinから見
た入力容量は、トランジスタQ33,Q34によって構
成された差動増幅器の入力容量をトランジスタQ31,
Q32のHfeで割ったものと、トランジスタQ31,
Q32のベース・コレクタ間容量の和となる。
フォロア付差動増幅回路では、入力信号源Vinから見
た入力容量は、トランジスタQ33,Q34によって構
成された差動増幅器の入力容量をトランジスタQ31,
Q32のHfeで割ったものと、トランジスタQ31,
Q32のベース・コレクタ間容量の和となる。
【0005】入力信号源Vinのインピーダンスが高い
場合には、この入力容量との積によって、この差動増幅
回路の周波数特性の高域が落ちてしまう。
場合には、この入力容量との積によって、この差動増幅
回路の周波数特性の高域が落ちてしまう。
【0006】特に、磁気記録再生回路に用いると、入力
信号源が磁気ヘッドとなるためそのインダクタンスとエ
ミッタ・フォロア付差動増幅回路の入力容量によって共
振点が生じ、増幅度が一定でなくなったり位相が回転す
る不具合が生じる。
信号源が磁気ヘッドとなるためそのインダクタンスとエ
ミッタ・フォロア付差動増幅回路の入力容量によって共
振点が生じ、増幅度が一定でなくなったり位相が回転す
る不具合が生じる。
【0007】
【課題を解決するための手段】本発明のエミッタ・フォ
ロア付差動増幅回路は、差動増幅器と、エミッタ・フォ
ロア回路と、エミッタ・フォロア回路を構成するトラン
ジスタのベース・コレクタ間の電位差を一定電位に保つ
回路とを備えている。
ロア付差動増幅回路は、差動増幅器と、エミッタ・フォ
ロア回路と、エミッタ・フォロア回路を構成するトラン
ジスタのベース・コレクタ間の電位差を一定電位に保つ
回路とを備えている。
【0008】
【実施例】本発明について図面を用いて説明する。図1
は、本発明の一実施例の回路図である。エミッタが共通
接続されているNPN型であるトランジスタQ13,Q
14、そのそれぞれのコレクタに一端が接続され他端が
電源Vccに接続され、トランジスタQ13,Q14の
コレクタとの接続点が出力端子OUT1,OUT2とな
っている負荷抵抗R11,R12、トランジスタQ1
3,Q14のエミッタの共通接続点と接地端子GNDと
の間に接続された定電流源I13を含む差動増幅器と、
トランジスタQ13,Q14のそれぞれのベースにそれ
ぞれのエミッタが接続されたNPN型であるトランジス
タQ11,Q12、トランジスタQ13,Q14のベー
スとトランジスタQ11,Q12のエミッタとの共通接
続点と接地端子GNDとの間にそれぞれ接続された定電
流源I11,I12を含んで構成されたエミッタ・フォ
ロア回路と、トランジスタQ11,Q12のそれぞれの
ベースに接続された入力端子IN1,IN2とを有する
エミッタ・フォロア付差動増幅回路に、ベースがトラン
ジスタQ11のエミッタとトランジスタQ13のベース
との接続点に接続されコレクタが接地端子GNDに接続
されエミッタがトランジスタQ11のコレクタに接続さ
れたPNP型であるトランジスタQ15と、ベースがト
ランジスタQ12のエミッタとトランジスタQ14のベ
ースとの接続点に接続されコレクタが接地端子GNDに
接続されエミッタがトランジスタQ12のコレクタに接
続されたPNP型トランジスタQ16と、電源端子Vc
cとトランジスタQ11のコレクタおよびトランジスタ
Q15のエミッタの接続点の間に接続された定電流源I
14と、電源端子VccとトランジスタQ12のコレク
タおよびトランジスタQ16のエミッタの接続点の間に
接続された定電流源I15をさらに設けている。
は、本発明の一実施例の回路図である。エミッタが共通
接続されているNPN型であるトランジスタQ13,Q
14、そのそれぞれのコレクタに一端が接続され他端が
電源Vccに接続され、トランジスタQ13,Q14の
コレクタとの接続点が出力端子OUT1,OUT2とな
っている負荷抵抗R11,R12、トランジスタQ1
3,Q14のエミッタの共通接続点と接地端子GNDと
の間に接続された定電流源I13を含む差動増幅器と、
トランジスタQ13,Q14のそれぞれのベースにそれ
ぞれのエミッタが接続されたNPN型であるトランジス
タQ11,Q12、トランジスタQ13,Q14のベー
スとトランジスタQ11,Q12のエミッタとの共通接
続点と接地端子GNDとの間にそれぞれ接続された定電
流源I11,I12を含んで構成されたエミッタ・フォ
ロア回路と、トランジスタQ11,Q12のそれぞれの
ベースに接続された入力端子IN1,IN2とを有する
エミッタ・フォロア付差動増幅回路に、ベースがトラン
ジスタQ11のエミッタとトランジスタQ13のベース
との接続点に接続されコレクタが接地端子GNDに接続
されエミッタがトランジスタQ11のコレクタに接続さ
れたPNP型であるトランジスタQ15と、ベースがト
ランジスタQ12のエミッタとトランジスタQ14のベ
ースとの接続点に接続されコレクタが接地端子GNDに
接続されエミッタがトランジスタQ12のコレクタに接
続されたPNP型トランジスタQ16と、電源端子Vc
cとトランジスタQ11のコレクタおよびトランジスタ
Q15のエミッタの接続点の間に接続された定電流源I
14と、電源端子VccとトランジスタQ12のコレク
タおよびトランジスタQ16のエミッタの接続点の間に
接続された定電流源I15をさらに設けている。
【0009】本実施例においても従来例と同様に、トラ
ンジスタQ11とQ12、トランジスタQ13とQ1
4、トランジスタQ15とQ16は、整合されており、
定電流源I11の電流値とI12の電流値、定電流源I
14の電流値とI15の電流値、負荷抵抗R11の抵抗
値とR12の抵抗値も整合されている。ここで定電流源
I11,I12の電流値は、定電流源I14,I15の
電流値より小さく設定されている。
ンジスタQ11とQ12、トランジスタQ13とQ1
4、トランジスタQ15とQ16は、整合されており、
定電流源I11の電流値とI12の電流値、定電流源I
14の電流値とI15の電流値、負荷抵抗R11の抵抗
値とR12の抵抗値も整合されている。ここで定電流源
I11,I12の電流値は、定電流源I14,I15の
電流値より小さく設定されている。
【0010】次に動作について説明する。定電流源I1
1の電流値は、定電流源I14の電流値より小さく設定
されているので、トランジスタQ11のエミッタ電流
は、定電流源I11の電流値と等しくなる。また、トラ
ンジスタQ15Iエミッタ電流値は、定電流源I14と
I11との電流値の差となりやはり、定電流となる。
1の電流値は、定電流源I14の電流値より小さく設定
されているので、トランジスタQ11のエミッタ電流
は、定電流源I11の電流値と等しくなる。また、トラ
ンジスタQ15Iエミッタ電流値は、定電流源I14と
I11との電流値の差となりやはり、定電流となる。
【0011】トランジスタQ11のエミッタ電流が定電
流であるため、そのベース・エミッタ間の電位差は、常
に一定になる。また、トランジスタQ15のエミッタ電
流も定電流であるため、そのベース・エミッタ間の電位
差も一定になる。ここで、トランジスタQ11のエミッ
タとトランジスタQ15のベースが接続されており、ま
た、トランジスタQ11のコレクタとトランジスタQ1
5のエミッタが接続されているため、トランジスタQ1
1のベース・コレクタ間の電位差は、信号によらずほぼ
0.7V一定となる。このため、トランジスタQ11の
ベース・コレクタ間の容量は、容量の両端の電位差の変
化が0になるので、交流的に容量に充放電流が生ぜず、
見かけ上容量がないのと同等となる。トランジスタQ1
2,Q16側も同様である。
流であるため、そのベース・エミッタ間の電位差は、常
に一定になる。また、トランジスタQ15のエミッタ電
流も定電流であるため、そのベース・エミッタ間の電位
差も一定になる。ここで、トランジスタQ11のエミッ
タとトランジスタQ15のベースが接続されており、ま
た、トランジスタQ11のコレクタとトランジスタQ1
5のエミッタが接続されているため、トランジスタQ1
1のベース・コレクタ間の電位差は、信号によらずほぼ
0.7V一定となる。このため、トランジスタQ11の
ベース・コレクタ間の容量は、容量の両端の電位差の変
化が0になるので、交流的に容量に充放電流が生ぜず、
見かけ上容量がないのと同等となる。トランジスタQ1
2,Q16側も同様である。
【0012】図2にその他の実施例を示す。エミッタが
共通接続されているNPN型であるトランジスタQ2
3,Q24、そのそれぞれのコレクタに一端子が接続さ
れ他端が電源端子Vccに接続され、トランジスタQ2
3,Q24のコレクタとの接続点が出力端子OUT1,
OUT2となっている負荷抵抗R21,R22、トラン
ジスタQ23,Q24のエミッタの共通接続点と接地端
子GNDとの間に接続された定電流源I23とを含む差
動増幅器と、トランジスタQ23,Q24のそれぞれの
ベースにそれぞれのエミッタが接続されたNPN型であ
るトランジスタQ21,Q22、トランジスタQ23,
Q24のベースとトランジスタQ21,Q22のエミッ
タとの共通接続点と接地端子GNDとの間にそれぞれ接
続された定電流源I21,I22によって構成されたエ
ミッタ・フォロア回路と、トランジスタQ21,Q22
のそれぞれのベースに接続された入力端子IN1,IN
2とを有するエミッタ・フォロア付差動増幅回路に、ベ
ースがトランジスタQ21のエミッタとトランジスタQ
23のベースとの接続点に接続されコレクタが接地端子
GNDに接続されたPNP型であるトランジスタQ25
と、ベースがトランジスタQ22のエミッタとトランジ
スタQ24のベースとの接続点に接続されコレクタが接
地端子GNDに接続されたPNP型であるトランジスタ
Q26と、電源端子Vccと差トランジスタQ21のコ
レクタとの間に接続された定電流源I24と、電源端子
VccとトランジスタQ22のコレクタとの間に接続さ
れた定電流源I25と、トランジスタQ21のコレクタ
とトランジスタQ25のエミッタとの間に直列に接続さ
れたダイオードD21およびD22と、トランジスタQ
22のコレクタとトランジスタQ26のエミッタとの間
に直列に接続されたダイオードD22及びD24とをさ
らに備えている。
共通接続されているNPN型であるトランジスタQ2
3,Q24、そのそれぞれのコレクタに一端子が接続さ
れ他端が電源端子Vccに接続され、トランジスタQ2
3,Q24のコレクタとの接続点が出力端子OUT1,
OUT2となっている負荷抵抗R21,R22、トラン
ジスタQ23,Q24のエミッタの共通接続点と接地端
子GNDとの間に接続された定電流源I23とを含む差
動増幅器と、トランジスタQ23,Q24のそれぞれの
ベースにそれぞれのエミッタが接続されたNPN型であ
るトランジスタQ21,Q22、トランジスタQ23,
Q24のベースとトランジスタQ21,Q22のエミッ
タとの共通接続点と接地端子GNDとの間にそれぞれ接
続された定電流源I21,I22によって構成されたエ
ミッタ・フォロア回路と、トランジスタQ21,Q22
のそれぞれのベースに接続された入力端子IN1,IN
2とを有するエミッタ・フォロア付差動増幅回路に、ベ
ースがトランジスタQ21のエミッタとトランジスタQ
23のベースとの接続点に接続されコレクタが接地端子
GNDに接続されたPNP型であるトランジスタQ25
と、ベースがトランジスタQ22のエミッタとトランジ
スタQ24のベースとの接続点に接続されコレクタが接
地端子GNDに接続されたPNP型であるトランジスタ
Q26と、電源端子Vccと差トランジスタQ21のコ
レクタとの間に接続された定電流源I24と、電源端子
VccとトランジスタQ22のコレクタとの間に接続さ
れた定電流源I25と、トランジスタQ21のコレクタ
とトランジスタQ25のエミッタとの間に直列に接続さ
れたダイオードD21およびD22と、トランジスタQ
22のコレクタとトランジスタQ26のエミッタとの間
に直列に接続されたダイオードD22及びD24とをさ
らに備えている。
【0013】本実施例においても一実施例と同様に、ト
ランジスタQ21とQ22、トランジスタQ23とQ2
4、トランジスタQ25とQ26は整合されており、定
電流源I21の電流値とI22の電流値、定電流源I2
4の電流値とI25の電流値、負荷抵抗R21の抵抗値
とR22の抵抗値も整合されている。ここで定電流源I
21,I22の電流値は、定電流源I23,I24の電
流値より小さく設定されている。
ランジスタQ21とQ22、トランジスタQ23とQ2
4、トランジスタQ25とQ26は整合されており、定
電流源I21の電流値とI22の電流値、定電流源I2
4の電流値とI25の電流値、負荷抵抗R21の抵抗値
とR22の抵抗値も整合されている。ここで定電流源I
21,I22の電流値は、定電流源I23,I24の電
流値より小さく設定されている。
【0014】一実施例では、トランジスタQ11,Q1
2のコレクタ・エミッタ間の電位差が、ほぼ、ベース・
エミッタ間の電位差(約0.75V)となり、飽和動作
に近くなるために、Hfeの低下や周波数特性の悪化を
もたらす場合がある。本実施例では、ダイオードD2
1,D22,D23,D24が構成するレベルシフト回
路を用いて、トランジスタQ11,Q12のコレクタ・
エミッタ間の電位差を、高くとることができる。この例
では、ダイオードの電圧降下3個分(約2.25V)と
なる。なお、レベルシフト回路としては、一定電流が流
れていれば電圧降下が一定の素子で良く、例えば、抵抗
を用いても良い。
2のコレクタ・エミッタ間の電位差が、ほぼ、ベース・
エミッタ間の電位差(約0.75V)となり、飽和動作
に近くなるために、Hfeの低下や周波数特性の悪化を
もたらす場合がある。本実施例では、ダイオードD2
1,D22,D23,D24が構成するレベルシフト回
路を用いて、トランジスタQ11,Q12のコレクタ・
エミッタ間の電位差を、高くとることができる。この例
では、ダイオードの電圧降下3個分(約2.25V)と
なる。なお、レベルシフト回路としては、一定電流が流
れていれば電圧降下が一定の素子で良く、例えば、抵抗
を用いても良い。
【0015】
【発明の効果】以上説明したように、本発明は、エミッ
タ・フォロア付差動増幅回路のエミッタ・フォロアを構
成するトランジスタのベース・コレクタ間の電位差を一
定にする事により、入力容量を低減する事ができる。
タ・フォロア付差動増幅回路のエミッタ・フォロアを構
成するトランジスタのベース・コレクタ間の電位差を一
定にする事により、入力容量を低減する事ができる。
【図1】本発明の一実施例の回路図である。
【図2】本発明の他の実施例の回路図である。
【図3】従来例の回路図である。
Q11〜Q16,Q21〜Q26,Q31〜Q34
トランジスタ R11,R12,R21,R24,R31,R32
負荷抵抗 I11〜I15,I21〜I25,I31〜I33
定電流源 Vin 入力信号源 Vcc 電源端子 GND 接地端子 OUT1,OUT2 出力端子 IN1,IN2 入力端子
トランジスタ R11,R12,R21,R24,R31,R32
負荷抵抗 I11〜I15,I21〜I25,I31〜I33
定電流源 Vin 入力信号源 Vcc 電源端子 GND 接地端子 OUT1,OUT2 出力端子 IN1,IN2 入力端子
Claims (1)
- 【特許請求の範囲】 【請求項1】 エミッタ・フォロア回路を前置した差動
増幅回路において、エミッタ・フォロア回路を構成する
トランジスタのエミッタとコレクタの間をレベルシフト
回路を介して接続した事を特徴とするエミッタ・フォロ
ア付差動増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17496691A JPH0522054A (ja) | 1991-07-16 | 1991-07-16 | エミツタ・フオロア付差動増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17496691A JPH0522054A (ja) | 1991-07-16 | 1991-07-16 | エミツタ・フオロア付差動増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0522054A true JPH0522054A (ja) | 1993-01-29 |
Family
ID=15987853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17496691A Pending JPH0522054A (ja) | 1991-07-16 | 1991-07-16 | エミツタ・フオロア付差動増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0522054A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564289B2 (en) | 2006-01-31 | 2009-07-21 | Seiko Instruments Inc. | Voltage level shift circuit and semiconductor integrated circuit |
JP2010075930A (ja) * | 1995-11-16 | 2010-04-08 | Nordson Corp | 少量の液体材料を分配するための方法 |
-
1991
- 1991-07-16 JP JP17496691A patent/JPH0522054A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010075930A (ja) * | 1995-11-16 | 2010-04-08 | Nordson Corp | 少量の液体材料を分配するための方法 |
US7564289B2 (en) | 2006-01-31 | 2009-07-21 | Seiko Instruments Inc. | Voltage level shift circuit and semiconductor integrated circuit |
US7746149B2 (en) | 2006-01-31 | 2010-06-29 | Seiko Instruments Inc. | Voltage level shift circuit and semiconductor integrated circuit |
TWI425764B (zh) * | 2006-01-31 | 2014-02-01 | Seiko Instr Inc | 電壓位準移位電路及半導體積體電路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2795753B2 (ja) | 集積回路用フィルタ回路 | |
US5721505A (en) | Delay circuit manufacturable by semiconductor elements | |
JP2774881B2 (ja) | ガンマ補正回路 | |
JPH0522054A (ja) | エミツタ・フオロア付差動増幅回路 | |
KR960003564B1 (ko) | 반도체집적회로 | |
JPH05121946A (ja) | 平衡変調回路 | |
US20030107429A1 (en) | Current source circuit | |
KR900000103B1 (ko) | 차동 증폭기 | |
JP3016317B2 (ja) | 可変利得増幅器 | |
JPH0350447B2 (ja) | ||
JPH0844449A (ja) | 定電圧回路 | |
JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
JPH1093389A (ja) | フィルタ回路 | |
JP3210524B2 (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
US5815044A (en) | Variable-reactance circuit | |
JP2877569B2 (ja) | 半導体インダクタンス回路 | |
JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
JP3470835B2 (ja) | 演算増幅器 | |
JP3415221B2 (ja) | 電流増幅回路 | |
JPS646583Y2 (ja) | ||
JPH0779129A (ja) | 微分定数切替回路 | |
JPH1155049A (ja) | 電流制御回路 | |
JPH0161247B2 (ja) | ||
KR101020244B1 (ko) | D/a변환 인터페이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |