JPH05218863A - D/a conversion device - Google Patents
D/a conversion deviceInfo
- Publication number
- JPH05218863A JPH05218863A JP27096992A JP27096992A JPH05218863A JP H05218863 A JPH05218863 A JP H05218863A JP 27096992 A JP27096992 A JP 27096992A JP 27096992 A JP27096992 A JP 27096992A JP H05218863 A JPH05218863 A JP H05218863A
- Authority
- JP
- Japan
- Prior art keywords
- dither
- signal
- digital signal
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、オーディオ信号等のア
ナログ信号に対応するディジタル信号を、ディザ（dith
er）ディジタル信号の加算と減算を伴ってアナログ信号
に変換するためのディジタル−アナログ（Ｄ／Ａ）変換
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention converts a digital signal corresponding to an analog signal such as an audio signal into a dither (dith) signal.
er) A digital-analog (D / A) converter for converting an analog signal with addition and subtraction of a digital signal.
【０００２】[0002]
【従来の技術】オーディオ信号のＰＣＭ記録及び再生に
おいて、量子化雑音（量子化出力と入力標本値との差）
が問題になる。特に入力信号レベルが低く量子化ステッ
プ数が少ない場合には、量子化雑音は入力と強い相関を
有し、雑音というよりも入力信号の一種の歪み（高次高
調波）となる。また、たとえ入力信号レベルが高くと
も、極ゆっくり変化する信号に対しては、量子化ステッ
プが変化する毎に不快な雑音が発生する。上述の如き問
題を解決するために、Ａ／Ｄ変換時に、ディザと呼ばれ
る白色性雑音をアナログ入力信号に加えてディジタル信
号に変換すること、又はディザをアナログ入力信号に加
算し、デイジタル信号に変換した後に、ここからディザ
に対応するディザディジタル信号を減算すること、又、
Ｄ／Ａ変換時において、ディジタル信号にディザディジ
タル信号を加算してＤ／Ａ変換するすること、又はこの
Ｄ／Ａ変換後にディザディジタル信号に対応するディザ
アナログ信号をＤ／Ａ変換出力から減算することは既に
知られている。Quantization noise (difference between quantized output and input sample value) in PCM recording and reproduction of audio signals
Is a problem. Particularly, when the input signal level is low and the number of quantization steps is small, the quantization noise has a strong correlation with the input, and becomes a kind of distortion (higher harmonic) of the input signal rather than noise. Further, even if the input signal level is high, an unpleasant noise is generated for a signal that changes very slowly each time the quantization step changes. In order to solve the above problems, at the time of A / D conversion, white noise called dither is added to an analog input signal to be converted into a digital signal, or dither is added to the analog input signal to be converted into a digital signal. And then subtracting the dither digital signal corresponding to the dither from it, or
At the time of D / A conversion, a dither digital signal is added to a digital signal for D / A conversion, or after this D / A conversion, a dither analog signal corresponding to the dither digital signal is subtracted from the D / A conversion output. This is already known.
【０００３】[0003]
【発明が解決しようとする課題】ところで、Ｄ／Ａ変換
器を低コスト化するためには、このＤ／Ａ変換器の入力
ビット数を情報ディジタル信号のワードのビット数（一
般に１６ビット）と同一又は近い数にすることが望まし
い。しかし、この様に設計すると、情報ディジタル信号
にディザディジタル信号を加算した値が加算器及びＤ／
Ａ変換器のビット数を越えないように、ディザの分だけ
情報ディジタル信号の値を抑えなければならなかった。
このため、必然的にダイナミックレンジが狭くなった。
勿論、加算器及びＤ／Ａ変換器のビット数を多くすれ
ば、ダイナミックレンジを大きくすることができるが、
必然的に装置がコスト高になる。By the way, in order to reduce the cost of the D / A converter, the number of input bits of this D / A converter is set to the number of bits of the word of the information digital signal (generally 16 bits). It is desirable that the numbers are the same or close. However, if designed in this way, the value obtained by adding the dither digital signal to the information digital signal is the value added by the adder
The value of the information digital signal must be suppressed by the amount of dither so as not to exceed the number of bits of the A converter.
Therefore, the dynamic range was inevitably narrowed.
Of course, the dynamic range can be increased by increasing the number of bits of the adder and the D / A converter.
Inevitably, the cost of the device becomes high.
【０００４】この問題を解決するために、情報ディジタ
ル信号の値が大きい時にディザを制限することが考えら
れる。To solve this problem, it is possible to limit the dither when the value of the information digital signal is large.
【０００５】本発明の目的は、ディザを制限する方式で
あるにも拘らずディザの効果を最大限に確保することが
できると共にディザの制限を簡単に達成することができ
るディジタル−アナログ変換装置を提供することにあ
る。It is an object of the present invention to provide a digital-analog conversion device which can secure the maximum dither effect and can easily achieve the dither limitation despite the method of limiting the dither. To provide.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するため
の本発明は、所定ビット数の情報ディジタル信号の入力
手段と、実質的にランダムなディジタル信号から成るデ
ィザディジタル信号を発生するディザディジタル信号発
生手段と、前記ディザディジタル信号発生手段の前記デ
ィザディジタル信号を選択的に送出するためのゲート手
段と、前記入力手段から与えられた前記情報ディジタル
信号と前記ゲート手段から送出された前記ディザディジ
タル信号とを加算して加算信号を出力するディジタル加
算器と、前記加算信号と前記ゲート手段から送出された
ディザディジタル信号とを独立又は個別のディジタル−
アナログ変換器でアナログ信号にそれぞれ変換するため
のディジタル−アナログ変換手段と、前記ディジタル−
アナログ変換手段から得られたアナログの加算信号から
アナログのディザ信号を減算してアナログの情報信号を
得る手段と、前記加算器のオーバフローを示す信号に応
答して前記ディザディジタル信号の送出を所定時間停止
させるように前記ゲート手段を制御するゲート制御手段
とから成るディジタル−アナログ変換装置に係わるもの
である。SUMMARY OF THE INVENTION To achieve the above object, the present invention provides an input means for inputting an information digital signal having a predetermined number of bits, and a dither digital signal for generating a dither digital signal consisting of substantially random digital signals. Generating means, gate means for selectively transmitting the dither digital signal of the dither digital signal generating means, the information digital signal provided from the input means, and the dither digital signal transmitted from the gate means And a digital adder which outputs an addition signal, and the addition signal and the dither digital signal sent from the gate means are independent or individual digital-
Digital-analog conversion means for converting analog signals respectively by an analog converter;
Means for subtracting an analog dither signal from an analog addition signal obtained from the analog converting means to obtain an analog information signal, and transmitting the dither digital signal for a predetermined time in response to a signal indicating overflow of the adder. The present invention relates to a digital-analog conversion device comprising gate control means for controlling the gate means so as to stop it.
【０００７】[0007]
【作用及び効果】上記発明においては、情報ディジタル
信号が大きい値を有しているか否かが、加算器のオーバ
フロー信号に基づいて判定される。そして、加算器がオ
ーバフローした時にはディザディジタル信号の加算器へ
の供給が停止される。このため、加算器の出力即ちＤ／
Ａ変換器の入力がディザの加算によって過大になること
が防止される。情報ディジタル信号の値が大きい時にデ
ィザを加算しないので、ディザの分だけ情報ディジタル
信号の値を大きくすることが可能になり、結局ダイナミ
ックレンジが広くなる。本発明では加算器のオーバフロ
ー信号に基づいて情報ディジタル信号のレベルが高くな
ったことを判定するので、この判定を簡単且つ正確に行
うことができる。また、オーバフローしない期間はデイ
ザディジタル信号の加算効果が得られ、またオーバフロ
ーした時には所定時間のみディザディジタル信号の加算
を停止するので、ディザディジタル信号の加算停止期間
を最小限に抑えることができる。従って、ディザの効果
を最大限に得ることができる。In the above invention, whether or not the information digital signal has a large value is determined based on the overflow signal of the adder. Then, when the adder overflows, the supply of the dither digital signal to the adder is stopped. Therefore, the output of the adder, that is, D /
The input of the A converter is prevented from becoming too large by the addition of dither. Since the dither is not added when the value of the information digital signal is large, the value of the information digital signal can be increased by the amount of dither, and the dynamic range is eventually widened. In the present invention, since it is determined that the level of the information digital signal has increased based on the overflow signal of the adder, this determination can be performed easily and accurately. Further, the addition effect of the dither digital signal is obtained during the period when the overflow does not occur, and the addition of the dither digital signal is stopped only for a predetermined time when the overflow occurs, so that the addition stop period of the dither digital signal can be minimized. Therefore, the effect of dither can be maximized.
【０００８】[0008]
【第１の実施例】次に、本発明の第１の実施例を説明す
る。図１に示す第１の実施例に係わるディジタル化され
たオーディオ信号をアナログ信号に変換する装置は、１
ワード１６ビット構成の情報ディジタル信号（ディジタ
ル化オーディオ信号）を並列形式で入力させるための入
力手段としてライン１を有し、これがディジタル加算器
２に接続されている。このライン１からは、例えば、８
８．２ｋＨｚのサンプリング繰返し周波数で情報ディジ
タル信号が入力する。[First Embodiment] Next, a first embodiment of the present invention will be described. The apparatus for converting a digitized audio signal into an analog signal according to the first embodiment shown in FIG.
A line 1 is provided as an input means for inputting an information digital signal (digitized audio signal) having a word 16-bit structure in a parallel form, which is connected to a digital adder 2. From this line 1, for example, 8
An information digital signal is input at a sampling repetition frequency of 8.2 kHz.
【０００９】３はディザディジタル信号発生器であり、
実質的にランダムに１２ビットのディジタル信号を発生
する手段である。このディザディジタル信号発生器３
は、図２に示す如く、１６ビットシフトレジスタ４と、
３つの排他的ＯＲゲート５、６、７とＮＯＴ回路８とで
構成されている。即ち、シフトレジスタ４の第１〜第１
６段の出力端子から選ばれた第１１段の出力端子と第１
３段の出力端子とを第１の排他的ＯＲゲート５の２つの
入力端子に接続し、第１４段の出力端子と第１６段の出
力端子とを第２の排他的ＯＲゲート６の２つの入力端子
に接続し、第１及び第２の排他的ＯＲゲート５、６の出
力端子を第３の排他的ＯＲゲート７の２つの入力端子に
接続し、この第３の排他的ＯＲゲート７の出力端子をＮ
ＯＴ回路８を介してシフトレジスタのデータ入力端子に
接続したものである。このシフトレジスタのクロック入
力端子に８８．２ｋＨｚのクロック信号を入力させる
と、クロック毎に異なるデータ即ちランダムパルスが第
１〜第１６段の出力端子に得られる。このシフトレジス
タ４のビット数をｎとすれば、２n −１個のクロックパ
ルスが入力すると元の状態に戻る。即ち、第１〜第１６
段の出力端子から発生するディジタル信号の繰返し周期
は、クロック周期の２n −１倍であり、この例では２16
−１倍である。この周期は、情報ディジタル信号に対応
するアナログ信号の周期に比較して大幅に長いので、情
報アナログ信号に対して周期性を実質的に有していない
と見なすことができる。この図２の回路は、Ｍ系列（Ｍ
aximal−length Ｐulse Ｓequences）擬似ランダムパ
ルス発生回路と呼ばれている公知の回路である。本実施
例では、シフトレジスタ４の第１〜第１２段の出力端子
から得られる１２ビットの実質的にランダムのディジタ
ル信号をディザディジタル信号として利用している。こ
のディザディジタル信号は、アナログの白色性雑音をデ
ィタル信号に変換したものと実質的に同じであり、情報
ディジタル信号に同期して送出される。3 is a dither digital signal generator,
It is a means for generating a 12-bit digital signal substantially randomly. This dither digital signal generator 3
Is a 16-bit shift register 4 as shown in FIG.
It is composed of three exclusive OR gates 5, 6, and 7 and a NOT circuit 8. That is, the first to the first of the shift register 4
The 11th output terminal and the 1st output terminal selected from the 6 output terminals
The output terminals of the three stages are connected to the two input terminals of the first exclusive OR gate 5, and the output terminals of the fourteenth stage and the sixteenth stage are connected to the two input terminals of the second exclusive OR gate 6. Connected to the input terminals, the output terminals of the first and second exclusive OR gates 5, 6 are connected to the two input terminals of the third exclusive OR gate 7, and the third exclusive OR gate 7 Output terminal is N
It is connected to the data input terminal of the shift register via the OT circuit 8. When a clock signal of 88.2 kHz is input to the clock input terminal of this shift register, different data for each clock, that is, random pulses, are obtained at the output terminals of the 1st to 16th stages. Assuming that the number of bits of this shift register 4 is n, when 2 n -1 clock pulses are input, the original state is restored. That is, the first to sixteenth
The repetition period of the digital signal generated from the output terminal of the stage is 2 n -1 times the clock period, which is 2 16 in this example.
-1 times. Since this cycle is significantly longer than the cycle of the analog signal corresponding to the information digital signal, it can be considered that the cycle has substantially no periodicity with respect to the information analog signal. The circuit of FIG. 2 has an M series (M
This is a known circuit called an aximal-length pulse sequence (pseudo random pulse generation circuit). In this embodiment, a 12-bit substantially random digital signal obtained from the output terminals of the first to twelfth stages of the shift register 4 is used as a dither digital signal. This dither digital signal is substantially the same as the analog white noise converted into a digital signal, and is transmitted in synchronization with the information digital signal.
【００１０】再び図１を説明すると、ディザディジタル
信号発生器３の出力段にゲート手段としてゲート回路９
が設けられている。このゲート回路９は、並列形式で送
られてくる１２ビットのディザディジタル信号を選択的
に通過させるものであり、図３に示す如く１２ビットの
ディザディジタル信号伝送ラインＬ1 〜Ｌ12に電子スイ
ッチＳ1 〜Ｓ12を接続することにより構成されている。Referring again to FIG. 1, a gate circuit 9 is provided as gate means at the output stage of the dither digital signal generator 3.
Is provided. The gate circuit 9 selectively passes the 12-bit dither digital signal sent in parallel form. As shown in FIG. 3, the 12-bit dither digital signal transmission lines L1 to L12 are connected to the electronic switches S1 to L12. It is configured by connecting S12.
【００１１】ゲート回路９の出力はディジタル加算器２
の入力に結合されている。従って、加算器２は１６ビッ
トの情報ディジタル信号と１２ビットのディザディジタ
ル信号とをディジタル加算し、１６ビットの加算出力を
送出する。The output of the gate circuit 9 is the digital adder 2
Is coupled to the input of. Therefore, the adder 2 digitally adds the 16-bit information digital signal and the 12-bit dither digital signal, and outputs a 16-bit addition output.
【００１２】１１は第１のＤ／Ａ変換器であり、バーブ
ラウン社のＩＣであるＰＣＭ５３ＪＰ−Ｖから成る。こ
のＤ／Ａ変換器１１は１６ビットのディジタル入力端子
を有して加算器２の出力に接続され、加算器２から得ら
れる１６ビットのディジタル信号を、内蔵されているラ
ダー抵抗回路網でアナログ信号に変換する。Reference numeral 11 is a first D / A converter, which is composed of PCM53JP-V which is an IC manufactured by Burr Brown Co. This D / A converter 11 has a 16-bit digital input terminal and is connected to the output of the adder 2, and the 16-bit digital signal obtained from the adder 2 is analogized by a built-in ladder resistance network. Convert to signal.
【００１３】１２は第２のＤ／Ａ変換器であり、第１の
Ｄ／Ａ変換器１１と同一の１６ビットのＰＣＭ５３ＪＰ
−Ｖである。このＤ／Ａ変換器１２の入力端子はゲート
回路９に接続されているので、ゲート回路９を通過した
１２ビットのディザディジタル信号が直流から４４．１
ｋＨｚまでの種々の周波数成分を含むアナログのディザ
信号（白色性雑音）に変換される。Reference numeral 12 is a second D / A converter, which is the same 16-bit PCM53JP as the first D / A converter 11.
-V. Since the input terminal of the D / A converter 12 is connected to the gate circuit 9, the 12-bit dither digital signal that has passed through the gate circuit 9 changes from DC to 44.1.
It is converted into an analog dither signal (white noise) containing various frequency components up to kHz.
【００１４】１３はアナログ減算器であり、一方の入力
端子が第１のＤ／Ａ変換器１１の出力端子に接続され、
他方の入力端子が第２のＤ／Ａ変換器１２の出力端子に
接続され、第１のＤ／Ａ変換器１１から得られるディザ
加算アナログ信号から第２のＤ／Ａ変換器１２から得ら
れるディザアナログ信号を減算し、出力端子１４に情報
ディジタル信号に対応したアナログ信号を得るものであ
る。第２のＤ／Ａ変換器１２から得られるディザアナロ
グ信号を第１のＤ／Ａ変換器１１から得られるディザ加
算アナログ信号から減算しない場合においても、量子化
に基づく不快な雑音を除去する効果が得られるが、本実
施例の如くディザアナログ信号を減算器１３で減算して
やると不快な雑音除去の効果が一層高まる。なお、出力
端子１４には必要に応じてグリッチ（glitch）を除去す
る回路、ローパスフィルタ等を接続する。An analog subtractor 13 has one input terminal connected to the output terminal of the first D / A converter 11,
The other input terminal is connected to the output terminal of the second D / A converter 12, and the dither-added analog signal obtained from the first D / A converter 11 is obtained from the second D / A converter 12. The dither analog signal is subtracted, and an analog signal corresponding to the information digital signal is obtained at the output terminal 14. Even when the dither analog signal obtained from the second D / A converter 12 is not subtracted from the dither addition analog signal obtained from the first D / A converter 11, the effect of removing unpleasant noise due to quantization is removed. However, if the dither analog signal is subtracted by the subtractor 13 as in this embodiment, the effect of removing unpleasant noise is further enhanced. A circuit for removing glitches, a low-pass filter, etc. are connected to the output terminal 14 as needed.
【００１５】加算器２は全加算型加算器からなり、オー
バフロー出力端子２ａを有している。このオーバフロー
出力端子２ａは１６ビットの情報ディジタル信号と１２
ビットのディザディジタル信号との加算値が１６ビット
で示すことができない大きな値になった時にオーバフロ
ーを示す出力信号が発生するものである。The adder 2 is a full adder and has an overflow output terminal 2a. This overflow output terminal 2a receives a 16-bit information digital signal and 12
An output signal indicating overflow is generated when the addition value of the bit and the dither digital signal becomes a large value that cannot be indicated by 16 bits.
【００１６】オーバフロー出力端子２ａは単安定マルチ
バイブレータ１０ａのトリガ入力端子に接続している。
単安定マルチバイブレータ１０ａはゲート回路９の制御
手段として設けられたものであり、オーバフロー信号に
応答して所定時間幅Ｔ3 のパルスを発生し、これをゲー
ト回路９のスイッチＳ1 〜Ｓ12の制御端子に送る。The overflow output terminal 2a is connected to the trigger input terminal of the monostable multivibrator 10a.
The monostable multivibrator 10a is provided as a control means of the gate circuit 9 and generates a pulse having a predetermined time width T3 in response to the overflow signal, and supplies this to the control terminals of the switches S1 to S12 of the gate circuit 9. send.
【００１７】図４は図１の各部の状態を示す。１サンプ
ル機関Ｔにおいて図４（Ａ）の情報ディジタル信号と図
４（Ｂ）のディザディジタル信号とが加算器２に同時に
入力し、オーバフローした場合には、これ等のディジタ
ル信号の前縁近傍においてオーバフロー出力が発生し、
単安定マルチバイブレータ１０ａが図４（Ｃ）に示す高
レベルのオーバフロー判定出力を発生し、時間Ｔ3 の間
だけ高レベルを保持する。単安定マルチバイブレータ１
０ａが高レベル出力を発生すると、ゲート回路９はこれ
に応答してディザディジタル信号の伝送を時間Ｔ3 だけ
遮断する。この結果、ゲート回路９の出力（ディザディ
ジタル信号）は図４（Ｄ）に示す如く得られる。時間Ｔ
3 はトリガ時点から情報ディジタル信号パルスの後縁時
点までの時間Ｔ1 よりも長く、トリガ時点から次のサン
プリング区間の始まりの時点までの時間Ｔ2 よりも短く
設定されている。図４から明らかな如く、オーバフロー
を生じさせる過大な情報ディジタル信号が入力している
期間の殆どにおいてディザディジタル信号の加算は行わ
れない。即ち、ｔ1 時点からは１６ビットの正常な情報
ディジタル信号のみを加算器２からＤ／Ａ変換器１１に
供給することができる。ｔ0 〜ｔ1 期間においてオーバ
フローし、異常状態になるが、この時間は短いので殆ど
問題にならない。もし、問題になる場合には、減算器１
３の出力段に、この部分を取り除く補償回路を設ける。
なお、オーバフローによる過大入力の判定は１サンプリ
ング区間毎に行う。FIG. 4 shows the state of each part of FIG. When the information digital signal of FIG. 4 (A) and the dither digital signal of FIG. 4 (B) are simultaneously input to the adder 2 and overflow in one sample engine T, in the vicinity of the leading edge of these digital signals. Overflow output occurs,
The monostable multivibrator 10a generates a high level overflow determination output shown in FIG. 4 (C) and holds the high level for the time T3. Monostable multivibrator 1
When 0a produces a high level output, the gate circuit 9 responsively interrupts the transmission of the dither digital signal for a time T3. As a result, the output (dither digital signal) of the gate circuit 9 is obtained as shown in FIG. Time T
3 is set to be longer than the time T1 from the trigger time to the trailing edge of the information digital signal pulse and shorter than the time T2 from the trigger time to the start of the next sampling period. As is apparent from FIG. 4, the dither digital signals are not added during most of the period in which the excessive information digital signal causing the overflow is input. That is, from the time t1, only the 16-bit normal information digital signal can be supplied from the adder 2 to the D / A converter 11. Overflow and an abnormal state occur during the period t0 to t1, but since this time is short, there is almost no problem. If there is a problem, subtracter 1
A compensation circuit for removing this portion is provided at the output stage of No. 3.
The excessive input due to overflow is determined for each sampling section.
【００１８】図１の装置では加算器２のオーバフロー出
力を使用してゲート回路９を制御するので、ゲート回路
９の制御を簡単且つ適切に行うことができる。また、オ
ーバフローした時にゲート回路９を動作させる構成であ
るから、ゲート回路９によるディザディジタル信号の停
止期間を最小限に抑えることができる。この結果、ディ
ザディジタル信号の加算を最大限に行うことができる。
なお、ディザをゲート回路９で遮断するということは、
Ｄ／Ａ変換器１１の１６ビットの全部を情報ディジタル
信号で使用することができることを意味し、ダイナミッ
クレンジが広くなる。このＤ／Ａ変換方式によれば、直
流〜２０ｋＨｚ程度までのオーディオ信号が良好に得ら
れる。Since the gate circuit 9 is controlled by using the overflow output of the adder 2 in the apparatus shown in FIG. 1, the gate circuit 9 can be controlled easily and appropriately. Further, since the gate circuit 9 is operated when it overflows, the dither digital signal suspension period by the gate circuit 9 can be minimized. As a result, addition of the dither digital signals can be maximized.
Note that cutting off the dither with the gate circuit 9 means
This means that all 16 bits of the D / A converter 11 can be used in the information digital signal, and the dynamic range is widened. According to this D / A conversion method, an audio signal of DC to about 20 kHz can be satisfactorily obtained.
【００１９】[0019]
【第２の実施例】次に、図５に示す第２の実施例のＤ／
Ａ変換装置について説明する。この装置においても、図
１の装置と同様に１６ビットの情報ディジタル信号入力
ライン１、１２ビットのディザディジタル信号発生器
３、１６ビットの加算器２、ゲート回路９、単安定マル
チバイブレータ１０ａ、１６ビットのＤ／Ａ変換器１
１、減算器１３が設けられている。しかし、図１におけ
る第２のＤ／Ａ変換器１２が省かれている。この代り、
Ｄ／Ａ変換器１１を時分割で使用し、ディザ加算ディジ
タル信号とディザのみのディジダル信号との両方を同一
のＤ／Ａ変換器１１でアナログに変換するように構成さ
れている。時分割制御を行うために、図５の装置は、ゲ
ート回路１５、サンプルホールド回路１６、サンプリン
グゲート回路１７、制御回路１８、及びフィルタ１９を
有する。[Second Embodiment] Next, D / of the second embodiment shown in FIG.
The A converter will be described. Also in this device, as in the device of FIG. 1, 16-bit information digital signal input line 1, 12-bit dither digital signal generator 3, 16-bit adder 2, gate circuit 9, monostable multivibrator 10a, 16 Bit D / A converter 1
1, a subtractor 13 is provided. However, the second D / A converter 12 in FIG. 1 is omitted. Instead of this
The D / A converter 11 is used in a time division manner, and both the dither-added digital signal and the dither only dither signal are converted to analog by the same D / A converter 11. In order to perform the time division control, the device of FIG. 5 has a gate circuit 15, a sample hold circuit 16, a sampling gate circuit 17, a control circuit 18, and a filter 19.
【００２０】[0020]
【動作】図５の入力ライン１には図６（Ａ）に示す如く
サンプリング周期（Ｔ）毎に情報ディジタル信号（ディ
ジタル化オーディオ信号）が入力し、ディザディジタル
信号発生器３からは図６（Ｂ）に示す如くサンプリング
周期（Ｔ）毎にディザディジタル信号（擬似ランダムパ
ルス）が発生する。今、情報ディジタル信号の値が小さ
いとすれば、ゲート回路９はオン状態に保たれ、ディザ
ディジタル信号は加算器２に制限を受けずに入力する。
一方、入力ライン１に接続されているサンプリングゲー
ト回路１５は、制御回路１８で制御され、図６（Ｃ）に
示す如く本来の情報ディジタル信号の１サンプルの出力
時間（図６（Ａ）では図示を容易にするためにサンプリ
ング周期と１サンプル出力時間とが一致するように示さ
れている）を時分割した時間Ｔ1 にオン状態となり、図
６（Ｃ）に示すタイミングで情報ディジタル信号をディ
ジタル加算器２に送る。加算器２においては、図６
（Ｂ）のディザディジタル信号と図６（Ｃ）の情報ディ
ジタル信号とが並列加算され、図６（Ｄ）の加算出力が
得られる。図６（Ｄ）から明らかな如く本来の１サンプ
ル出力時間が時分割され、この後半分において、情報デ
ィジタル信号Ａにディザディジタル信号Ｂを加算した出
力（Ａ＋Ｂ）が得られ、前半分においてディザディジタ
ル信号Ｂが得られる。即ち、Ａ＋Ｂ信号とＢ信号とが時
分割されて交互に得られる。[Operation] An information digital signal (digitized audio signal) is input to the input line 1 of FIG. 5 at every sampling period (T) as shown in FIG. As shown in B), a dither digital signal (pseudo random pulse) is generated every sampling period (T). If the value of the information digital signal is now small, the gate circuit 9 is kept in the ON state, and the dither digital signal is input to the adder 2 without restriction.
On the other hand, the sampling gate circuit 15 connected to the input line 1 is controlled by the control circuit 18, and as shown in FIG. 6C, the output time of one sample of the original information digital signal (shown in FIG. 6A). The sampling period and the one-sample output time are shown to coincide with each other in order to facilitate the above). The signal is turned on at time T1 obtained by time division, and the information digital signals are digitally added at the timing shown in FIG. 6C. Send to vessel 2. In the adder 2, FIG.
The dither digital signal of (B) and the information digital signal of FIG. 6 (C) are added in parallel to obtain the addition output of FIG. 6 (D). As is apparent from FIG. 6D, the original 1-sample output time is time-divided, and in the latter half, an output (A + B) obtained by adding the dither digital signal B to the information digital signal A is obtained, and in the former half, the dither digital signal is obtained. The signal B is obtained. That is, the A + B signal and the B signal are time-divisionally obtained alternately.
【００２１】Ｄ／Ａ変換器１１には図６（Ｄ）の加算器
出力がこのまま入力するので、この出力端子に図６
（Ｄ）に対応するアナログ信号が得られる。Ｄ／Ａ変換
器１１の出力端子は減算器１３の一方の入力端子に接続
されていると共に、サンプルホールド回路１６にも接続
され、サンプルホールド回路１６の出力端子が減算器１
３の他方の入力端子に接続されているので、図６（Ｄ）
の加算器出力に対応するアナログ信号がそのまま減算器
１３に入力すると共に、サンプルホールド回路１６で抽
出され、ホールドされたディザアナログ信号が入力す
る。サンプルホールド回路１６のサンプリングのタイミ
ングは図６（Ｅ）に示す如くであり、図６（Ｄ）のディ
ザ出力期間に対応して抽出用ゲートが開き、サンプル
（ディザアナログ信号）が取り込まれる。そして、抽出
されたディザアナログ信号は次のサンプリングが行われ
るまでホールドされて減算器１３の入力となる。従っ
て、減算器１３の他方の入力端子（−）にはディザアナ
ログ信号が常に入力している。このため、ｔ5 〜ｔ7 期
間に送られてくる情報＋ディザのアナログ信号からディ
ザアナログ信号の減算が可能になる。時分割処理されて
いるために、減算器１３には情報＋ディザアナログ信号
が常に入力していない。このため、ｔ1 〜ｔ4 期間には
ディザアナログ信号同志の減算も行われる。従って、減
算器１３の出力端子からは不要な信号を含むアナログ信
号が得られる。そこで、サンプリングゲート回路１７で
必要な信号のみを抽出する。図６（Ｆ）は、サンプリン
グゲート回路１７におけるサンプリングのタイミングを
示す。情報＋ディザアナログ信号が減算器１３に入力し
ているｔ4 〜ｔ7 の期間内に設定されたｔ5 〜ｔ6 の期
間にゲートをオン状態にすると、情報＋ディザ−ディザ
の信号即ち情報信号が抽出される。サンプリングゲート
回路１７からは情報アナログ信号が間欠的に出力される
ので、ローパスフィルタ１９を通して間欠部を補間し、
完全な情報アナログ出力を得る。サンプリングゲート回
路１７は、アナログ信号列の中のグリッチ（glitch）を
含む部分を除いて情報アナログ信号を抽出するので、最
終的にノイズの少ないアナログ信号が得られる。Since the output of the adder shown in FIG. 6D is directly input to the D / A converter 11, the output terminal of FIG.
An analog signal corresponding to (D) is obtained. The output terminal of the D / A converter 11 is connected to one input terminal of the subtractor 13 and also connected to the sample hold circuit 16, and the output terminal of the sample hold circuit 16 is the subtractor 1
Since it is connected to the other input terminal of FIG.
The analog signal corresponding to the output of the adder is input to the subtractor 13 as it is, and the dither analog signal extracted and held by the sample hold circuit 16 is input. The sampling timing of the sample hold circuit 16 is as shown in FIG. 6 (E), the extraction gate is opened corresponding to the dither output period of FIG. 6 (D), and the sample (dither analog signal) is taken in. Then, the extracted dither analog signal is held until the next sampling is performed and becomes the input of the subtractor 13. Therefore, the dither analog signal is always input to the other input terminal (-) of the subtractor 13. Therefore, the dither analog signal can be subtracted from the information + dither analog signal sent during the period t5 to t7. Since the time division processing is performed, the information + dither analog signal is not always input to the subtractor 13. Therefore, the dither analog signals are subtracted from each other during the period of t1 to t4. Therefore, an analog signal including an unnecessary signal is obtained from the output terminal of the subtractor 13. Therefore, the sampling gate circuit 17 extracts only necessary signals. FIG. 6F shows the timing of sampling in the sampling gate circuit 17. When the gate is turned on during the period of t5 to t6 set within the period of t4 to t7 when the information + dither analog signal is input to the subtractor 13, the signal of the information + dither-dither, that is, the information signal is extracted. It Since the information analog signal is intermittently output from the sampling gate circuit 17, the intermittent portion is interpolated through the low-pass filter 19,
Get full information analog output. Since the sampling gate circuit 17 extracts the information analog signal except for the portion including the glitch in the analog signal train, the analog signal with less noise is finally obtained.
【００２２】この時分割方式では、情報＋ディザディジ
タル信号とディザディジタル信号との両方が同一のＤ／
Ａ変換器１１で変換される。従って、Ｄ／Ａ変換誤差も
同一になり、Ｄ／Ａ変換誤差の相違のためにディザの減
算を十分に行うことができないという問題が生じない。
従って、雑音の少ないＤ／Ａ変換が可能になる。また、
この方式では、Ｄ／Ａ変換器１１のオフセット電圧を除
去することができる。即ち、Ｄ／Ａ変換器１１の出力と
しての情報＋ディザアナログ信号にオフセット電圧Ｖ0
が含まれていても、ディザアナログ信号にもオフセット
電圧Ｖ0 が含まれる。従って、減算器１３で両者の差を
求めると、オフセット電圧Ｖ0 が打ち消されて除去され
る。In this time division method, both the information + dither digital signal and the dither digital signal have the same D / D.
It is converted by the A converter 11. Therefore, the D / A conversion error is also the same, and there is no problem that the dither subtraction cannot be sufficiently performed due to the difference in the D / A conversion error.
Therefore, D / A conversion with less noise is possible. Also,
With this method, the offset voltage of the D / A converter 11 can be removed. That is, the information as the output of the D / A converter 11 + the offset voltage V0 is added to the dither analog signal.
, The dither analog signal also contains the offset voltage V0. Therefore, when the difference between the two is obtained by the subtracter 13, the offset voltage V0 is canceled and removed.
【００２３】この図５の時分割方式の回路においても、
加算器２がオーバフローすると、図１の方式と同様にゲ
ート回路９が動作し、ディザが遮断されるので、図１の
方式と同様な作用効果を得ることができる。なお、図６
（Ａ）に示す入力ライン１における情報信号Ａの伝送時
間を１サンプリング周期Ｔのｔ4 〜ｔ7 期間に限定して
も全く問題ない。このため、ｔ1 〜ｔ4 期間にべつのチ
ャネル（例えばステレオ信号の左又は右のデータ）を伝
送するようにしてもよい。Also in the time division type circuit of FIG. 5,
When the adder 2 overflows, the gate circuit 9 operates in the same manner as in the system of FIG. 1 and dither is cut off, so that the same effect as that of the system of FIG. Note that FIG.
There is no problem even if the transmission time of the information signal A on the input line 1 shown in (A) is limited to the period of t4 to t7 of one sampling period T. Therefore, another channel (for example, left or right data of a stereo signal) may be transmitted during the period of t1 to t4.
【００２４】[0024]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （ａ） ディザディジタル信号発生器３をＭ系列擬似ラ
ンダムパルス発生回路で構成する代りに、アナログのデ
ィザ発生器とこの出力に接続したＡ／Ｄ変換器とで構成
してもよい。このようにアナログのディザ発生器を含む
場合には、減算器１３にアナログディザ発生器の出力を
入力させることもできる。 （ｂ） 図５の時分割方式において、サンプルホールド
回路１６で情報＋ディザアナログ信号をサンプルホール
ドするようにしてもよい。 （ｃ） サンプリングゲート回路１７を減算器１３の入
力側に移し、情報＋ディザアナログ信号を抽出して減算
器１３に入力させ、ディザを減算してもよい。MODIFICATION The present invention is not limited to the above-described embodiments, and the following modifications are possible, for example. (A) The dither digital signal generator 3 may be composed of an analog dither generator and an A / D converter connected to this output, instead of being composed of the M-sequence pseudo random pulse generation circuit. When the analog dither generator is included as described above, the output of the analog dither generator can be input to the subtractor 13. (B) In the time division method of FIG. 5, the sample hold circuit 16 may sample and hold the information + dither analog signal. (C) The sampling gate circuit 17 may be moved to the input side of the subtractor 13, the information + dither analog signal may be extracted and input to the subtractor 13, and the dither may be subtracted.
【図１】本発明の第１の実施例に係わるＤ／Ａ変換装置
を示すブロック図である。FIG. 1 is a block diagram showing a D / A conversion device according to a first embodiment of the present invention.
【図２】図１のディザディジタル信号発生器を示すブロ
ック図である。2 is a block diagram showing the dither digital signal generator of FIG. 1. FIG.
【図３】図１のゲート回路を示す回路図である。FIG. 3 is a circuit diagram showing the gate circuit of FIG.
【図４】図１の各部の時間関係を示す図である。FIG. 4 is a diagram showing a time relationship of each part of FIG.
【図５】第２の実施例のＤ／Ａ変換装置を示すブロック
図である。FIG. 5 is a block diagram showing a D / A conversion device of a second embodiment.
【図６】図５の各部の状態を示す波形図である。FIG. 6 is a waveform diagram showing a state of each part of FIG.
２ 加算器 ３ ディザディジタル信号発生器 ９ ゲート １０ａ 単安定マルチバイブレータ 2 adder 3 dither digital signal generator 9 gate 10a monostable multivibrator
Claims (1)
力手段と、 実質的にランダムなディジタル信号から成るディザディ
ジタル信号を発生するディザディジタル信号発生手段
と、 前記ディザディジタル信号発生手段の前記ディザディジ
タル信号を選択的に送出するためのゲート手段と、 前記入力手段から与えられた前記情報ディジタル信号と
前記ゲート手段から送出された前記ディザディジタル信
号とを加算して加算信号を出力するディジタル加算器
と、 前記加算信号と前記ゲート手段から送出されたディザデ
ィジタル信号とを独立又は個別のディジタル−アナログ
変換器でアナログ信号にそれぞれ変換するためのディジ
タル−アナログ変換手段と、 前記ディジタル−アナログ変換手段から得られたアナロ
グの加算信号からアナログのディザ信号を減算してアナ
ログの情報信号を得る手段と、 前記加算器のオーバフローを示す信号に応答して前記デ
ィザディジタル信号の送出を所定時間停止させるように
前記ゲート手段を制御するゲート制御手段とから成るデ
ィジタル−アナログ変換装置。1. A means for inputting an information digital signal having a predetermined number of bits, a dither digital signal generating means for generating a dither digital signal composed of substantially random digital signals, and the dither digital signal of the dither digital signal generating means. A gate means for selectively transmitting, and a digital adder for adding the information digital signal given from the input means and the dither digital signal sent from the gate means to output an addition signal, Digital-analog conversion means for converting the added signal and the dither digital signal sent from the gate means into analog signals by independent or individual digital-analog converters, and obtained from the digital-analog conversion means From the analog addition signal Means for obtaining an analog information signal by subtracting the signal, and gate control means for controlling the gate means so as to stop the transmission of the dither digital signal for a predetermined time in response to a signal indicating overflow of the adder. A digital-to-analog converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270969A JP2550839B2 (en) | 1992-09-14 | 1992-09-14 | Digital-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270969A JP2550839B2 (en) | 1992-09-14 | 1992-09-14 | Digital-analog converter |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60150566A Division JPH0738591B2 (en) | 1985-07-09 | 1985-07-09 | Digital-to-analog converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218863A true JPH05218863A (en) | 1993-08-27 |
| JP2550839B2 JP2550839B2 (en) | 1996-11-06 |
Family
ID=17493557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4270969A Expired - Fee Related JP2550839B2 (en) | 1992-09-14 | 1992-09-14 | Digital-analog converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550839B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010021623A (en) * | 2008-07-08 | 2010-01-28 | Japan Radio Co Ltd | Conversion error correction apparatus, conversion error correction method, dither synthesizing apparatus, and dither synthesizing method |
| JP2010056926A (en) * | 2008-08-28 | 2010-03-11 | Yamaha Corp | D/a conversion circuit and digital input class-d amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202123A (en) * | 1981-06-05 | 1982-12-10 | Akai Electric Co Ltd | Automatic dither adjusting device in pcm recording |
| JPS57207425A (en) * | 1981-06-17 | 1982-12-20 | Hitachi Ltd | Digital-to-analog converting circuit |
-
1992
- 1992-09-14 JP JP4270969A patent/JP2550839B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202123A (en) * | 1981-06-05 | 1982-12-10 | Akai Electric Co Ltd | Automatic dither adjusting device in pcm recording |
| JPS57207425A (en) * | 1981-06-17 | 1982-12-20 | Hitachi Ltd | Digital-to-analog converting circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010021623A (en) * | 2008-07-08 | 2010-01-28 | Japan Radio Co Ltd | Conversion error correction apparatus, conversion error correction method, dither synthesizing apparatus, and dither synthesizing method |
| JP2010056926A (en) * | 2008-08-28 | 2010-03-11 | Yamaha Corp | D/a conversion circuit and digital input class-d amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2550839B2 (en) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2573850B2 (en) | Analog-to-digital converter | |
| US4751496A (en) | Wide dynamic range analog to digital conversion method and system | |
| US4700173A (en) | Analog to digital conversion method and system with the introduction and later removal of dither | |
| JPS6131658B2 (en) | ||
| CA2253009A1 (en) | Method and apparatus for modular inversion for information security and recording medium with a program for implementing the method | |
| US4864305A (en) | D/A converter | |
| US4845498A (en) | Wide dynamic range digital to analog conversion method and systems | |
| JP2550839B2 (en) | Digital-analog converter | |
| JPH0738591B2 (en) | Digital-to-analog converter | |
| EP1133062A2 (en) | Delta sigma d/a converter | |
| JPS61159826A (en) | Digital-to-analaog converter | |
| DK7990D0 (en) | DIGITAL AUDIO SIGNAL CONNECTIONS | |
| JPH09153814A (en) | Digital signal processor and recording device | |
| JPH0446016B2 (en) | ||
| JPS61121532A (en) | Deglitch circuit | |
| JPH0145254B2 (en) | ||
| JPH05152951A (en) | Analog digital conversion method | |
| JPH0424658Y2 (en) | ||
| JP2005117146A (en) | Modulator | |
| JP3109316B2 (en) | Waveform generator | |
| JP3097324B2 (en) | Digital sound data output device | |
| JPS6367825A (en) | Digital/analog converting device | |
| JPH0644711B2 (en) | Analog-to-digital converter | |
| JPH01198799A (en) | Delay signal processing circuit | |
| JPH02116897A (en) | Electronic musical instrument |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |