JPH05218225A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05218225A JPH05218225A JP4031692A JP4031692A JPH05218225A JP H05218225 A JPH05218225 A JP H05218225A JP 4031692 A JP4031692 A JP 4031692A JP 4031692 A JP4031692 A JP 4031692A JP H05218225 A JPH05218225 A JP H05218225A
- Authority
- JP
- Japan
- Prior art keywords
- copper base
- copper
- base
- expansion
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は銅ベースの反りを防止するこ
とである。 【構成】 半導体チップ３及びセラミック基板２は銅ベ
ース上にＡｕＳｎなどの高温はんだ８を用いてマウント
される。銅ベース１の表面には複数の凸部９が設けら
れ、その頂部にセラミック基板２が固定されている。 【効果】 半導体装置の組立製造段階あるいは実使用時
における温度変化があっても、銅ベース１とセラミック
基板２の線膨張率の相違によって生ずる銅ベースの反り
がなくなる。
とである。 【構成】 半導体チップ３及びセラミック基板２は銅ベ
ース上にＡｕＳｎなどの高温はんだ８を用いてマウント
される。銅ベース１の表面には複数の凸部９が設けら
れ、その頂部にセラミック基板２が固定されている。 【効果】 半導体装置の組立製造段階あるいは実使用時
における温度変化があっても、銅ベース１とセラミック
基板２の線膨張率の相違によって生ずる銅ベースの反り
がなくなる。
Description
【０００１】
【産業上の利用分野】本発明は主に銅ベース上に半導体
チップ、セラミック規範およびその他の部品を搭載した
気密封止型半導体装置に関し、特に、セラミック基板の
銅ベースへのマウント部の構造に関する。
チップ、セラミック規範およびその他の部品を搭載した
気密封止型半導体装置に関し、特に、セラミック基板の
銅ベースへのマウント部の構造に関する。
【０００２】
【従来の技術】従来の半導体装置は図４に示すように銅
ベース２１上に半導体チップ２３および内部整合回路な
どのセラミック基板２２を搭載し、その周囲を側壁２７
およびキャップ２６などで囲って気密封止したものがあ
る。この種の半導体装置では従来、銅ベース２１の平坦
な面に、裏面の平坦な半導体チップ２３およびセラミッ
ク基板２２の裏面全体を、ＡｕＳｎあるいはＡｕＳｉの
共晶合金などの高温はんだ２８を用いてマウントしてい
た。
ベース２１上に半導体チップ２３および内部整合回路な
どのセラミック基板２２を搭載し、その周囲を側壁２７
およびキャップ２６などで囲って気密封止したものがあ
る。この種の半導体装置では従来、銅ベース２１の平坦
な面に、裏面の平坦な半導体チップ２３およびセラミッ
ク基板２２の裏面全体を、ＡｕＳｎあるいはＡｕＳｉの
共晶合金などの高温はんだ２８を用いてマウントしてい
た。
【０００３】
【発明が解決しようとする課題】前記従来の半導体装置
では、内部整合回路を形成するセラミック基板の平面積
は内部銅ベース平面積の半分以上という広さを有し、ま
たこのセラミック基板の線膨張率が銅に比較して半分程
度に小さいことから、ＡｕＳｎあるいはＡｕＳｉ共晶合
金などの高融点はんだでセラミック基板の裏面全体を、
銅ベースにマウントした場合、はんだが液相状態から固
相状態に変わる温度がＡｕＳｎで約２８０℃、ＡｕＳｉ
で約３７０℃と高いため、マウント後に常温に近づくに
つれ、銅ベースのセラミック寄りと、その反対寄りでは
銅ベースの収縮量が異なり、図５に示すように、銅ベー
ス２１に反りを生じる。この反りはセラミック基板２２
の割れ、あるいは該半導体装置を実使用時に平坦な放熱
板に取り付けた際に、放熱板と銅ベースとの間に空洞が
でき、放熱の妨げとなるという問題点があった。
では、内部整合回路を形成するセラミック基板の平面積
は内部銅ベース平面積の半分以上という広さを有し、ま
たこのセラミック基板の線膨張率が銅に比較して半分程
度に小さいことから、ＡｕＳｎあるいはＡｕＳｉ共晶合
金などの高融点はんだでセラミック基板の裏面全体を、
銅ベースにマウントした場合、はんだが液相状態から固
相状態に変わる温度がＡｕＳｎで約２８０℃、ＡｕＳｉ
で約３７０℃と高いため、マウント後に常温に近づくに
つれ、銅ベースのセラミック寄りと、その反対寄りでは
銅ベースの収縮量が異なり、図５に示すように、銅ベー
ス２１に反りを生じる。この反りはセラミック基板２２
の割れ、あるいは該半導体装置を実使用時に平坦な放熱
板に取り付けた際に、放熱板と銅ベースとの間に空洞が
でき、放熱の妨げとなるという問題点があった。
【０００４】
【課題を解決するための手段】本発明の要旨は銅ベース
と、該銅ベース上に搭載されるセラミック基板と、銅ベ
ースと共にセラミック基板を封止する封止部材とを備え
た半導体装置において、銅ベース上に突起を形成し、該
突起上にセラミック基板を固定したことである。
と、該銅ベース上に搭載されるセラミック基板と、銅ベ
ースと共にセラミック基板を封止する封止部材とを備え
た半導体装置において、銅ベース上に突起を形成し、該
突起上にセラミック基板を固定したことである。
【０００５】
【発明の作用】このように部分的な銅または、これより
軟らかい材質の凸部だけでセラミック基板をマウントす
ることにより、温度変化において、銅ベースとセラミッ
ク基板との伸縮の割合が異なっても、凸部がその緩衝材
として作用するため、銅ベースのセラミック基板寄と同
反対側で伸縮の相違が起こることを防ぐことが可能とな
る。
軟らかい材質の凸部だけでセラミック基板をマウントす
ることにより、温度変化において、銅ベースとセラミッ
ク基板との伸縮の割合が異なっても、凸部がその緩衝材
として作用するため、銅ベースのセラミック基板寄と同
反対側で伸縮の相違が起こることを防ぐことが可能とな
る。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１〜図２は本発明の第１実施例の半導体装置を示
している。銅ベース１の表面上に、銅ベース１と一体と
なった本発明による凸部９を設け、その頂部にＡｕＳｎ
などのはんだ８でセラミック基板２をマウントしてい
る。７はパッケージ側壁、６はキャップ、３は半導体チ
ップ、４はボンディングワイヤ、５は外部リードであ
る。
る。図１〜図２は本発明の第１実施例の半導体装置を示
している。銅ベース１の表面上に、銅ベース１と一体と
なった本発明による凸部９を設け、その頂部にＡｕＳｎ
などのはんだ８でセラミック基板２をマウントしてい
る。７はパッケージ側壁、６はキャップ、３は半導体チ
ップ、４はボンディングワイヤ、５は外部リードであ
る。
【０００７】図３は本発明の第２実施例を示す縦断面図
であり、銅ベース１１表面上に、第１実施例の銅ベース
と一体となった凸部９に変えて、銅またはこれより軟ら
かくセラミック基板と銅ベースとの線膨張率の相違の緩
衝材となり得る材料で凸部１９を設け、その頂部にＡｕ
Ｓｎなどのはんだ１８でセラミック基板１２をマウント
したものである。
であり、銅ベース１１表面上に、第１実施例の銅ベース
と一体となった凸部９に変えて、銅またはこれより軟ら
かくセラミック基板と銅ベースとの線膨張率の相違の緩
衝材となり得る材料で凸部１９を設け、その頂部にＡｕ
Ｓｎなどのはんだ１８でセラミック基板１２をマウント
したものである。
【０００８】
【発明の効果】以上説明したように本発明は、温度変化
による銅ベースのセラミック基板寄りと、同反対寄りの
伸縮割合の相違を防止したので、例えば厚さ２ｍｍ、表
面積１ｃｍ2の銅ベース上に厚さ０．３ｍｍ、平面積
０．７ｃｍ2のセラミック基板をＡｕＳｎでマウントし
た場合に、従来構造では５０〜１００μmの反りを生じ
ていたものが、本発明では１０μｍ以下の反りに押さえ
られ、セラミック基板の割れ、及び該半導体装置を実使
用時に放熱板に取り付けた際に、銅ベースと放熱板との
間に空洞が発生することを防止することができる。
による銅ベースのセラミック基板寄りと、同反対寄りの
伸縮割合の相違を防止したので、例えば厚さ２ｍｍ、表
面積１ｃｍ2の銅ベース上に厚さ０．３ｍｍ、平面積
０．７ｃｍ2のセラミック基板をＡｕＳｎでマウントし
た場合に、従来構造では５０〜１００μmの反りを生じ
ていたものが、本発明では１０μｍ以下の反りに押さえ
られ、セラミック基板の割れ、及び該半導体装置を実使
用時に放熱板に取り付けた際に、銅ベースと放熱板との
間に空洞が発生することを防止することができる。
【図１】第１実施例の断面図である。
【図２】第１実施例の平面図である。
【図３】第２実施例の断面図である。
【図４】従来例の断面図である。
【図５】従来例の欠点を示す断面図である。
１，１１，２１ 銅ベース ２，１２，２２ セラミック基板 ３，１３，２３ 半導体チップ ４，１４，２４ ボンディングワイヤ ５，１５，２５ 外部リード ６，１６，２６ キャップ ７，１７，２７ パッケージ側壁 ８，１８，２８ ＡｕＳｎはんだ ９，１９ 本発明による凸部
Claims (1)
- 【請求項１】 銅ベースと、該銅ベース上に搭載される
セラミック基板と、銅ベースと共にセラミック基板を封
止する封止部材とを備えた半導体装置において、銅ベー
ス上に突起を形成し、該突起上にセラミック基板を固定
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031692A JPH05218225A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031692A JPH05218225A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218225A true JPH05218225A (ja) | 1993-08-27 |
Family
ID=12577210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4031692A Pending JPH05218225A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010027953A (ja) * | 2008-07-23 | 2010-02-04 | Mitsubishi Electric Corp | 半導体装置 |
-
1992
- 1992-01-30 JP JP4031692A patent/JPH05218225A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010027953A (ja) * | 2008-07-23 | 2010-02-04 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635916B2 (en) | Integrated circuit package with top-side conduction cooling | |
| US4670771A (en) | Rectifier module | |
| JP3054576B2 (ja) | 半導体装置 | |
| JPH05218225A (ja) | 半導体装置 | |
| JP2009099709A (ja) | 半導体装置 | |
| JPS6259888B2 (ja) | ||
| JPH04113658A (ja) | 半導体装置 | |
| KR100225597B1 (ko) | 반도체 패키지의 히트싱크 제조방법 | |
| KR200183066Y1 (ko) | 반도체 패키지 제조용 히트싱크구조 | |
| JPH0658939B2 (ja) | 半導体装置 | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
| JPH0547953A (ja) | 半導体装置用パツケージ | |
| JPH02187058A (ja) | 半導体装置用パッケージ | |
| JPH03238851A (ja) | 大電力絶縁樹脂封止型半導体装置 | |
| JPS6311737Y2 (ja) | ||
| JP2000162076A (ja) | 半導体圧力センサ | |
| JPH05335450A (ja) | 半導体装置用容器 | |
| JPH08306849A (ja) | 放熱部材及び該放熱部材を備えた半導体装置 | |
| JP2796178B2 (ja) | 電子部品用ガラス端子 | |
| JPH07122668A (ja) | 半導体装置及びそのパッケージ | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH02211656A (ja) | 半導体装置 | |
| JPH04239157A (ja) | 半導体装置 | |
| JPS63211657A (ja) | 半導体装置 |