JPH05217960A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05217960A
JPH05217960A JP4038387A JP3838792A JPH05217960A JP H05217960 A JPH05217960 A JP H05217960A JP 4038387 A JP4038387 A JP 4038387A JP 3838792 A JP3838792 A JP 3838792A JP H05217960 A JPH05217960 A JP H05217960A
Authority
JP
Japan
Prior art keywords
layer
sulfur
blk
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4038387A
Other languages
English (en)
Inventor
Tetsuji Nagayama
哲治 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4038387A priority Critical patent/JPH05217960A/ja
Publication of JPH05217960A publication Critical patent/JPH05217960A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 ブランケットCVD法により成膜されたW層
(Blk−W層)の、レジスト・プロセスによる高精度
微細パターニングを実現する。 【構成】 Blk−W層5の表面にS(イオウ)層6ま
たは窒化イオウ系化合物層9を堆積させ、該表面を一旦
平滑化してからフォトレジスト材料を塗布する。これに
より、フォトリソグラフィにおけるマスク・アライメン
トの精度や解像度が向上する。S層6と窒化イオウ系化
合物層9は、それぞれS2 2 ガス、S22 /N2
2 混合ガス等を用いたプラズマ処理により形成でき、
Blk−W層5のエッチング終了後にはレジスト・マス
ク7のアッシングと同時に除去できる。上記窒化イオウ
系化合物層9を用いる場合は、この層が微量のFを含有
するポリチアジル(SN)x を主体とし、導電性を示す
ので、特に除去しなくても良い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にいわゆるブランケットCVD法により形成さ
れる高融点金属層の表面を平滑化し、レジスト・プロセ
スによるその微細加工を可能とする方法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、デバイス・チップ上では配線部分の占める割合
が増大する傾向にあるが、これによるチップ面積の大幅
な増大を防止するために多層配線が今や必須の技術とな
っている。従来、配線形成方法としては、アルミニウム
(Al)系の金属薄膜をスパッタリング法により形成す
ることが広く行われてきた。しかし、上述のように配線
の多層化が進行し、その結果として基板の表面段差や接
続孔のアスペクト比が増大している状況下では、スパッ
タリング法におけるステップ・カバレージの不足によ
り、上層配線と半導体基板との間の接続不良や配線間に
おける接続不良がすでに重大な問題となっている。
【0003】また、配線パターンの線幅も高度に縮小さ
れてきており、Al系材料ではストレスマイグレーショ
ンやエレクトロマイグレーションに対する信頼性が限界
に近づきつづある。
【0004】そこで近年、タングステン(W),モリブ
デン(Mo),タンタル(Ta)等の高融点金属をアス
ぺクト比の高い接続孔の内部に埋め込む技術が提案され
ている。この埋め込みの手法には大別して、金属フッ化
物や有機金属化合物等のガスを下層配線材料により還元
して金属を析出させる選択CVD法と、接続孔を含む絶
縁膜の全面に金属または合金を成長させるブランケット
CVD法とがある。
【0005】このうち、選択CVD法は、研究レベルで
はかなり良い結果を得ているものの、次第に選択性が劣
化すること、あるいはネイルヘッドと通称される過剰成
長部のエッチバック除去の際の制御性が乏しいこと等の
難点があり、当初の期待に反して量産への導入の見通し
が立っていないのが現状である。一方、ブランケットC
VD法(Blk−CVD法)は、量産には一歩近い技術
と考えられており、極めてコンフォーマルな膜形成が可
能である点を特長としている。高融点金属としてWを使
用するプロセス(Blk−Wプロセス)が、その代表例
である。従来は、この方法により形成されたW層(Bl
k−W層)を接続孔の内部にのみ残してプラグを形成
し、上層配線はAl系材料により形成する方法が主流で
あったため、成膜工程の後にエッチバック工程が不可欠
であった。しかし、近年では上層配線もWで形成するこ
とが研究レベルで提案されており、エレクトロマイグレ
ーション耐性やストレスマイグレーション耐性に優れる
微細配線の実現が期待されている。この場合には、Bl
k−W層をレジスト・プロセスによりパターニングする
ことが必要となってくる。
【0006】
【発明が解決しようとする課題】ここで、W配線を実用
化するにあたっては、次のような問題点を考慮しなけれ
ばならない。その第一は、Wのバルク抵抗がAlの2倍
以上も高く、半導体装置の動作の高速化に支障を来す虞
れがあることである。第二の問題点は、Blk−W層と
SiO2 系の層間絶縁膜との密着性が低く、配線の剥離
やパーティクル汚染の増大等が懸念されることである。
さらに第三の問題点は、Blk−W層の表面モホロジー
が粗く、レジスト・プロセスによる微細加工が困難なこ
とである。Blk−W層の表面の微細な凹凸は、結晶成
長の機構に起因して必然的に生ずるものであり、しかも
低抵抗化を図るために膜厚を大きくすると一層顕著とな
ってしまう。かかる表面上では、露光光の散乱によりフ
ォトリソグラフィの解像度が低下したり、あるいはアラ
イメント光の散乱によりマスクの位置合わせの精度が低
下する等の問題が起こる。
【0007】ここで、第一の問題点は、W自身の物性に
起因するものであるから、この抵抗値を許容する設計的
手法により克服することができる。また、第二の問題点
は、Blk−W層とSiO2 系の層間絶縁膜との間にT
iN等からなる密着層を介在させることで解決すること
ができる。これらに対し、第三の問題点は、今後、Bl
k−W層の微細加工を行う上で急速に顕在化してくるこ
とが予想され、早急に解決すべき課題である。
【0008】そこで本発明は、ブランケットCVD法に
より成膜された高融点金属層について、レジスト・プロ
セスによる微細加工を可能とする半導体装置の製造方法
を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的を達成するために提案されるもの
である。すなわち、本願の第1の発明にかかる半導体装
置の製造方法は、基板上に高融点金属層を全面成長させ
る工程と、前記高融点金属層の表面をイオウ系材料層も
しくは窒化イオウ系化合物層により平滑化する工程と、
平滑化された前記高融点金属層上で有機材料層をパター
ニングする工程と、前記有機材料層をマスクとして少な
くとも前記高融点金属層をエッチングする工程と、少な
くとも前記有機材料層を除去する工程とを有することを
特徴とする。
【0010】本願の第2の発明にかかる半導体装置の製
造方法は、前記イオウ系材料層が、放電解離条件下で遊
離のイオウを生成し得る化合物を含む処理ガスを用いて
プラズマ処理を行うことにより堆積形成されることを特
徴とする。
【0011】本願の第3の発明にかかる半導体装置の製
造方法は、前記窒化イオウ系化合物層が、イオウ系化合
物と窒素系化合物を含む処理ガスを用いてプラズマ処理
を行うことにより堆積形成されることを特徴とする。
【0012】さらに、本願の第4の発明にかかる半導体
装置の製造方法は、前記窒化イオウ系化合物層がフッ素
を含有することを特徴とする。
【0013】
【作用】本発明者は、高融点金属の代表例としてWを想
定し、Blk−W層のパターニングにおけるフォトリソ
グラフィの精度を向上させるためには、Blk−W層の
表面を気相中に生成する堆積性物質を用いて平滑化する
ことが有効であると考えた。これは、Blk−W層表面
の微細な凹部では堆積性物質の蒸気圧が相対的に低下し
て堆積反応が促進され、微細な凸部では逆に堆積反応が
余り促進されないことから、結果的に堆積性物質の層が
Blk−W層の表面凹凸を吸収してその表面を平滑化す
ると予想されるからである。
【0014】また、かかる堆積性物質には、有機材料層
の形成工程、フォトリソグラフィ工程、エッチング工程
等に支障を来さず、しかもBlk−W層がパターニング
された後にはパーティクル汚染を惹起させることなく容
易に除去できるか、もしくは除去せずに残したとしても
電気特性に悪影響を与えない、といった条件が要求され
る。本発明者はこの点に鑑みて、上記堆積性物質として
イオウもしくは窒化イオウ系化合物が好適であることを
見出した。以上が、本願の基本的な考え方である。
【0015】ここで、窒化イオウ系化合物としては、後
述するごとく種々の化合物が知られているが、本発明者
が特に平滑化効果を期待する代表的な化合物はポリチア
ジル(SN)x である。(SN)x は古くから無機導電
性ポリマーとして知られており、その単結晶の合成,性
質,構造等については、J.Am.Chem.So
c.,Vol.29,p.6358〜6363(197
5)に、また、非晶質薄膜の形成方法については、特開
昭55−123125号公報に、それぞれ詳述されてい
る。常圧下では208℃、減圧下では140〜150℃
付近まで安定に存在し、それ以上の温度域では容易に分
解または昇華する。
【0016】本願の第2の発明では、イオウ系材料層を
堆積形成するための具体的な手段として、放電解離条件
下で遊離のイオウを生成し得る化合物を含む処理ガスを
用いてプラズマ処理を行う。イオウは、条件にもよる
が、基板がおおよそ室温以下の温度に保持されていれば
その表面へ堆積し、約90℃もしくはそれより高い温度
に基板を加熱すれば、容易に昇華除去できる。あるい
は、有機材料層からなるエッチング・マスクをO2 プラ
ズマ・アッシングにより除去する際に、同時に燃焼除去
することもできる。
【0017】本願の第3の発明では、窒化イオウ系化合
物層を堆積形成するための具体的な手段として、イオウ
系化合物と窒素系化合物を含む処理ガスを用いてプラズ
マ処理を行う。まず(SN)x は、原理的には放電解離
条件下でプラズマ中にS系化学種とN系化学種が存在し
ていれば生成する。最も単純に考えれば、窒素系化合物
の放電解離によりプラズマ中に生成したNと、イオウ系
化合物の放電解離によりプラズマ中に生成したSとが結
合して、まずチアジル(N≡S)が形成される。このチ
アジルは、酸素類似体である一酸化窒素(NO)の構造
から類推して不対電子を持っており、容易に重合して
(SN)2 を生ずる。(SN)2 は30℃付近で分解す
る化合物であるが、20℃付近では容易に重合して(S
N)4 、さらには(SN)x を生成する。(SN)4
融点178℃,分解温度206℃の環状物質である。
【0018】なお、プラズマ中にF* が存在する系では
上記(SN)x のS原子上にハロゲン原子が結合したフ
ッ化チアジルが、また、H* が存在する系ではチアジル
水素が生成し得る。さらに、条件によっては分子内のS
原子数とN原子数が不均衡な環状窒化イオウ化合物等も
生成可能である。いずれにしても、これらの窒化イオウ
系化合物は、減圧下ではウェハ温度がおおよそ130℃
未満の領域では基板表面に堆積させることができ、おお
よそ130℃以上に加熱すれば、容易に昇華または分解
する。あるいは、有機材料層からなるエッチング・マス
クをO2 プラズマ・アッシングにより除去する際に、同
時に燃焼除去することもできる。
【0019】さらに、本願の第4の発明では、上記窒化
イオウ系化合物層としてフッ素を含有するものを使用す
る。これは、前述の特開昭55−123125号公報に
も記載されているように、(SN)x が微量のフッ素を
含有した場合に特に高い導電率を示すことにもとづいて
いる。つまり、有機材料からなるエッチング・マスクを
除去した後にたとえBlk−W層の上に窒化イオウ系化
合物層が除去されずに残ったとしても、配線パターンの
電気的特性への影響が最小限に抑えられるのである。
【0020】なお、Blk−W層の表面にSを堆積させ
る点のみに着目すれば、本願出願人は先に特願平3−6
0906号明細書において、S2 2 ガスを用いたBl
k−W層のドライエッチング方法を提案している。ただ
しこの技術は、プラグを形成するためのエッチバック・
プロセスにおいて、エッチング終点付近におけるS堆積
量を増大させてエッチング速度を低下させることによ
り、ローディング効果を抑制することを目的としてい
る。
【0021】さらに、本願出願人は先に特願平3−17
1881号明細書において、Blk−W層の表面に(S
N)x 等の窒化イオウ系化合物を堆積させる技術を提案
している。これは、エッチバック・プロセスにおいて、
Blk−W層の粗い表面モホロジーが下地のバリヤメタ
ルや層間絶縁膜に転写されるのを防止するために、Bl
k−W層の表面を窒化イオウ系化合物層で平滑化しなが
らエッチバックを行うものである。
【0022】これらに対し、今回の発明で行われる平滑
化は、高融点金属層をそのままパターニングする際のフ
ォトリソグラフィの精度を向上させるために行われるも
のであり、平滑化が行われるのは有機材料層の形成前で
あって、エッチングよりは数段階も前の段階である。ま
た、場合によっては平滑化に使用した窒化イオウ系化合
物層を配線パターンの一部として使用することも可能で
ある。したがって、今回の発明は、本願出願人による2
つの先願とは目的も構成も異なるものである。
【0023】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0024】実施例1 本実施例は、本願の第2の発明を適用し、Blk−W層
の表面をS層で平滑化した後、レジスト・パターニング
を行い、Blk−W層をエッチングした例である。この
プロセスを、図1ないし図5を参照しながら説明する。
本実施例でエッチング・サンプルとして使用したウェハ
は、図1に示されるように、予め不純物拡散領域2の形
成されたシリコン基板1上に、該不純物拡散領域2に臨
んでコンタクト・ホール3aが開口されたSiO2 層間
絶縁膜3が形成され、前記コンタクト・ホール3aを埋
め込まない程度に基体の全面に薄いTiNバリヤメタル
4が形成され、さらに前記コンタクト・ホール3aを埋
め込みかつ全面を被覆するごとくブランケットCVD法
によりBlk−W層5が形成されてなるものである。こ
こで、上記ブランケットCVD法では、たとえばWF6
流量25SCCM,SiH4 流量10SCCM,ガス圧
1.06×104 Pa(80Torr),ウェハ温度4
75℃の条件で20秒間の核成長を行った後、ガス供給
条件をWF6 流量60SCCM,H2 流量360SCC
Mと変化させてWを堆積させた。このようにして形成さ
れたBlk−W層5は、模式的に図示されるごとく、粗
い表面モホロジーを有していた。
【0025】次に、上記ウェハをRFバイアス印加型の
有磁場マイクロ波プラズマ・エッチング装置にセット
し、一例として下記の条件でプラズマ処理を行った。 S2 2 流量 40SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 0W ウェハ温度 −20℃(エタノール冷媒使
用) この過程では、S2 2 から生成する遊離のSが、低温
冷却されたウェハの全面に堆積し、S層6が形成され
た。この無バイアス条件下では、Blk−W層5のエッ
チバックはほとんど起こらず、その表面凹凸は上記S層
6により吸収された。
【0026】次に、ウェハの全面にノボラック系ポジ型
フォトレジスト材料(東京応化工業社製;商品名TSM
R−V3)を塗布し、i線ステッパを用いたフォトリソ
グラフィ、および現像処理を行った。上記フォトリソグ
ラフィ工程では、Blk−W層5の表面が予めS層6に
より平滑化されており、しかもこのS層6のi線(36
5nm)に対する光反射率はそれ程高くはないため、マ
スク・アライメントや解像度に何ら悪影響が現れること
はなかった。したがって、図3に示されるように、極め
て良好なパターン・エッジを有するパターン幅0.4μ
mのレジスト・マスク7を形成することができた。
【0027】次に、一例として下記の条件で、Blk−
W層5を選択的にエッチングした。 S2 2 流量 10SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 30W(2MHz) ウェハ温度 −50℃(エタノール冷媒使
用) このエッチングは、S2 2 から生成するF* を主エッ
チング種とし、このF* によるラジカル反応がSx +
SFx + 等のイオンの入射エネルギーによりアシストさ
れる機構で進行する。この場合の異方性の達成は、ウェ
ハの低温冷却による横方向のラジカル反応の抑制、およ
びRFバイアス・パワー印加の寄与があることはもちろ
んであるが、この過程の最大の特長はS2 2 から解離
生成するSを用い、図4に示されるような側壁保護膜8
を形成している点である。このエッチングにより、垂直
壁を有するWパターン5aが形成された。なお、エッチ
ング後の各材料層の符号は、元の材料層の符号に添字a
を付して示してある(以下同様)。
【0028】次に、上記ウェハを別チャンバに移送し、
一例として下記の条件でTiNバリヤメタル4をエッチ
ングした。 Cl2 流量 40SCCM O2 流量 10SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 100W(2MHz) ウェハ温度 200℃
【0029】次に、上記ウェハを約90℃に加熱し、上
記側壁保護膜8を昇華除去した。さらに、このウェハを
アッシング装置へ移送し、通常の条件によりO2 プラズ
マ・アッシングを行った。この結果、図5に示されるよ
うに、レジスト・マスク7とS層6aが除去された。以
上の工程により、良好な異方性形状を有する0.4μm
幅のW配線を形成することができた。
【0030】実施例2 本実施例は、本願の第4の発明を適用し、Blk−W層
の表面を窒化イオウ系化合物層で平滑化した後、レジス
ト・パターニングを行い、Blk−W層をエッチングし
た例である。本実施例でエッチング・サンプルとして使
用したウェハは、図1に示されるものと同じである。こ
のウェハをRFバイアス印加型の有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、一例として下記の条
件でプラズマ処理を行った。
【0031】 S2 2 流量 15SCCM N2 流量 20SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 0W ウェハ温度 −20℃ この過程では、S2 2 から生成するSとN2 から生成
するNとが反応して(SN)x を主体とする窒化イオウ
系化合物が生成し、これが低温冷却されたウェハの表面
に堆積し、図2に示されるような窒化イオウ系化合物層
9が形成された。この窒化イオウ系化合物層9はほぼ黒
色を呈し、i線(365nm)に対する光反射率は前述
のS層6よりもさらに低かった。
【0032】この後、実施例1と同様にレジスト・マス
ク7の形成、Blk−W層5のエッチング、TiNバリ
ヤメタル4のエッチング、O2 プラズマ・アッシングを
行い、最終的には図5に示されるように、やはり良好な
異方性形状を有する微細なWパターン5aを形成するこ
とができた。
【0033】実施例3 本実施例では、Blk−W層の平滑化に寄与した窒化イ
オウ系化合物層の少なくとも一部を除去せず、配線パタ
ーンの一部として残した例である。まず、図1に示され
るウェハをRFバイアス印加型の有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、一例として下記の条
件でプラズマ処理を行った。
【0034】 S2 2 流量 15SCCM N2 流量 20SCCM H2 流量 15SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 0W ウェハ温度 −20℃ このプラズマ処理において窒化イオウ系化合物層9が形
成される機構は、ほぼ実施例2で前述したとおりである
が、本実施例ではH2 が添加されていることにより、プ
ラズマ中のS/F比(S原子数とF原子数の比)が高く
なっている。これは、H2 から生成するH* がS2 2
から生成するF* の一部をを捕捉し、HF(フッ化水
素)の形で除去するからである。この効果により、窒化
イオウ系化合物層9は極めて効率良く堆積形成された。
この窒化イオウ系化合物層9は、微量のFを含んでお
り、導電性を示す。
【0035】次に、実施例1と同様にレジスト・マスク
7の形成、Blk−W層5のエッチング、およびTiN
バリヤメタル4のエッチングを行い、図4に示されるよ
うにWパターン5aを形成した後、ウェハをレジスト剥
離液に浸漬した。この結果、図6に示されるようにレジ
スト・マスク7は剥離除去されたが、窒化イオウ系化合
物層5aはWパターン5a表面に残存した。ただし、こ
の窒化イオウ系化合物層5aは導電性を有しているた
め、配線パターンの一部として使用しても何ら差し支え
はない。むしろ、Wパターン5aの表面が平滑化される
ことにより、その上に被覆される層間絶縁膜との密着性
が改善されるという副次的効果が得られた。
【0036】以上、本発明を3つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、上記S層6を形成するための
プラズマ処理に用いられる処理ガスとしては、上述のS
2 2 の他、SF2 ,SF4 ,S2 10等の化合物を含
むものであっても良い。
【0037】また、上記窒化イオウ系化合物層9を形成
するためのプラズマ処理に用いられる処理ガスとして
は、上述のS2 2 /N2 混合系やS2 2 /N2 /H
2 混合系の他、H2 S/NH3 /SF6 混合系〔たとえ
ば、流量比20/20/5(SCCM)〕、H2 S/N
2 /SF6 混合系〔たとえば、流量比20/15/5
(SCCM)〕等を使用しても良い。
【0038】あるいは、本発明者が先に特願平3−33
5565号明細書において提案したように、処理チャン
バの内壁部の一部をS,SiS2 ,または(SN)x
のS系材料層で被覆したプラズマ装置を使用し、このS
系材料層とSF6 プラズマ等との接触面積をシャッタに
より変化させることによりこの接触面積に応じて該S系
材料層からS,(SN)x 等を供給するようにしても良
い。
【0039】高融点金属層は、上述のWの他、Mo,T
i,Ta等からなるものであっても良い。バリヤメタル
は、上述のようなTiNの単層膜のみならず、通常使用
されている組成もしくは構成のものを適宜選択すること
ができる。その他、エッチング・ガスの組成、使用する
エッチング装置、エッチング条件等は、適宜変更可能で
あることは言うまでもない。
【0040】
【発明の効果】以上の説明からも明らかなように、本発
明の半導体装置の製造方法によれば、ブランケットCV
D法により形成された高融点金属層のレジスト・プロセ
スによるパターニングを、高精度および高解像度をもっ
て行うことができる。これにより、本来的にストレスマ
イグレーション耐性,エレクトロマイグレーション耐性
に優れる高融点金属のメリットを活かした微細配線形成
が可能となる。
【0041】したがって、本発明は微細なデザイン・ル
ールにもとづいて設計され、高集積度,高性能,高信頼
性を要求される半導体装置の製造に極めて有用である。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を適用したプロ
セス例において、接続孔が開口されたSiO2 層間絶縁
膜上にBlk−W層が形成された状態を示す概略断面図
である。
【図2】図1のBlk−W層の表面がS層または窒化イ
オウ系化合物層により平滑化された状態を示す概略断面
図である。
【図3】図2の平滑化されたBlk−W層の上面にレジ
スト・マスクが形成された状態を示す概略断面図であ
る。
【図4】図3のレジスト・マスクを介してBlk−W層
とTiNバリヤメタルが選択的にエッチングされた状態
を示す概略断面図である。
【図5】図4のレジスト・マスク、側壁保護膜、および
S層または窒化イオウ系化合物層とが除去された状態を
示す概略断面図である。
【図6】本発明の半導体装置の製造方法の他のプロセス
例において、図4のレジスト・マスクと側壁保護膜のみ
が除去された状態を示す概略断面図である。
【符号の説明】
1 ・・・シリコン基板 2 ・・・不純物拡散領域 3 ・・・SiO2 層間絶縁膜 3a ・・・接続孔 4 ・・・TiNバリヤメタル 5 ・・・Blk−W層 5a ・・・Wパターン 6 ・・・S層 7 ・・・レジスト・マスク 8 ・・・側壁保護膜 9 ・・・窒化イオウ系化合物層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に高融点金属層を全面成長させる
    工程と、 前記高融点金属層の表面をイオウ系材料層もしくは窒化
    イオウ系化合物層により平滑化する工程と、 平滑化された前記高融点金属層上で有機材料層をパター
    ニングする工程と、 前記有機材料層をマスクとして少なくとも前記高融点金
    属層をエッチングする工程と、 少なくとも前記有機材料層を除去する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記イオウ系材料層は、放電解離条件下
    で遊離のイオウを生成し得る化合物を含む処理ガスを用
    いてプラズマ処理を行うことにより堆積形成されること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記窒化イオウ系化合物層は、イオウ系
    化合物と窒素系化合物を含む処理ガスを用いてプラズマ
    処理を行うことにより堆積形成されることを特徴とする
    請求項1記載の半導体装置の製造方法。
  4. 【請求項4】 前記窒化イオウ系化合物層がフッ素を含
    有することを特徴とする請求項1記載の半導体装置の製
    造方法。
JP4038387A 1992-01-30 1992-01-30 半導体装置の製造方法 Withdrawn JPH05217960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4038387A JPH05217960A (ja) 1992-01-30 1992-01-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4038387A JPH05217960A (ja) 1992-01-30 1992-01-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05217960A true JPH05217960A (ja) 1993-08-27

Family

ID=12523872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4038387A Withdrawn JPH05217960A (ja) 1992-01-30 1992-01-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05217960A (ja)

Similar Documents

Publication Publication Date Title
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
TWI671795B (zh) 利用共形碳薄膜減低臨界尺寸之方法
US11043379B2 (en) Conformal carbon film deposition
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
JP2002012972A (ja) アモルファスカーボン層の堆積方法
JP3400918B2 (ja) 半導体装置の製造方法
JPH0563940B2 (ja)
US9659817B1 (en) Structure and process for W contacts
US20040188842A1 (en) Interconnect structure
KR100495856B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JPH10326830A (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP2005005697A (ja) 半導体装置の製造方法
JPH05217960A (ja) 半導体装置の製造方法
JPH1131683A (ja) 半導体装置の製造方法
KR100800165B1 (ko) 반도체 소자의 제조방법
JP2000353740A (ja) 層間絶縁膜の形成方法、及び半導体装置
TW495908B (en) Forming method of dual damascene pattern for preventing photoresist residual from causing via hole to become blind hole
JPH0689883A (ja) 接続孔の形成方法
JPH06140367A (ja) ドライエッチング方法
KR101185855B1 (ko) 반도체 소자의 제조방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
JP3958071B2 (ja) 半導体装置製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408