JPH0521508A - 電極構造 - Google Patents
電極構造Info
- Publication number
- JPH0521508A JPH0521508A JP3170923A JP17092391A JPH0521508A JP H0521508 A JPH0521508 A JP H0521508A JP 3170923 A JP3170923 A JP 3170923A JP 17092391 A JP17092391 A JP 17092391A JP H0521508 A JPH0521508 A JP H0521508A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ito
- siox
- film containing
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明は、ＩＴＯ等とワイヤとの電気的接合
を、ワイヤボンディングを用いて可能とすることを目的
としてなされたものである。 【構成】ＩＴＯ２、金属膜４、両者との接合性が良く、
かつ、導電性を備えた、シリコンを含む膜３０を介し
て、ＩＴＯ２と金属膜４との接合を行う。また、上記シ
リコンを含む膜３０として導電性を有しないＳｉＯｘを
使用する場合には、上記金属膜４を横方向に延長し、該
シリコンを含む膜３０の横の部分を通って、直接、ＩＴ
Ｏ２と電気的な接合を確保する。 【効果】ＩＴＯ２とワイヤ５との電気的接続においてワ
イヤボンディング技術を適用することができる。
を、ワイヤボンディングを用いて可能とすることを目的
としてなされたものである。 【構成】ＩＴＯ２、金属膜４、両者との接合性が良く、
かつ、導電性を備えた、シリコンを含む膜３０を介し
て、ＩＴＯ２と金属膜４との接合を行う。また、上記シ
リコンを含む膜３０として導電性を有しないＳｉＯｘを
使用する場合には、上記金属膜４を横方向に延長し、該
シリコンを含む膜３０の横の部分を通って、直接、ＩＴ
Ｏ２と電気的な接合を確保する。 【効果】ＩＴＯ２とワイヤ５との電気的接続においてワ
イヤボンディング技術を適用することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ワイヤボンディングに
適した電極構造に関する。
適した電極構造に関する。
【０００２】
【従来の技術】ＳｎＯ2膜や、インジウム・スズ酸化物
透明電極（以下、「ＩＴＯ」という）は、その導電性
と、高い光の透過性により、太陽電池、液晶表示板等の
分野において幅広く使用され、現在なくてはならないも
のとなっている。
透明電極（以下、「ＩＴＯ」という）は、その導電性
と、高い光の透過性により、太陽電池、液晶表示板等の
分野において幅広く使用され、現在なくてはならないも
のとなっている。
【０００３】これらの電極は、リ−ド線あるいはボンデ
ィングパッドとして使用されることの多い、Ａｌ、Ａｌ
／Ｔｉ、Ａｕ等の材料とは接合性が悪く、超音波加熱等
の手法によるワイヤボンディングが困難である。そのた
め、リ−ド線等との接合は、現在、銀ペ−スト等の導電
性塗料を使用して行われている。
ィングパッドとして使用されることの多い、Ａｌ、Ａｌ
／Ｔｉ、Ａｕ等の材料とは接合性が悪く、超音波加熱等
の手法によるワイヤボンディングが困難である。そのた
め、リ−ド線等との接合は、現在、銀ペ−スト等の導電
性塗料を使用して行われている。
【０００４】また、どうしてもワイヤボンディングによ
り接合を行いたい場合には、図４に示すように、ＩＴＯ
７２の上に設けられているボンディングパッド７４を基
板７０上にまで引き出し、該引き出し部分で、ワイヤボ
ンディングを行っていた。つまり、基板７０とボンディ
ングパッド７４とは接合性がよく、その接合面は、外部
から受ける大きな応力、この場合、ワイヤ７６から受け
る大きな応力に耐えることができる。そのため、該部分
上でボンディングを行うことにより、ボンディングパッ
ド７４とＩＴＯ７２との間の接合面、つまり剥がれやす
い接合面には大きな応力が加わらないようにしていた。
り接合を行いたい場合には、図４に示すように、ＩＴＯ
７２の上に設けられているボンディングパッド７４を基
板７０上にまで引き出し、該引き出し部分で、ワイヤボ
ンディングを行っていた。つまり、基板７０とボンディ
ングパッド７４とは接合性がよく、その接合面は、外部
から受ける大きな応力、この場合、ワイヤ７６から受け
る大きな応力に耐えることができる。そのため、該部分
上でボンディングを行うことにより、ボンディングパッ
ド７４とＩＴＯ７２との間の接合面、つまり剥がれやす
い接合面には大きな応力が加わらないようにしていた。
【０００５】
【発明が解決しようとする課題】しかし、上記導電性塗
料を使用する手法では、接合部の面積が大きくなること
を避けることができず、現在、ますます高まりつつある
電子素子等の小型化、微細化の要求には応えられなくな
りつつあった。例えば、通常の超音波加熱によるワイヤ
ボンディングであれば、接合部の占有する面積はわずか
２００μｍ2程度であるのに対し、導電性塗料を使用す
る方法では、少なくとも２ｍｍ2程度は必要としてい
た。
料を使用する手法では、接合部の面積が大きくなること
を避けることができず、現在、ますます高まりつつある
電子素子等の小型化、微細化の要求には応えられなくな
りつつあった。例えば、通常の超音波加熱によるワイヤ
ボンディングであれば、接合部の占有する面積はわずか
２００μｍ2程度であるのに対し、導電性塗料を使用す
る方法では、少なくとも２ｍｍ2程度は必要としてい
た。
【０００６】また、ボンディングパッドを基板７０上に
まで引き出した部分でワイヤボンディングを行う手法で
は、ＩＴＯ７２の外側にまで、ボンディングパッド７４
を設ける必要があるため、接合部の占有する面積を小さ
くすることができるというワイヤボンディングの特徴を
十分には活かすことができていなかった。
まで引き出した部分でワイヤボンディングを行う手法で
は、ＩＴＯ７２の外側にまで、ボンディングパッド７４
を設ける必要があるため、接合部の占有する面積を小さ
くすることができるというワイヤボンディングの特徴を
十分には活かすことができていなかった。
【０００７】また、非常に緻密で、保護膜等としての利
用価値が高いＳｉＮ膜を、上記ワイヤボンディングの場
合と同様に、ＩＴＯ等との接合性の悪さから使用するこ
とができなかった。
用価値が高いＳｉＮ膜を、上記ワイヤボンディングの場
合と同様に、ＩＴＯ等との接合性の悪さから使用するこ
とができなかった。
【０００８】本発明の目的は、ＳｎＯ2膜や、ＩＴＯ等
と電気的接続を行う際に、ワイヤボンディングの技術や
ＳｉＮ膜を利用可能とする、ワイヤボンディング用の電
極構造を提供することである。
と電気的接続を行う際に、ワイヤボンディングの技術や
ＳｉＮ膜を利用可能とする、ワイヤボンディング用の電
極構造を提供することである。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その一態様としては、基板
と、Ｉｎ2Ｏ3，ＳｎＯ2からなる群より選ばれた少なく
とも一種類の物質を含み、上記基板上に設けられた導電
性膜と、上記導電性膜上に設けられたシリコンを含む膜
と、該シリコンを含む膜上に設けられた金属膜とを備え
たことを特徴とする電極構造が提供される。
するためになされたもので、その一態様としては、基板
と、Ｉｎ2Ｏ3，ＳｎＯ2からなる群より選ばれた少なく
とも一種類の物質を含み、上記基板上に設けられた導電
性膜と、上記導電性膜上に設けられたシリコンを含む膜
と、該シリコンを含む膜上に設けられた金属膜とを備え
たことを特徴とする電極構造が提供される。
【００１０】この場合、上記シリコンを含む膜が、該膜
に導電性を付与しうる物質を含むことが好ましい。
に導電性を付与しうる物質を含むことが好ましい。
【００１１】他の態様としては、基板と、Ｉｎ2Ｏ3，Ｓ
ｎＯ2からなる群より選ばれた少なくとも一種類の物質
を含み、上記基板上に設けられた導電性膜と、上記導電
性膜上に設けられたＳｉＯｘを含む膜と、該ＳｉＯｘを
含む膜上に形成され、かつ、上記導電性膜との電気的導
通を有する金属膜とを備えたことを特徴とする電極構造
が提供される。
ｎＯ2からなる群より選ばれた少なくとも一種類の物質
を含み、上記基板上に設けられた導電性膜と、上記導電
性膜上に設けられたＳｉＯｘを含む膜と、該ＳｉＯｘを
含む膜上に形成され、かつ、上記導電性膜との電気的導
通を有する金属膜とを備えたことを特徴とする電極構造
が提供される。
【００１２】この場合、上記ＳｉＯｘを含む膜と、上記
金属膜との間には、ＳｉＮを含む膜が形成されていても
構わない。
金属膜との間には、ＳｉＮを含む膜が形成されていても
構わない。
【００１３】更に別の態様としては、Ｉｎ2Ｏ3，ＳｎＯ
2からなる群より選ばれた少なくとも一種類の物質を含
む導電性膜と、金属との接合を、Ｓｉを含む膜を介して
行うことを特徴とする電極接合方法が提供される。
2からなる群より選ばれた少なくとも一種類の物質を含
む導電性膜と、金属との接合を、Ｓｉを含む膜を介して
行うことを特徴とする電極接合方法が提供される。
【００１４】異なる態様としては、Ｉｎ2Ｏ3，ＳｎＯ2
からなる群より選ばれた少なくとも一種類の物質を含む
導電性膜と、金属との接合を、上記導電性膜上にＳｉＯ
ｘを含む膜を形成し、さらに、その上に該導電性膜と電
気的導通部分を有する上記金属膜を形成して行うことを
特徴とする電極接合方法が提供される。
からなる群より選ばれた少なくとも一種類の物質を含む
導電性膜と、金属との接合を、上記導電性膜上にＳｉＯ
ｘを含む膜を形成し、さらに、その上に該導電性膜と電
気的導通部分を有する上記金属膜を形成して行うことを
特徴とする電極接合方法が提供される。
【００１５】この場合、上記ＳｉＯｘを含む膜と、上記
金属膜との間には、ＳｉＮを含む膜が形成されているも
のであってもよい。
金属膜との間には、ＳｉＮを含む膜が形成されているも
のであってもよい。
【００１６】なお、上記導電性膜の具体例としては、Ｉ
ＴＯ膜、ＮＥＳＡ膜等が考えられる。
ＴＯ膜、ＮＥＳＡ膜等が考えられる。
【００１７】
【作用】上記第１の態様においては、シリコンを含む膜
は、ＩＴＯ膜、ＮＥＳＡ膜等の導電性膜および金属膜と
の接合性が高い。また、導電性も、電極の一部として使
用するのに十分小さな値にすることができる。そのた
め、該シリコンを含む膜を介して、上記導電性膜と、金
属膜との接合を行う。
は、ＩＴＯ膜、ＮＥＳＡ膜等の導電性膜および金属膜と
の接合性が高い。また、導電性も、電極の一部として使
用するのに十分小さな値にすることができる。そのた
め、該シリコンを含む膜を介して、上記導電性膜と、金
属膜との接合を行う。
【００１８】なお、シリコンを含む膜の導電性を十分に
小さくすることは、ＰＨ3等の物質を添加することによ
り可能である。
小さくすることは、ＰＨ3等の物質を添加することによ
り可能である。
【００１９】上記第２の態様においては、導電性膜と、
金属膜との間に、ＳｉＯｘ、ＳｉＮを含む膜を形成す
る。また、該金属膜の一端を、導電性膜と接合させおく
ことにより電気的導通を確保することができる。
金属膜との間に、ＳｉＯｘ、ＳｉＮを含む膜を形成す
る。また、該金属膜の一端を、導電性膜と接合させおく
ことにより電気的導通を確保することができる。
【００２０】
【実施例】本発明の実施例を図面を用いて説明する。
【００２１】なお、以下の実施例においてはすべてＩＴ
Ｏを例にとって説明するが、酸化錫電極に対しても同様
に適用できるものである。また、同様の問題を有する他
の電極に対しても適用可能なものである。
Ｏを例にとって説明するが、酸化錫電極に対しても同様
に適用できるものである。また、同様の問題を有する他
の電極に対しても適用可能なものである。
【００２２】実施例１
本実施例は、ボンディングパッドとＩＴＯとの接合を、
ＩＴＯと接合性がよく、かつ、導電性を有するアモルフ
ァスシリコン膜を介して行った点に特徴を有するもので
ある。
ＩＴＯと接合性がよく、かつ、導電性を有するアモルフ
ァスシリコン膜を介して行った点に特徴を有するもので
ある。
【００２３】この具体的構造を図１に示す。
【００２４】この図は、該接合部の断面を模式的に示し
たものである。
たものである。
【００２５】ガラス基板１上には、ＩＴＯ２が用途に応
じて決定される所望のパタ−ンで設けられている（図１
は、断面図であるため該パタ−ンは認識できない）。
じて決定される所望のパタ−ンで設けられている（図１
は、断面図であるため該パタ−ンは認識できない）。
【００２６】そして、該ＩＴＯ２の上面のワイヤボンデ
ィングを行う所望の領域にアモルファスシリコン膜３０
が形成されている。
ィングを行う所望の領域にアモルファスシリコン膜３０
が形成されている。
【００２７】該アモルファスシリコン膜３０には、ＰＨ
3等の不純物が添加されており、該膜は、十分な導電性
が確保されている。ただし、該不純物添加は、必ずしも
必要ではなく、例えば、該膜を非常に薄くした場合や、
強い光の当たるような環境下で使用される素子への利用
である場合には、該不純物の添加を行っていなくても同
様の導電性を期待できることは周知の通りである。
3等の不純物が添加されており、該膜は、十分な導電性
が確保されている。ただし、該不純物添加は、必ずしも
必要ではなく、例えば、該膜を非常に薄くした場合や、
強い光の当たるような環境下で使用される素子への利用
である場合には、該不純物の添加を行っていなくても同
様の導電性を期待できることは周知の通りである。
【００２８】なお、本実施例においては、該アモルファ
スシリコン膜３０の形成は、プラズマ−ＣＶＤにより行
ったが、これに限定されるものではなく上述した特性を
有するアモルファスシリコン膜を形成できれば他の方法
であっても構わない。
スシリコン膜３０の形成は、プラズマ−ＣＶＤにより行
ったが、これに限定されるものではなく上述した特性を
有するアモルファスシリコン膜を形成できれば他の方法
であっても構わない。
【００２９】アモルファスシリコン膜３０上には、更に
ボンディングパッド４が形成されている。本実施例のボ
ンディングパッド４は、Ａｌを使用しているがこれに限
定されるものではなく、アモルファスシリコン膜との接
合性の高いものであれば、他の材料、例えば、Ｔｉ／Ａ
ｌ等であっても構わない。
ボンディングパッド４が形成されている。本実施例のボ
ンディングパッド４は、Ａｌを使用しているがこれに限
定されるものではなく、アモルファスシリコン膜との接
合性の高いものであれば、他の材料、例えば、Ｔｉ／Ａ
ｌ等であっても構わない。
【００３０】そして、該ボンディングパッド４上におい
て、Ａｕ線等のワイヤ５を超音波加熱等によりワイヤボ
ンディングを行う構成となっている。
て、Ａｕ線等のワイヤ５を超音波加熱等によりワイヤボ
ンディングを行う構成となっている。
【００３１】本実施例においては、ガラス基板１の上に
おいて、ワイヤボンディングを行うための新たなスペ−
スを必要としないため、従来の通常の電極へのワイヤボ
ンディングと同様の面積しか必要としない。そのため、
素子の小型化、微細化に対応することができる。
おいて、ワイヤボンディングを行うための新たなスペ−
スを必要としないため、従来の通常の電極へのワイヤボ
ンディングと同様の面積しか必要としない。そのため、
素子の小型化、微細化に対応することができる。
【００３２】本実施例においては、ボンディングパッド
４とＩＴＯ２の間の膜としてアモルファスシリコンを使
用したが、上述したとおり、ＩＴＯ，ボンディングパッ
ドとの接合性が高く、かつ、導電性を有するものであれ
ば、他の材料による膜であっても構わないことは言うま
でもない。
４とＩＴＯ２の間の膜としてアモルファスシリコンを使
用したが、上述したとおり、ＩＴＯ，ボンディングパッ
ドとの接合性が高く、かつ、導電性を有するものであれ
ば、他の材料による膜であっても構わないことは言うま
でもない。
【００３３】実施例２
本実施例は、実施例１と同様に、ＩＴＯ，ボンディング
パッドとの両方と接合性の高い膜を利用したものである
が、該膜が導電性を有さない点において異なっている。
パッドとの両方と接合性の高い膜を利用したものである
が、該膜が導電性を有さない点において異なっている。
【００３４】ガラス基板１の上にはＩＴＯ２が設けられ
ている。
ている。
【００３５】そして、該ＩＴＯ２の上面には、ＳｉＯｘ
膜３２が形成されている。該ＳｉＯｘ膜３２は、ＩＴ
Ｏ，ボンディングパッドとの接合性は良いが、導電性を
有していない。本実施例においては、該ＳｉＯｘ膜３２
をプラズマ−ＣＶＤにより形成しているが、これに限定
されるものではなく、上述した特性を有する膜を形成す
ることができれば、他の方法により形成しても構わな
い。
膜３２が形成されている。該ＳｉＯｘ膜３２は、ＩＴ
Ｏ，ボンディングパッドとの接合性は良いが、導電性を
有していない。本実施例においては、該ＳｉＯｘ膜３２
をプラズマ−ＣＶＤにより形成しているが、これに限定
されるものではなく、上述した特性を有する膜を形成す
ることができれば、他の方法により形成しても構わな
い。
【００３６】該ＳｉＯｘ膜３２の上には、電極４２が設
けられている。この電極４２は、ボンディングパッドと
しての役割を果たすもので、ＳｉＯｘ膜３２との接合性
が良ければ、特に材料は限定されない。
けられている。この電極４２は、ボンディングパッドと
しての役割を果たすもので、ＳｉＯｘ膜３２との接合性
が良ければ、特に材料は限定されない。
【００３７】上述したとおりＳｉＯｘは導電性を有しな
いため、該電極４２とＩＴＯ２との電気的導通は、該電
極４２をＩＴＯ２のＳｉＯｘの設けられていない領域部
分２２にまで伸ばし、ＩＴＯ２と接合させることによ
り、確保している。
いため、該電極４２とＩＴＯ２との電気的導通は、該電
極４２をＩＴＯ２のＳｉＯｘの設けられていない領域部
分２２にまで伸ばし、ＩＴＯ２と接合させることによ
り、確保している。
【００３８】該領域部分２２における接合は、電極４２
とＩＴＯ２との直接的なもので、これは上述したとおり
接合性が低く、剥がれやすいものではある。しかし、該
接合は、単に電気的な導通を確保するためだけのもので
あり、ボンディングされたワイヤ５からの応力を直接受
けることはないため、剥離等の問題が生じることはな
い。
とＩＴＯ２との直接的なもので、これは上述したとおり
接合性が低く、剥がれやすいものではある。しかし、該
接合は、単に電気的な導通を確保するためだけのもので
あり、ボンディングされたワイヤ５からの応力を直接受
けることはないため、剥離等の問題が生じることはな
い。
【００３９】ワイヤ５のボンディングは、電極４２のＳ
ｉＯｘ膜３２上に位置する部分でなされるが、該電極４
２とＳｉＯｘ膜３２との接合は十分に強いため、ワイヤ
５からの応力に十分耐えることができる。
ｉＯｘ膜３２上に位置する部分でなされるが、該電極４
２とＳｉＯｘ膜３２との接合は十分に強いため、ワイヤ
５からの応力に十分耐えることができる。
【００４０】本実施例においては、ワイヤボンディング
の技術を利用して、ＩＴＯ２とワイヤ５との電気的接続
を図ることができる。
の技術を利用して、ＩＴＯ２とワイヤ５との電気的接続
を図ることができる。
【００４１】また、ＳｉＯｘ３２は、絶縁体であるた
め、ワイヤ５のボンディングは、必ずしも該ワイヤ５と
電気的に接続されるべきＩＴＯ２の上側の位置で行う必
要はない。つまり、あるＩＴＯ２の電極４２を、他のＩ
ＴＯ２上に形成されたＳｉＯｘ膜３２の上まで伸ばし、
そこで、ワイヤボンディングを行うこともでき、回路設
計における自由度が大きくなった。
め、ワイヤ５のボンディングは、必ずしも該ワイヤ５と
電気的に接続されるべきＩＴＯ２の上側の位置で行う必
要はない。つまり、あるＩＴＯ２の電極４２を、他のＩ
ＴＯ２上に形成されたＳｉＯｘ膜３２の上まで伸ばし、
そこで、ワイヤボンディングを行うこともでき、回路設
計における自由度が大きくなった。
【００４２】例えば、ＩＴＯ２が複数ある場合には、い
ずれか一つのＩＴＯ２の上に設けられたＳｉＯｘ膜３２
上において、全てのＩＴＯ２のワイヤのボンディングを
行うことも可能である。
ずれか一つのＩＴＯ２の上に設けられたＳｉＯｘ膜３２
上において、全てのＩＴＯ２のワイヤのボンディングを
行うことも可能である。
【００４３】さらに、ＳｉＯｘ膜３２の電極４２の形成
されていない部分においては、ＳｉＯｘ膜３２がＩＴＯ
２の保護膜として機能するため、素子の耐環境性が高ま
る。
されていない部分においては、ＳｉＯｘ膜３２がＩＴＯ
２の保護膜として機能するため、素子の耐環境性が高ま
る。
【００４４】この耐環境性等については、ＳｉＯｘ膜３
２の上に、ＳｉＯｘよりも更に緻密な膜、例えば、Ｓｉ
Ｎの膜を設けることにより、ＳｉＯｘの保護膜としての
機能をより高めることができる。この例を図３に示し
た。
２の上に、ＳｉＯｘよりも更に緻密な膜、例えば、Ｓｉ
Ｎの膜を設けることにより、ＳｉＯｘの保護膜としての
機能をより高めることができる。この例を図３に示し
た。
【００４５】この場合には、緻密で、保護膜としては優
れた特性を有しながら、ＩＴＯとの接合性の悪さから、
従来、ＩＴＯに対しては使用できなかった、ＳＩＮ膜を
保護膜として使用することができ、耐環境性を向上させ
ることができる。また、ＳｉＮは誘電率がＳｉＯｘより
も高いため、トランジスタ等への用途においては、より
有用である。
れた特性を有しながら、ＩＴＯとの接合性の悪さから、
従来、ＩＴＯに対しては使用できなかった、ＳＩＮ膜を
保護膜として使用することができ、耐環境性を向上させ
ることができる。また、ＳｉＮは誘電率がＳｉＯｘより
も高いため、トランジスタ等への用途においては、より
有用である。
【００４６】なお、この場合も、新たに設ける膜は、Ｓ
ｉＯｘと電極との両方と接合性に優れたものに限られる
ことは当然である。
ｉＯｘと電極との両方と接合性に優れたものに限られる
ことは当然である。
【００４７】以上説明してきた全ての実施例について、
具体的にワイヤボンディングを行い、引っ張り強度を測
定した。その結果、全ての実施例において、引っ張り強
度が１０ｇ以上と、十分な強度を示した。
具体的にワイヤボンディングを行い、引っ張り強度を測
定した。その結果、全ての実施例において、引っ張り強
度が１０ｇ以上と、十分な強度を示した。
【００４８】なお、該測定条件は以下のとおりである。
【００４９】
ワイヤ：φ３０μｍ Ａｕ線
ボンディング：超音波加熱によるボ−ルボンディング
（ボ−ルφ９０μｍ）
【００５０】
【発明の効果】本発明によれば、ＳｎＯ2，Ｉｎ2Ｏ3を
含む膜、例えば、ＮＥＳＡ膜、ＩＴＯ膜の利用に際し
て、ワイヤボンディングの技術を適用することができ
る。
含む膜、例えば、ＮＥＳＡ膜、ＩＴＯ膜の利用に際し
て、ワイヤボンディングの技術を適用することができ
る。
【００５１】この場合、基板上においてボンディングの
ために必要とする面積も、他の電極のボンディングの場
合と同様である。
ために必要とする面積も、他の電極のボンディングの場
合と同様である。
【００５２】本発明の別の態様においても同様にワイヤ
ボンディングの技術が適用できる。この場合、ボンディ
ングは、基板上に設けられている他の電極等の上でも行
うことができ、設計の自由度が増した。さらに、耐環境
性等の点で優れたＳｉＮを上述の導電成膜に対し利用で
きる。
ボンディングの技術が適用できる。この場合、ボンディ
ングは、基板上に設けられている他の電極等の上でも行
うことができ、設計の自由度が増した。さらに、耐環境
性等の点で優れたＳｉＮを上述の導電成膜に対し利用で
きる。
【図１】本発明の第１の実施例を示す構造図である。
【図２】本発明の第２の実施例を示す構造図である。
【図３】第２の実施例において、ＳｉＮ膜を設けた例を
示す構造図である。
示す構造図である。
【図４】従来技術による接合部を示す構造図である。
１：ガラス基板、２：ＩＴＯ、４：ボンディングパッ
ド、５：ワイヤ、２２：領域、３０：アモルファスシリ
コン膜、３２：ＳｉＯｘ膜、３４：ＳｉＮ膜、４２：電
極、７０：基板、７２：ＩＴＯ、７４：ボンディングパ
ッド、７６：ワイヤ
ド、５：ワイヤ、２２：領域、３０：アモルファスシリ
コン膜、３２：ＳｉＯｘ膜、３４：ＳｉＮ膜、４２：電
極、７０：基板、７２：ＩＴＯ、７４：ボンディングパ
ッド、７６：ワイヤ
Claims (7)
- 【請求項１】基板と、 Ｉｎ2Ｏ3，ＳｎＯ2からなる群より選ばれた少なくとも
一種類の物質を含み、 上記基板上に設けられた導電性膜と、 上記導電性膜上に設けられた、シリコンを含む膜と、 該シリコンを含む膜上に設けられた金属膜と、 を備えたことを特徴とする電極構造。 - 【請求項２】上記シリコンを含む膜は、該膜に導電性を
付与しうる物質を含むことを特徴とする請求項１記載の
電極構造。 - 【請求項３】基板と、 Ｉｎ2Ｏ3，ＳｎＯ2からなる群より選ばれた少なくとも
一種類の物質を含み、 上記基板上に設けられた導電性膜と、 上記導電性膜上に設けられたＳｉＯｘを含む膜と、 該ＳｉＯｘを含む膜上に形成され、かつ、上記導電性膜
との電気的導通を有する金属膜と、 を備えたことを特徴とする電極構造。 - 【請求項４】上記ＳｉＯｘを含む膜と、上記金属膜との
間には、ＳｉＮを含む膜が形成されていることを特徴と
する請求項３記載の電極構造。 - 【請求項５】Ｉｎ2Ｏ3，ＳｎＯ2からなる群より選ばれ
た少なくとも一種類の物質を含む導電性膜と、金属との
接合を、Ｓｉを含む膜を介して行うことを特徴とする電
極接合方法。 - 【請求項６】Ｉｎ2Ｏ3，ＳｎＯ2からなる群より選ばれ
た少なくとも一種類の物質を含む導電性膜と、金属との
接合を、上記導電性膜上にＳｉＯｘを含む膜を形成し、
さらに、その上に該導電性膜と電気的導通部分を有する
上記金属膜を形成して行うことを特徴とする電極接合方
法。 - 【請求項７】上記ＳｉＯｘを含む膜と、上記金属膜との
間には、ＳｉＮを含む膜が形成されていることを特徴と
する請求項３記載の電極接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170923A JPH0521508A (ja) | 1991-07-11 | 1991-07-11 | 電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170923A JPH0521508A (ja) | 1991-07-11 | 1991-07-11 | 電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521508A true JPH0521508A (ja) | 1993-01-29 |
Family
ID=15913865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170923A Pending JPH0521508A (ja) | 1991-07-11 | 1991-07-11 | 電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521508A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114396A1 (ja) * | 2007-03-19 | 2008-09-25 | Fujitsu Limited | 積層型表示素子及びその製造方法 |
-
1991
- 1991-07-11 JP JP3170923A patent/JPH0521508A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114396A1 (ja) * | 2007-03-19 | 2008-09-25 | Fujitsu Limited | 積層型表示素子及びその製造方法 |
| JPWO2008114396A1 (ja) * | 2007-03-19 | 2010-07-01 | 富士通株式会社 | 積層型表示素子及びその製造方法 |
| US7852439B2 (en) | 2007-03-19 | 2010-12-14 | Fujitsu Limited | Multi-layer display element and manufacturing method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741309B2 (en) | Liquid crystal display | |
| JPS629642A (ja) | 半導体装置の製造方法 | |
| US4295711A (en) | Liquid crystal display device | |
| JPH0454931B2 (ja) | ||
| JPH0546930B2 (ja) | ||
| US5123986A (en) | Conductive connecting method | |
| JPH0521508A (ja) | 電極構造 | |
| JPH06302645A (ja) | 電子部品の端子接続方法とこの接続方法で接続した電子機器およびその端子接続用バンプ | |
| JPH04150512A (ja) | 表面弾性波素子 | |
| JPH0775177B2 (ja) | 接合構造 | |
| JP3004317B2 (ja) | 液晶表示装置 | |
| JPS59129833A (ja) | 液晶表示素子 | |
| JPS59129834A (ja) | 液晶表示素子 | |
| JP2022145338A (ja) | 透明導電性接合構造及び温度センサ | |
| JP2715556B2 (ja) | 液晶デバイスの接合方法 | |
| JPH02259728A (ja) | 液晶表示装置 | |
| JPH06202139A (ja) | 液晶表示装置およびその製造方法 | |
| JPS5972184A (ja) | 光電変換装置 | |
| JPS6355789B2 (ja) | ||
| JPH01129471A (ja) | 薄膜太陽電池 | |
| KR830000113B1 (ko) | 반도체 압력 변환기 | |
| JPH0641216Y2 (ja) | 液晶素子 | |
| JPS61168224A (ja) | 金属配線層 | |
| JPS59214889A (ja) | アクテイブパネルの外部結線方法 | |
| JPH0823638B2 (ja) | 液晶表示パネル |