JPH05190865A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法Info
- Publication number
- JPH05190865A JPH05190865A JP4025679A JP2567992A JPH05190865A JP H05190865 A JPH05190865 A JP H05190865A JP 4025679 A JP4025679 A JP 4025679A JP 2567992 A JP2567992 A JP 2567992A JP H05190865 A JPH05190865 A JP H05190865A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor material
- insulating film
- material film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 26
- 238000000059 patterning Methods 0.000 abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000003475 lamination Methods 0.000 abstract 1
- 238000012856 packing Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000010410 layer Substances 0.000 description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ＥＰＲＯＭの高集積化と、高集積化をした場
合の半導体基板への接合リーク電流の増加を防ぐ。 【構成】 半導体基板１の上に第１の絶縁膜２，第１の
非晶質シリコン膜３，第１のゲート絶縁膜４，第１の多
結晶シリコン膜５，第２のゲート絶縁膜６，第２の多結
晶シリコン膜７を順次積層形成し、素子分離領域９のみ
を露出させるようにパターンニングマスク８を用いて第
２の多結晶シリコン膜７から第１の非晶質シリコン膜３
までのエッチングを行う。その後、制御ゲート電極など
を経て、ドレイン領域２２，ソース領域２３を第１の非
晶質シリコン膜３上に形成する。これにより、浮遊ゲー
ト電極と素子分離領域は自己整合的に形成されるので高
集積化が可能、また基板上に拡散層を形成しないのでリ
ーク電流が生じない。
合の半導体基板への接合リーク電流の増加を防ぐ。 【構成】 半導体基板１の上に第１の絶縁膜２，第１の
非晶質シリコン膜３，第１のゲート絶縁膜４，第１の多
結晶シリコン膜５，第２のゲート絶縁膜６，第２の多結
晶シリコン膜７を順次積層形成し、素子分離領域９のみ
を露出させるようにパターンニングマスク８を用いて第
２の多結晶シリコン膜７から第１の非晶質シリコン膜３
までのエッチングを行う。その後、制御ゲート電極など
を経て、ドレイン領域２２，ソース領域２３を第１の非
晶質シリコン膜３上に形成する。これにより、浮遊ゲー
ト電極と素子分離領域は自己整合的に形成されるので高
集積化が可能、また基板上に拡散層を形成しないのでリ
ーク電流が生じない。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性半導体記憶装
置の製造方法に関し、特に２層ゲート電極トランジスタ
を有する不揮発性半導体記憶装置の製造方法に関する。
置の製造方法に関し、特に２層ゲート電極トランジスタ
を有する不揮発性半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】従来の不揮発性半導体記憶装置の平面図
を図１８に、製造方法を図１９〜図２４に示す。以下、
この製造方法について図を参照して説明する。図１９
（ａ）〜図２４（ａ）は、図１８のＡ−Ａ′に沿った各
工程毎の断面図、図１９（ｂ）〜図２４（ｂ）は、図１
８のＢ−Ｂ′に沿った各工程毎の断面図を示している。
を図１８に、製造方法を図１９〜図２４に示す。以下、
この製造方法について図を参照して説明する。図１９
（ａ）〜図２４（ａ）は、図１８のＡ−Ａ′に沿った各
工程毎の断面図、図１９（ｂ）〜図２４（ｂ）は、図１
８のＢ−Ｂ′に沿った各工程毎の断面図を示している。
【０００３】図１８において、２００はドレイン領域、
２０１はソース領域、２０２は、チャンネル領域、２０
３は制御ゲート電極、２０４は浮遊ゲート電極、２０５
はドレインコンタクト孔、２０６は金属配線、２０７は
素子分離領域である。
２０１はソース領域、２０２は、チャンネル領域、２０
３は制御ゲート電極、２０４は浮遊ゲート電極、２０５
はドレインコンタクト孔、２０６は金属配線、２０７は
素子分離領域である。
【０００４】まず、例えばシリコン等からなる半導体基
板１の所定領域に、例えば二酸化シリコン等からなる第
１の絶縁膜２と第１のゲート絶縁膜４を既知の方法で形
成する。次に第１の多結晶シリコン膜５を所定領域にパ
ターンニングした後に、例えば二酸化シリコン等の第２
のゲート絶縁膜６を形成する（図１９（ａ），
（ｂ））。
板１の所定領域に、例えば二酸化シリコン等からなる第
１の絶縁膜２と第１のゲート絶縁膜４を既知の方法で形
成する。次に第１の多結晶シリコン膜５を所定領域にパ
ターンニングした後に、例えば二酸化シリコン等の第２
のゲート絶縁膜６を形成する（図１９（ａ），
（ｂ））。
【０００５】続いて第２の多結晶シリコン膜７を形成す
る（図２０（ａ），（ｂ））。次に制御ゲート電極とな
る部分だけを覆うように、例えばレジスト等のパターン
ニングマスク１５を形成し、このマスクにより第２の多
結晶シリコン膜７，第２のゲート絶縁膜６，第１の多結
晶シリコン膜５を順次選択的にエッチングする。これら
のエッチング技術としては、寸法偏差を小さくするため
に、例えばリアクティブ・イオン・エッチング等の異方
性エッチングを使用するのが一般的である（図２１
（ａ），（ｂ））。
る（図２０（ａ），（ｂ））。次に制御ゲート電極とな
る部分だけを覆うように、例えばレジスト等のパターン
ニングマスク１５を形成し、このマスクにより第２の多
結晶シリコン膜７，第２のゲート絶縁膜６，第１の多結
晶シリコン膜５を順次選択的にエッチングする。これら
のエッチング技術としては、寸法偏差を小さくするため
に、例えばリアクティブ・イオン・エッチング等の異方
性エッチングを使用するのが一般的である（図２１
（ａ），（ｂ））。
【０００６】続いて露出している第１のゲート絶縁膜４
を除去し、パターンニングマスク１５を除去した後、例
えば二酸化シリコン等の第７の絶縁膜３４を形成する。
次に例えばヒ素などのＮ型不純物注入を行い、ドレイン
領域２２とソース領域２３を形成する。例えば、ＴＥＯ
Ｓ ＢＰＳＧ等の第１の層間絶縁膜２５を減圧化学的気
相成長法等を用いて形成する（図２２（ａ），
（ｂ））。
を除去し、パターンニングマスク１５を除去した後、例
えば二酸化シリコン等の第７の絶縁膜３４を形成する。
次に例えばヒ素などのＮ型不純物注入を行い、ドレイン
領域２２とソース領域２３を形成する。例えば、ＴＥＯ
Ｓ ＢＰＳＧ等の第１の層間絶縁膜２５を減圧化学的気
相成長法等を用いて形成する（図２２（ａ），
（ｂ））。
【０００７】更に、例えばパターンニングマスク２６を
用いてドレインコンタクト２７とソースコンタクト（図
示せず）を開孔する（図２３（ａ），（ｂ））。
用いてドレインコンタクト２７とソースコンタクト（図
示せず）を開孔する（図２３（ａ），（ｂ））。
【０００８】パターンニングマスク２６を除去後、例え
ばアルミ等の金属配線２８をパターンニングすると、図
２４（ａ），（ｂ）に示すような不揮発性半導体記憶装
置を得る。
ばアルミ等の金属配線２８をパターンニングすると、図
２４（ａ），（ｂ）に示すような不揮発性半導体記憶装
置を得る。
【０００９】
【発明が解決しようとする課題】上述した従来の不揮発
性半導体記憶装置の製造方法では、半導体基板上を酸化
して素子分離領域を形成するためにバースビークの発生
は避けられない。
性半導体記憶装置の製造方法では、半導体基板上を酸化
して素子分離領域を形成するためにバースビークの発生
は避けられない。
【００１０】このバースビークは、チャンネル幅を減少
させてチャンネル電流の減少を生じさせるばかりでな
く、素子分離領域の縮少化を困難にする。このことは、
メモリセルの高集積化にとって重大な障害となる。
させてチャンネル電流の減少を生じさせるばかりでな
く、素子分離領域の縮少化を困難にする。このことは、
メモリセルの高集積化にとって重大な障害となる。
【００１１】また、従来のドレイン・ソース領域は半導
体基板上に設けられているために、電圧印加時の接合リ
ーク電流が生じてしまうことが避けられなかった。これ
は、高集積化時に、無駄な消費電流が生じてしまうとい
う問題点があった。
体基板上に設けられているために、電圧印加時の接合リ
ーク電流が生じてしまうことが避けられなかった。これ
は、高集積化時に、無駄な消費電流が生じてしまうとい
う問題点があった。
【００１２】本発明の目的は、ＥＰＲＯＭの高集積化
と、高集積化をした場合の半導体基板への接合リーク電
流の増加を防止した不揮発性半導体記憶装置の製造方法
を提供することにある。
と、高集積化をした場合の半導体基板への接合リーク電
流の増加を防止した不揮発性半導体記憶装置の製造方法
を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る不揮発性半導体記憶装置の製造方法に
おいては、制御ゲート電極と浮遊ゲート電極を有する２
層ゲート電極構造の不揮発性半導体記憶装置の製造方法
において、半導体基板の表面に第１の絶縁膜，第１の半
導体材料膜，第１のゲート絶縁膜，第２の半導体材料
膜，第２のゲート絶縁膜，第３の半導体材料膜を順次積
層し形成する工程と、所定領域の前記第３の半導体材料
膜，第２のゲート絶縁膜，第２の半導体材料膜，第１の
ゲート絶縁膜，第１の半導体材料膜を順次選択的に除去
する工程と、第２の絶縁膜を形成しエッチバックする工
程と、第４の半導体材料膜を積層し形成する工程とを含
むものである。
め、本発明に係る不揮発性半導体記憶装置の製造方法に
おいては、制御ゲート電極と浮遊ゲート電極を有する２
層ゲート電極構造の不揮発性半導体記憶装置の製造方法
において、半導体基板の表面に第１の絶縁膜，第１の半
導体材料膜，第１のゲート絶縁膜，第２の半導体材料
膜，第２のゲート絶縁膜，第３の半導体材料膜を順次積
層し形成する工程と、所定領域の前記第３の半導体材料
膜，第２のゲート絶縁膜，第２の半導体材料膜，第１の
ゲート絶縁膜，第１の半導体材料膜を順次選択的に除去
する工程と、第２の絶縁膜を形成しエッチバックする工
程と、第４の半導体材料膜を積層し形成する工程とを含
むものである。
【００１４】また、前記第１の半導体材料膜は、ソース
・ドレイン領域及びチャンネル領域であり、前記第２の
半導体材料膜は浮遊ゲート電極であり、前記第３の半導
体材料膜と前記第４の半導体材料膜は制御ゲート電極で
あり、隣りあう前記第１の半導体材料膜の間は素子分離
領域である。
・ドレイン領域及びチャンネル領域であり、前記第２の
半導体材料膜は浮遊ゲート電極であり、前記第３の半導
体材料膜と前記第４の半導体材料膜は制御ゲート電極で
あり、隣りあう前記第１の半導体材料膜の間は素子分離
領域である。
【００１５】さらに、本発明に係る不揮発性半導体記憶
装置の製造方法においては、制御ゲート電極と浮遊ゲー
ト電極を有する２層ゲート電極構造の不揮発性半導体記
憶装置の製造方法において、半導体基板の表面に第１の
絶縁膜，第１の半導体材料膜，第１のゲート絶縁膜，第
２の半導体材料膜，第２のゲート絶縁膜，第３の半導体
材料膜を順次積層し形成する工程と、所定領域の前記第
３の半導体材料膜，第２のゲート絶縁膜，第２の半導体
材料膜，第１のゲート絶縁膜，第１の半導体材料膜を順
次選択的に除去する工程と、第２の絶縁膜を形成しエッ
チバックする工程と、第４の半導体材料膜，第３の絶縁
膜を順次積層し形成する工程と、所定領域の前記第３の
絶縁膜，第４の半導体材料膜，第３の半導体材料膜，第
２のゲート絶縁膜，第２の半導体材料膜を順次選択的に
除去する工程と、ソース・ドレイン領域を形成する工程
とを含むものである。
装置の製造方法においては、制御ゲート電極と浮遊ゲー
ト電極を有する２層ゲート電極構造の不揮発性半導体記
憶装置の製造方法において、半導体基板の表面に第１の
絶縁膜，第１の半導体材料膜，第１のゲート絶縁膜，第
２の半導体材料膜，第２のゲート絶縁膜，第３の半導体
材料膜を順次積層し形成する工程と、所定領域の前記第
３の半導体材料膜，第２のゲート絶縁膜，第２の半導体
材料膜，第１のゲート絶縁膜，第１の半導体材料膜を順
次選択的に除去する工程と、第２の絶縁膜を形成しエッ
チバックする工程と、第４の半導体材料膜，第３の絶縁
膜を順次積層し形成する工程と、所定領域の前記第３の
絶縁膜，第４の半導体材料膜，第３の半導体材料膜，第
２のゲート絶縁膜，第２の半導体材料膜を順次選択的に
除去する工程と、ソース・ドレイン領域を形成する工程
とを含むものである。
【００１６】また、前記第１の半導体材料膜は浮遊ゲー
ト電極下がチャネル領域で、それ以外の領域はソース・
ドレイン領域であり、前記第２の半導体材料膜は浮遊ゲ
ート電極であり、前記第３の半導体材料膜と前記第４の
半導体材料膜は制御ゲート電極である。
ト電極下がチャネル領域で、それ以外の領域はソース・
ドレイン領域であり、前記第２の半導体材料膜は浮遊ゲ
ート電極であり、前記第３の半導体材料膜と前記第４の
半導体材料膜は制御ゲート電極である。
【００１７】
【作用】図１３（ａ），（ｂ）に示すように、半導体基
板１上に第１の絶縁膜２，第１の非晶質シリコン膜３，
第１のゲート絶縁膜４，第１の多結晶シリコン膜５，第
２のゲート絶縁膜６，第２の多結晶シリコン膜７を順次
積層形成し、素子分離領域９のみを露出させるようにパ
ターンニングマスク８を用いて第２の多結晶シリコン膜
７から第１の非晶質シリコン膜３までのエッチングを行
う。その後、制御ゲート電極などを経て、ドレイン領域
２２，ソース領域２３を第１の非晶質シリコン膜３上に
形成する。
板１上に第１の絶縁膜２，第１の非晶質シリコン膜３，
第１のゲート絶縁膜４，第１の多結晶シリコン膜５，第
２のゲート絶縁膜６，第２の多結晶シリコン膜７を順次
積層形成し、素子分離領域９のみを露出させるようにパ
ターンニングマスク８を用いて第２の多結晶シリコン膜
７から第１の非晶質シリコン膜３までのエッチングを行
う。その後、制御ゲート電極などを経て、ドレイン領域
２２，ソース領域２３を第１の非晶質シリコン膜３上に
形成する。
【００１８】これにより、浮遊ゲート電極と素子分離領
域は自己整合的に形成されることとなる。
域は自己整合的に形成されることとなる。
【００１９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２０】（実施例１）図１は本発明の実施例を示す
平面図、図２〜図１３は、本発明の実施例１を説明する
ための工程順を示す半導体チップの断面図であり、図２
（ａ）〜図１３（ａ）は図１のＡ−Ａ′に沿った断面図
であり、また図２（ｂ）〜図１３（ｂ）は図１のＢ−
Ｂ′に沿った断面図である。
平面図、図２〜図１３は、本発明の実施例１を説明する
ための工程順を示す半導体チップの断面図であり、図２
（ａ）〜図１３（ａ）は図１のＡ−Ａ′に沿った断面図
であり、また図２（ｂ）〜図１３（ｂ）は図１のＢ−
Ｂ′に沿った断面図である。
【００２１】図１において、１００はドレイン領域，１
０１はソース領域，１０２はチャンネル領域，浮遊ゲー
ト電極，１０３は制御ゲート電極，１０４はソースコン
タクト形成パターン，１０５はソース配線領域，１０６
はドレインコンタクト孔，１０７は金属配線，１０８は
素子分離領域である。
０１はソース領域，１０２はチャンネル領域，浮遊ゲー
ト電極，１０３は制御ゲート電極，１０４はソースコン
タクト形成パターン，１０５はソース配線領域，１０６
はドレインコンタクト孔，１０７は金属配線，１０８は
素子分離領域である。
【００２２】このチップの製造に当たっては、まず例え
ばＰ型シリコンからなる半導体基板１の表面を例えば９
８０℃のスチーム雰囲気で酸化し、厚さ６０００Åの二
酸化シリコン等の第１の絶縁膜２を形成する。次に例え
ば５００℃の減圧化学的気相成長法により厚さ６００Å
の第１の非晶質シリコン膜３を成長させ、例えば６００
℃の窒素雰囲気で１２時間アニールする。次に例えばボ
ロン等のＰ型不純物を３×１０-16ｃｍ-3の濃度になる
ようにドーピングした後に、例えば減圧化学的気相成長
法で厚さ２５０Åの二酸化シリコン等の第１のゲート絶
縁膜４を形成する。次に例えば減圧化学的気相成長法で
厚さ１５００ÅのＮ型不純物をドーピングされた第１の
多結晶シリコン膜５を形成し、続いて例えば化学的気相
成長法で厚さ２００Åの二酸化シリコン等の第２のゲー
ト絶縁膜６を形成し、さらに例えば減圧化学的気相成長
法で厚さ５００ÅのＮ型不純物をドーピングされた第２
の多結晶シリコン膜７を形成すると図２（ａ），（ｂ）
の構造を得る。
ばＰ型シリコンからなる半導体基板１の表面を例えば９
８０℃のスチーム雰囲気で酸化し、厚さ６０００Åの二
酸化シリコン等の第１の絶縁膜２を形成する。次に例え
ば５００℃の減圧化学的気相成長法により厚さ６００Å
の第１の非晶質シリコン膜３を成長させ、例えば６００
℃の窒素雰囲気で１２時間アニールする。次に例えばボ
ロン等のＰ型不純物を３×１０-16ｃｍ-3の濃度になる
ようにドーピングした後に、例えば減圧化学的気相成長
法で厚さ２５０Åの二酸化シリコン等の第１のゲート絶
縁膜４を形成する。次に例えば減圧化学的気相成長法で
厚さ１５００ÅのＮ型不純物をドーピングされた第１の
多結晶シリコン膜５を形成し、続いて例えば化学的気相
成長法で厚さ２００Åの二酸化シリコン等の第２のゲー
ト絶縁膜６を形成し、さらに例えば減圧化学的気相成長
法で厚さ５００ÅのＮ型不純物をドーピングされた第２
の多結晶シリコン膜７を形成すると図２（ａ），（ｂ）
の構造を得る。
【００２３】続いて、例えばレジスト等のパターンニン
グマスク８を素子分離領域のみを露出するようにパター
ンニングし、このマスクを用いて第２の多結晶シリコン
膜７，第２のゲート絶縁膜６，第１の多結晶シリコン膜
５，第１のゲート絶縁膜４，第１の非晶質シリコン膜３
を順次選択的にエッチングし素子分離領域９を形成す
る。このエッチング技術には一般的にリアクティブ・イ
オン・エッチング法による異方性エッチングを使用す
る。この結果、図３（ａ），（ｂ）の構造を得る。
グマスク８を素子分離領域のみを露出するようにパター
ンニングし、このマスクを用いて第２の多結晶シリコン
膜７，第２のゲート絶縁膜６，第１の多結晶シリコン膜
５，第１のゲート絶縁膜４，第１の非晶質シリコン膜３
を順次選択的にエッチングし素子分離領域９を形成す
る。このエッチング技術には一般的にリアクティブ・イ
オン・エッチング法による異方性エッチングを使用す
る。この結果、図３（ａ），（ｂ）の構造を得る。
【００２４】パターンニングマスク８を除去したのちに
例えば減圧化学的気相成長法で厚さ２０００Åの二酸化
シリコン等の第２の絶縁膜１０を形成する。次に例えば
リアクティブ・イオン・エッチング法で異方性エッチン
グを行い、第２の絶縁膜１０をエッチバックし、素子分
離領域９の側壁に残すと、図４（ａ），（ｂ）の構造を
得る。
例えば減圧化学的気相成長法で厚さ２０００Åの二酸化
シリコン等の第２の絶縁膜１０を形成する。次に例えば
リアクティブ・イオン・エッチング法で異方性エッチン
グを行い、第２の絶縁膜１０をエッチバックし、素子分
離領域９の側壁に残すと、図４（ａ），（ｂ）の構造を
得る。
【００２５】引き続き例えば減圧化学的気相成長法で厚
さ５００ÅのＮ型不純物をドーピングされた第３の多結
晶シリコン膜１１を形成した後、例えばスパッタ等で厚
さ１５００ÅのＷＳｉ等のシリサイド膜１２と例えば厚
さ５００Åのシリコン膜１３を形成する。続いて例えば
減圧化学的気相成長法で厚さ２５００Åの二酸化シリコ
ン等の第３の絶縁膜１４を形成すると、図５（ａ），
（ｂ）の構造を得る。
さ５００ÅのＮ型不純物をドーピングされた第３の多結
晶シリコン膜１１を形成した後、例えばスパッタ等で厚
さ１５００ÅのＷＳｉ等のシリサイド膜１２と例えば厚
さ５００Åのシリコン膜１３を形成する。続いて例えば
減圧化学的気相成長法で厚さ２５００Åの二酸化シリコ
ン等の第３の絶縁膜１４を形成すると、図５（ａ），
（ｂ）の構造を得る。
【００２６】続いて例えばレジスト等のパターンニング
マスク１５を制御ゲート電極領域のみを覆うようにパタ
ーンニングして、例えばリアクティブ・イオン・エッチ
ング法で異方性エッチングを行い、第３の絶縁膜１４，
シリコン膜１３，シリサイド膜１２，第３の多結晶シリ
コン膜１１，第２の多結晶シリコン膜７，第２のゲート
絶縁膜６，第１の多結晶シリコン膜５を順次選択的にエ
ッチングすると、図６（ａ），（ｂ）の構造を得る。
マスク１５を制御ゲート電極領域のみを覆うようにパタ
ーンニングして、例えばリアクティブ・イオン・エッチ
ング法で異方性エッチングを行い、第３の絶縁膜１４，
シリコン膜１３，シリサイド膜１２，第３の多結晶シリ
コン膜１１，第２の多結晶シリコン膜７，第２のゲート
絶縁膜６，第１の多結晶シリコン膜５を順次選択的にエ
ッチングすると、図６（ａ），（ｂ）の構造を得る。
【００２７】パターンニングマスク１５を除去したの
ち、例えば減圧化学的気相成長法で厚さ２０００Åの二
酸化シリコン等の第４の絶縁膜１６を形成すると、図７
（ａ），（ｂ）の構造を得る。
ち、例えば減圧化学的気相成長法で厚さ２０００Åの二
酸化シリコン等の第４の絶縁膜１６を形成すると、図７
（ａ），（ｂ）の構造を得る。
【００２８】次に例えばレジスト等のパターンニングマ
スク１７をソース領域のみを露出するようにパターンニ
ングし、例えばリアクティブ・イオン・エッチング法で
第４の絶縁膜１６をエッチバックしてソースコンタクト
孔１８を開孔すると、図８（ａ），（ｂ）の構造を得
る。
スク１７をソース領域のみを露出するようにパターンニ
ングし、例えばリアクティブ・イオン・エッチング法で
第４の絶縁膜１６をエッチバックしてソースコンタクト
孔１８を開孔すると、図８（ａ），（ｂ）の構造を得
る。
【００２９】次にパターンニングマスク１７を除去す
る。続いて例えば減圧化学的気相成長法で厚さ１０００
ÅのＮ型不純物をドーピングされた第４の多結晶シリコ
ン膜１９を形成した後に、例えばレジスト等のパターン
ニングマスク２０をソースコンタクト孔を覆うようにパ
ターンニングし、例えばリアクティブ・イオン・エッチ
ング法などでエッチングを行うと、図９（ａ），（ｂ）
の構造を得る。
る。続いて例えば減圧化学的気相成長法で厚さ１０００
ÅのＮ型不純物をドーピングされた第４の多結晶シリコ
ン膜１９を形成した後に、例えばレジスト等のパターン
ニングマスク２０をソースコンタクト孔を覆うようにパ
ターンニングし、例えばリアクティブ・イオン・エッチ
ング法などでエッチングを行うと、図９（ａ），（ｂ）
の構造を得る。
【００３０】次にパターンニングマスク２０を除去す
る。次に例えばリアクティブ・イオン・エッチング法で
ドレイン側の第４の絶縁膜１６をエッチバックした後、
不純物ドーピングをするためのマスクとして例えば常圧
化学的気相成長法で厚さ２５０Åの二酸化シリコン等の
第５の絶縁膜２１を形成し、例えばヒ素などのＮ型不純
物を高濃度にドーピングしてドレイン領域２２，ソース
領域２３を形成する。次に例えば常圧化学的気相成長法
で厚さ１０００Åの二酸化シリコン等の第６の絶縁膜２
４を形成すると、図１０（ａ），（ｂ）の構造を得る。
る。次に例えばリアクティブ・イオン・エッチング法で
ドレイン側の第４の絶縁膜１６をエッチバックした後、
不純物ドーピングをするためのマスクとして例えば常圧
化学的気相成長法で厚さ２５０Åの二酸化シリコン等の
第５の絶縁膜２１を形成し、例えばヒ素などのＮ型不純
物を高濃度にドーピングしてドレイン領域２２，ソース
領域２３を形成する。次に例えば常圧化学的気相成長法
で厚さ１０００Åの二酸化シリコン等の第６の絶縁膜２
４を形成すると、図１０（ａ），（ｂ）の構造を得る。
【００３１】次に例えば減圧化学的気相成長法で厚さ８
０００ÅのＴＥＯＳ ＢＰＳＧ等の第１の層間絶縁膜２
５を成長し、例えば９００℃の窒素雰囲気で３０分リフ
ローを行い平坦化すると、図１１（ａ），（ｂ）の構造
を得る。
０００ÅのＴＥＯＳ ＢＰＳＧ等の第１の層間絶縁膜２
５を成長し、例えば９００℃の窒素雰囲気で３０分リフ
ローを行い平坦化すると、図１１（ａ），（ｂ）の構造
を得る。
【００３２】次に例えばレジスト等のパターンニングマ
スク２６でドレインコンタクトとなる部分のみを露出す
るようにパターンニングし、既知の方法でドレインコン
タクト２７を開孔すると、図１２（ａ），（ｂ）の構造
を得る。
スク２６でドレインコンタクトとなる部分のみを露出す
るようにパターンニングし、既知の方法でドレインコン
タクト２７を開孔すると、図１２（ａ），（ｂ）の構造
を得る。
【００３３】パターンニングマスク２６を除去後、例え
ば厚さ８０００Åのアルミ等の金属配線２８を形成する
ことによって、図１３（ａ），（ｂ）に示すような不揮
発性半導体記憶装置を得る。
ば厚さ８０００Åのアルミ等の金属配線２８を形成する
ことによって、図１３（ａ），（ｂ）に示すような不揮
発性半導体記憶装置を得る。
【００３４】従来の不揮発性半導体記憶装置の製造方法
では、半導体基板上を直接酸化して素子分離領域を形成
している。さらに浮遊ゲート電極はチャンネル領域に対
してマージンを持ってパターンニングされる。またドレ
イン領域とソース領域及びチャンネル領域は直接半導体
基板上に形成される。
では、半導体基板上を直接酸化して素子分離領域を形成
している。さらに浮遊ゲート電極はチャンネル領域に対
してマージンを持ってパターンニングされる。またドレ
イン領域とソース領域及びチャンネル領域は直接半導体
基板上に形成される。
【００３５】これに対し、本実施例では、ドレイン領域
とソース領域及びチャンネル領域は半導体基板上の第１
の絶縁膜上に設けられた第１の非晶質シリコン上に設け
られていることが第１の特徴である。このようにする
と、ドレイン領域・ソース領域に電圧が印加された際
に、接合リーク電流が半導体基板に流れず、無駄な消費
電流をなくすことができる。
とソース領域及びチャンネル領域は半導体基板上の第１
の絶縁膜上に設けられた第１の非晶質シリコン上に設け
られていることが第１の特徴である。このようにする
と、ドレイン領域・ソース領域に電圧が印加された際
に、接合リーク電流が半導体基板に流れず、無駄な消費
電流をなくすことができる。
【００３６】さらに浮遊ゲート電極と素子分離領域が互
いに自己整合的に形成されていることが第２の特徴であ
る。このようにすると、浮遊ゲート電極は、チャンネル
領域に対してマージンを持たせることがなく、且つ素子
分離領域も自己整合的に形成されるから、メモリセルを
縮少化した時でもチャンネル幅を広くとることができ、
且つ素子分離間隔も容易に縮少化することが可能なこと
から高集積化が可能となる。
いに自己整合的に形成されていることが第２の特徴であ
る。このようにすると、浮遊ゲート電極は、チャンネル
領域に対してマージンを持たせることがなく、且つ素子
分離領域も自己整合的に形成されるから、メモリセルを
縮少化した時でもチャンネル幅を広くとることができ、
且つ素子分離間隔も容易に縮少化することが可能なこと
から高集積化が可能となる。
【００３７】また、本実施例では制御ゲート電極に多結
晶シリコン膜とシリサイド膜の２層構造のポリサイド構
造としており、シリサイド膜は電気的抵抗が低いため、
制御ゲート電極の層抵抗を下げることができるという利
点も有している。
晶シリコン膜とシリサイド膜の２層構造のポリサイド構
造としており、シリサイド膜は電気的抵抗が低いため、
制御ゲート電極の層抵抗を下げることができるという利
点も有している。
【００３８】（実施例２）図１４〜図１７は、本発明の
実施例２を各工程順に示す断面図であり、図１４（ａ）
〜図１７（ａ）は、図１のＡ−Ａ′に沿った断面図、図
１４（ｂ）〜図１７（ｂ）は、図１のＢ−Ｂ′に沿った
断面図である。
実施例２を各工程順に示す断面図であり、図１４（ａ）
〜図１７（ａ）は、図１のＡ−Ａ′に沿った断面図、図
１４（ｂ）〜図１７（ｂ）は、図１のＢ−Ｂ′に沿った
断面図である。
【００３９】実施例１の図２（ａ），（ｂ）〜図９
（ａ），（ｂ）を参照して説明したのと同様の工程後
に、パターンニングマスク２０を除去する。次に例えば
リアクティブ・イオン・エッチング法でドレイン側の第
４の絶縁膜１６をエッチバックした後、例えばスパッタ
などでＴｉなどの金属材料膜を厚さ５００Å形成し、例
えば８００℃のアニールを加えてサリサイド層３１に変
換させ、化合物反応を生じなかったＴｉをエッチング除
去する。その後、実施例１と同様に第５の絶縁膜２１を
形成して、Ｎ型不純物のドーピングをしてドレイン領域
２２とソース領域２３の形成を行い、第６の絶縁膜２４
を形成すると、図１４（ａ），（ｂ）の構造を得る。
（ａ），（ｂ）を参照して説明したのと同様の工程後
に、パターンニングマスク２０を除去する。次に例えば
リアクティブ・イオン・エッチング法でドレイン側の第
４の絶縁膜１６をエッチバックした後、例えばスパッタ
などでＴｉなどの金属材料膜を厚さ５００Å形成し、例
えば８００℃のアニールを加えてサリサイド層３１に変
換させ、化合物反応を生じなかったＴｉをエッチング除
去する。その後、実施例１と同様に第５の絶縁膜２１を
形成して、Ｎ型不純物のドーピングをしてドレイン領域
２２とソース領域２３の形成を行い、第６の絶縁膜２４
を形成すると、図１４（ａ），（ｂ）の構造を得る。
【００４０】次に実施例１と同様に第１の層間絶縁膜２
５を形成すると、図１５（ａ），（ｂ）の構造を得る。
５を形成すると、図１５（ａ），（ｂ）の構造を得る。
【００４１】次に実施例１と同様に例えばレジスト等の
パターンニングマスク２６を用いて、ドレインコンタク
ト孔２７の開孔を行う（図１６（ａ），（ｂ））。
パターンニングマスク２６を用いて、ドレインコンタク
ト孔２７の開孔を行う（図１６（ａ），（ｂ））。
【００４２】パターンニングマスク２６を除去後、例え
ば減圧化学的気相成長法で厚さ１００００ÅのＮ型不純
物ドーピングされた第５の多結晶シリコン膜３２を形成
し、例えばリアクティブ・イオン・エッチング法により
エッチバックを行い、ドレインコンタクト孔２７に第５
の多結晶シリコン膜３２を埋め込む。その後、例えばス
パッタなどでＴｉＷなどの厚さ６００Åのバリアメタル
３３と例えば厚さ８０００Åのアルミなどの金属配線２
８を形成しパターンニングすると、図１７（ａ），
（ｂ）に示す不揮発性半導体記憶装置が得られる。
ば減圧化学的気相成長法で厚さ１００００ÅのＮ型不純
物ドーピングされた第５の多結晶シリコン膜３２を形成
し、例えばリアクティブ・イオン・エッチング法により
エッチバックを行い、ドレインコンタクト孔２７に第５
の多結晶シリコン膜３２を埋め込む。その後、例えばス
パッタなどでＴｉＷなどの厚さ６００Åのバリアメタル
３３と例えば厚さ８０００Åのアルミなどの金属配線２
８を形成しパターンニングすると、図１７（ａ），
（ｂ）に示す不揮発性半導体記憶装置が得られる。
【００４３】この実施例２では、第１にドレイン領域と
ソース領域上をサリサイド構造にしていることが特徴で
ある。これは、非晶質シリコン膜上に設けられた拡散層
（ドレイン領域，ソース領域）の層抵抗は、半導体基板
上に設けられた拡散層のそれよりも高いということが知
られている。このため、このようにすると拡散層の層抵
抗を下げることが可能となる。また第２にドレインコン
タクトを埋め込みコンタクト構造としていることが特徴
である。このようにすると、金属配線のコンタクト部で
の断線を防ぐことが可能となる。
ソース領域上をサリサイド構造にしていることが特徴で
ある。これは、非晶質シリコン膜上に設けられた拡散層
（ドレイン領域，ソース領域）の層抵抗は、半導体基板
上に設けられた拡散層のそれよりも高いということが知
られている。このため、このようにすると拡散層の層抵
抗を下げることが可能となる。また第２にドレインコン
タクトを埋め込みコンタクト構造としていることが特徴
である。このようにすると、金属配線のコンタクト部で
の断線を防ぐことが可能となる。
【００４４】
【発明の効果】以上説明したように本発明は、第１にド
レイン領域とソース領域とチャンネル領域を半導体基板
上の第１の絶縁膜上に設けられた第１の非晶質シリコン
膜上に形成しているため、半導体基板への接合リーク電
流がまったく生じない。
レイン領域とソース領域とチャンネル領域を半導体基板
上の第１の絶縁膜上に設けられた第１の非晶質シリコン
膜上に形成しているため、半導体基板への接合リーク電
流がまったく生じない。
【００４５】第２に浮遊ゲート電極とチャンネル領域を
自己整合的に形成するため、チャンネル幅に対する浮遊
ゲート電極のマージンをとる必要がなく、且つバースビ
ークが存在しないために素子分離領域の幅を縮少するこ
とが可能で、メモリセルサイズ及びチップサイズの縮少
化と、且つメモリセルの高集積化が可能となる。
自己整合的に形成するため、チャンネル幅に対する浮遊
ゲート電極のマージンをとる必要がなく、且つバースビ
ークが存在しないために素子分離領域の幅を縮少するこ
とが可能で、メモリセルサイズ及びチップサイズの縮少
化と、且つメモリセルの高集積化が可能となる。
【図１】本発明の実施例を示す平面図である。
【図２】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図３】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図４】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図５】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図６】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図７】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図８】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図９】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１０】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１１】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１２】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１３】本発明の実施例１を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１４】本発明の実施例２を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１５】本発明の実施例２を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１６】本発明の実施例２を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１７】本発明の実施例２を工程順に示す断面図で、
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【図１８】従来例を示す平面図である。
【図１９】従来例を工程順に示す断面図で、（ａ）は図
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
【図２０】従来例を工程順に示す断面図で、（ａ）は図
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
【図２１】従来例を工程順に示す断面図で、（ａ）は図
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
【図２２】従来例を工程順に示す断面図で、（ａ）は図
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
【図２３】従来例を工程順に示す断面図で、（ａ）は図
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
【図２４】従来例を工程順に示す断面図で、（ａ）は図
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
１８のＡ−Ａ′線断面図、（ｂ）は図１８のＢ−Ｂ′線
断面図である。
１ 半導体基板 ２ 第１の絶縁膜 ３ 第１の非晶質シリコン膜 ４ 第１のゲート絶縁膜 ５ 第１の多結晶シリコン膜 ６ 第２のゲート絶縁膜 ７ 第２の多結晶シリコン膜 ８，１５，１７，２０，２６ パターンニングマスク ９ 素子分離領域 １０ 第２の絶縁膜 １１ 第３の多結晶シリコン膜 １２ シリサイド膜 １３ シリコン膜 １４ 第３の絶縁膜 １６ 第４の絶縁膜 １８ ソースコンタクト孔 １９ 第４の多結晶シリコン膜 ２１ 第５の絶縁膜 ２２ ドレイン領域 ２３ ソース領域 ２４ 第６の絶縁膜 ２５ 第１の層間絶縁膜 ２７ ドレインコンタクト孔 ２８ 金属配線 ２９ ゲート窒化膜 ３０ 第３のゲート絶縁膜 ３１ サリサイド層 ３２ 第５の多結晶シリコン膜 ３３ バリアメタル ３４ 第７の絶縁膜 １００，２００ ドレイン領域 １０１，２０１ ソース領域 １０２ チャンネル領域，浮遊ゲート電極 １０３，２０３ 制御ゲート電極 １０４ ソースコンタクト形成パターン １０５ ソース配線領域 １０６，２０５ ドレインコンタクト孔 １０７，２０６ 金属配線 １０８，２０７ 素子分離領域 ２０４ 浮遊ゲート電極
Claims (4)
- 【請求項１】 制御ゲート電極と浮遊ゲート電極を有す
る２層ゲート電極構造の不揮発性半導体記憶装置の製造
方法において、 半導体基板の表面に第１の絶縁膜，第１の半導体材料
膜，第１のゲート絶縁膜，第２の半導体材料膜，第２の
ゲート絶縁膜，第３の半導体材料膜を順次積層し形成す
る工程と、 所定領域の前記第３の半導体材料膜，第２のゲート絶縁
膜，第２の半導体材料膜，第１のゲート絶縁膜，第１の
半導体材料膜を順次選択的に除去する工程と、 第２の絶縁膜を形成しエッチバックする工程と、 第４の半導体材料膜を積層し形成する工程とを含むこと
を特徴とする不揮発性半導体記憶装置の製造方法。 - 【請求項２】 前記第１の半導体材料膜は、ソース・ド
レイン領域及びチャンネル領域であり、前記第２の半導
体材料膜は浮遊ゲート電極であり、前記第３の半導体材
料膜と前記第４の半導体材料膜は制御ゲート電極であ
り、隣りあう前記第１の半導体材料膜の間は素子分離領
域であることを特徴とする請求項１に記載の不揮発性半
導体記憶装置の製造方法。 - 【請求項３】 制御ゲート電極と浮遊ゲート電極を有す
る２層ゲート電極構造の不揮発性半導体記憶装置の製造
方法において、 半導体基板の表面に第１の絶縁膜，第１の半導体材料
膜，第１のゲート絶縁膜，第２の半導体材料膜，第２の
ゲート絶縁膜，第３の半導体材料膜を順次積層し形成す
る工程と、 所定領域の前記第３の半導体材料膜，第２のゲート絶縁
膜，第２の半導体材料膜，第１のゲート絶縁膜，第１の
半導体材料膜を順次選択的に除去する工程と、 第２の絶縁膜を形成しエッチバックする工程と、 第４の半導体材料膜，第３の絶縁膜を順次積層し形成す
る工程と、 所定領域の前記第３の絶縁膜，第４の半導体材料膜，第
３の半導体材料膜，第２のゲート絶縁膜，第２の半導体
材料膜を順次選択的に除去する工程と、 ソース・ドレイン領域を形成する工程とを含むことを特
徴とする不揮発性半導体記憶装置の製造方法。 - 【請求項４】 前記第１の半導体材料膜は浮遊ゲート電
極下がチャネル領域で、それ以外の領域はソース・ドレ
イン領域であり、前記第２の半導体材料膜は浮遊ゲート
電極であり、前記第３の半導体材料膜と前記第４の半導
体材料膜は制御ゲート電極であることを特徴とする請求
項３に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4025679A JP2861582B2 (ja) | 1992-01-16 | 1992-01-16 | 不揮発性半導体記憶装置の製造方法 |
| US08/005,567 US5432110A (en) | 1992-01-16 | 1993-01-19 | Method for fabricating non-volatile semiconductor memory device having two-layered gate structure transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4025679A JP2861582B2 (ja) | 1992-01-16 | 1992-01-16 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190865A true JPH05190865A (ja) | 1993-07-30 |
| JP2861582B2 JP2861582B2 (ja) | 1999-02-24 |
Family
ID=12172474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4025679A Expired - Lifetime JP2861582B2 (ja) | 1992-01-16 | 1992-01-16 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5432110A (ja) |
| JP (1) | JP2861582B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960016486B1 (ko) * | 1993-08-31 | 1996-12-12 | 현대전자산업 주식회사 | 디램 캐패시터 및 그 제조방법 |
| JP3435786B2 (ja) * | 1994-03-31 | 2003-08-11 | 株式会社日立製作所 | 不揮発性半導体記憶装置の製造方法 |
| US5856690A (en) * | 1994-10-07 | 1999-01-05 | Iowa State University Research Foundation | Dielectric for amorphous silicon transistors |
| US5631179A (en) * | 1995-08-03 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing metallic source line, self-aligned contact for flash memory devices |
| US5576234A (en) * | 1995-11-13 | 1996-11-19 | Hualon Microelectronics Corporation | Method for manufacturing an EPROM |
| JP3799727B2 (ja) | 1997-04-08 | 2006-07-19 | 松下電器産業株式会社 | 半導体記憶装置の製造方法 |
| US6060358A (en) * | 1997-10-21 | 2000-05-09 | International Business Machines Corporation | Damascene NVRAM cell and method of manufacture |
| US6027998A (en) * | 1997-12-17 | 2000-02-22 | Advanced Micro Devices, Inc. | Method for fully planarized conductive line for a stack gate |
| US6127024A (en) * | 1998-05-21 | 2000-10-03 | Morgan Adhesives Company | Single ply battery label including varnish with patterned edges |
| US6191444B1 (en) * | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Mini flash process and circuit |
| KR100953049B1 (ko) * | 2007-12-28 | 2010-04-14 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2595058B2 (ja) * | 1988-08-31 | 1997-03-26 | 富士通株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US5110753A (en) * | 1988-11-10 | 1992-05-05 | Texas Instruments Incorporated | Cross-point contact-free floating-gate memory array with silicided buried bitlines |
| US5306935A (en) * | 1988-12-21 | 1994-04-26 | Texas Instruments Incorporated | Method of forming a nonvolatile stacked memory |
| US5032881A (en) * | 1990-06-29 | 1991-07-16 | National Semiconductor Corporation | Asymmetric virtual ground EPROM cell and fabrication method |
| US5210047A (en) * | 1991-12-12 | 1993-05-11 | Woo Been Jon K | Process for fabricating a flash EPROM having reduced cell size |
-
1992
- 1992-01-16 JP JP4025679A patent/JP2861582B2/ja not_active Expired - Lifetime
-
1993
- 1993-01-19 US US08/005,567 patent/US5432110A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5432110A (en) | 1995-07-11 |
| JP2861582B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0878533A (ja) | 半導体装置及びその製造方法 | |
| JP2904533B2 (ja) | 半導体装置の製造方法 | |
| JP2861582B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US5658813A (en) | Method for manufacturing a semiconductor integrated circuit device having a stack gate structure | |
| JPH0414880A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US5114873A (en) | Method for manufacturing a stacked capacitor DRAM cell | |
| JP3195785B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0697190A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3222234B2 (ja) | 半導体装置の製造方法 | |
| JP2945964B2 (ja) | 半導体素子の配線構造 | |
| US5510292A (en) | Manufacturing method for a semiconductor device having local interconnections | |
| JP3522926B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5985712A (en) | Method of fabricating field effect transistor with an LDD structure | |
| JPH09321280A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP2907122B2 (ja) | 半導体記憶装置の製造方法 | |
| US5714787A (en) | Semiconductor device with a reduced element isolation region | |
| JP2862129B2 (ja) | 半導体装置の製造方法 | |
| JP3218303B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2680745B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3371196B2 (ja) | パターン形成方法 | |
| JP2938290B2 (ja) | 半導体装置の製造方法 | |
| JP2872874B2 (ja) | 半導体記憶装置およびその製法 | |
| JP2701332B2 (ja) | 浮遊ゲート型不揮発性半導体記憶装置の製造方法 | |
| JP3319856B2 (ja) | 半導体装置及びその製造方法 | |
| JP2604021B2 (ja) | 半導体装置の製造方法 |