JPH05184567A - 超音波診断装置 - Google Patents

Abstract

(57)【要約】 【目的】 超音波診断装置の配列振動子からのディジタ
ル化受信信号に対する零挿入を、並列バスに対するデー
タの加算時に行うことによりデータレートの増大に伴う
演算の高速化を不要にし、高精度の加算を実現できる。 【構成】 配列された振動子Ｔ１〜ＴＮにより超音波を
送受信してえられた受信信号をＡ／Ｄ変換器１４〜１７
でディジタルデータに変換し、このディジタルデータを
メモリ２０〜２３に記憶する。メモリ２０〜２３から読
み出されたデータは多相加算部２４〜２７で加算され、
零挿入される。多相加算部２７の出力は補間器３０でロ
ーパスフィルタ作用による補間され、ＤＳＣ３１で映像
信号に変換されて表示部３２に表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、超音波の受信信号をＡ
／Ｄ変換し、受信指向性の合成を行うディジタルビーム
フォーマを有する超音波診断装置に関する。

【０００２】

【従来の技術】最近、超音波の受信信号をＡ／Ｄ（アナ
ログ／ディジタル）変換し受信指向性の合成を行うディ
ジタルビームフォーマが、Ｊ．Ａｃｏｕｓｔ．Ｓｏｃ．
Ａｍ．６３（２）に記載されている文献 Ａ ｎｏｖｅ
ｌ ａｐｐｒｏａｃｈ ｔｏｄｉｇｉｔａｌ ｂｅａｍ
ｆｏｒｍｉｎｇ（以下、引用文献と略す）に知られてい
る。その動作原理は、ナイキストレート以上のサンプリ
ング速度で離散化された受信信号のデータ列に対して、
零パッド（以下零挿入という）とローパスフィルタによ
る補間演算により、データレートをサンプリング速度の
整数倍に高め、データに与える遅延時間を細かく変えら
れるようにしたものである。

【０００３】以下、図６を参照して引用例の超音波診断
装置の受信用ディジタルビームフォーマについて説明す
る。

【０００４】図７は、セクタ電子走査型超音波診断装置
の概略ブロック図である。図７において１０４は零挿入
器、１０５は遅延器、１０６は並列加算器、１０７は補
間器であり、零挿入器１０４、遅延器１０５、並列加算
部１０６、補間器１０７でディジタルビームフォーマを
構成する。

【０００５】まず、制御部１０１からのパルサトリガ信
号がパルサレシーバ１０２に入力される。このパルサト
リガ信号は、電子集束およびセクタ走査を行うための位
相制御がなされている。４ヶのパルサレシーバ１０２
は、パルサトリガ信号により振動子Ｔ１〜Ｔ４を駆動す
るドライブパルスを出力する。振動子Ｔ１〜Ｔ４は、４
つのパルサレシーバからのドライブパルスにより設定さ
れた方向に超音波を送信する。

【０００６】被検体内で反射した超音波は、同じ振動子
Ｔ１〜Ｔ４で受信され、パルサレシーバ１０２で増幅さ
れＡ／Ｄ変換器１０３で、ナイキストレート以上のサン
プリング周波数ｆｓ、サンプリング間隔Δｔによりディ
ジタル信号に変換される。通常、５ＭＨｚの超音波受信
信号に対してサンプリング周波数は２０ＭＨｚ程度が選
ばれる。Ａ／Ｄ変換器１０３のディジタル信号出力は零
挿入器１０４において図８に示すように零挿入される。
データとデータの間に挿入される零の個数を（Ｍ−１）
ケとすると、零挿入器１０４からの出力の零挿入された
データのデータレートはＭ・ｆｓとなる。このＭをオー
バサンプリング倍率と呼ぶ。

【０００７】一例としてＭ＝８とすると、この零挿入さ
れたデータのデータレートは２０ＭＨｚ・８＝１６０Ｍ
Ｈｚとなる。零挿入器１０４からの出力である零挿入さ
れたデータに対して、遅延器１０５において遅延時間が
与えられる。ディジタル信号に対して与えられる遅延時
間は、ディジタル回路系で実現できる最小の遅延時間単
位（以後、量子化時間単位ｔｑと呼ぶ）の整数倍とな
る。量子化時間単位は、通常そのディジタル信号のデー
タレート周波数の逆数に選ばれる。この場合、データレ
ートは１６０ＭＨｚであるので、量子化時間単位は６．
２５ｎｓとなり、この時間は音波の１周期の１／３２に
相当する。

【０００８】ディジタル信号に与えられる遅延時間の量
は、超音波を送信した方向で受信感度が最大となるよう
に位相制御されて、並列加算部１０６で加算される。零
挿入器を用いない場合のデータレートは２０ＭＨｚ、量
子化時間単位は５０ｎｓであり、この時間は音波の１周
期の１／４に相当する。通常、並列加算部１０６におい
て精度の高い加算、即ちサイドローブの少ないビームフ
ォームを可能にするためには、量子化時間単位は音波の
１周期の１／１０〜１／４０程度以下の短い時間が選ば
れる。

【０００９】以上のように加算されたデータに対して補
間器１０７で補間演算が行われる。補間演算としては、
例えばＦＩＲフィルタによるローパスフィルタ処理が行
われる。この補間演算と並列加算部１０６における加算
演算は、共に線形演算であるので演算の順番を変える事
が可能である。すなわち零挿入の後の加算と補間演算
は、零挿入の後に補間してから加算する場合と等価であ
り、さらに零挿入におけるデータレートと同一のサンプ
リング速度で動作するＡ／Ｄコンバータを使用した場合
とも等価である。

【００１０】このように零挿入器１０４と補間器１０７
を用いることにより、ナイキストレート程度のサンプリ
ング周波数で動作するＡ／Ｄ変換器を使用した場合で
も、その数倍程度以上のデータレートに相当する量子化
時間単位が実現され、精度の高いビームフォームが可能
になる。補間器１０７の出力はディジタルスキャンコン
バータ（以後ＤＳＣと呼ぶ）１０８で映像信号に変えら
れ表示部１０９に表示される。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来の超音波診断装置では、受信のディジタルビームフォ
ーマの零挿入器１０４、補間器１０７においてデータレ
ートが増大し、高速で動作する回路を実現する必要があ
るという問題があった。

【００１２】本発明は、このような従来の問題を解決す
るものであり、零挿入によるデータレートの増大に伴う
演算速度の高速化を不要にし、かつ精度の高いビームフ
ォームが可能な、優れた超音波診断装置を提供すること
を目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の超音波診断装置は、配列された振
動子からの受信信号をディジタル化してメモリに記憶
し、このメモリから読み出されたデータを、共通データ
バスを介して並列パイプラインに設けられた加算器によ
り構成される多相加算器に入力するようにしたものであ
る。

【００１４】請求項２の発明の超音波診断装置は、配列
された振動子からの受信信号をディジタル化してメモリ
に記憶し、このメモリから読み出されたデータを、シフ
タを有する共通データバスを介して並列パイプラインに
設けられた加算器により構成される多相加算器に入力
し、特にその内の一つの加算器にはデータセレクタが接
続され、そのデータセレクタの１つの入力には共通デー
タバスが直接接続され、他の入力にはラッチを介して共
通データバスが接続されたものであり、これらの加算器
の２個を同時に加算演算させるようにしたものである。

【００１５】

【作用】したがって、請求項１の発明によれば、配列振
動子からの複数の受信信号をディジタル化し、メモリに
記憶、読みだされたデータを多相加算器に入力すること
により、零挿入によるデータレートの増大に伴う演算速
度の高速化が不要になり、高精度のディジタルビームフ
ォームが可能になる効果を有する。

【００１６】また、請求項２の発明によれば、配列振動
子からの複数の受信信号をディジタル化し、メモリに記
憶して、読みだされたデータを多相加算器に入力するこ
とにより、零挿入によるデータレートの増大に伴う演算
速度の高速化が不要になり、より高精度のディジタルビ
ームフォームが可能になる効果を有する。

【００１７】

【実施例】

（第１の実施例）図１〜図３により本発明の第１の実施
例について説明する。

【００１８】図１はセクタ電子走査型超音波診断装置の
ブロック図である。図１において、１は超音波プローブ
であり、Ｎケの配列された振動子Ｔ１〜ＴＮで構成され
ている。この例では説明を簡単にするため、Ｎ＝４とし
ている。２は各部のタイミング等を制御する主制御部、
１０〜１３はパルサレシーバ、１４〜１７はＡ／Ｄ変換
器、２０〜２３はメモリ、２４〜２７は多相加算部、３
０は補間器、３１はＤＳＣ、３２は表示部である。振動
子Ｔｉに接続されたメモリ、多相加算部をｉチャンネル
の遅延回路と呼ぶ。メモリ２０〜２３、多相加算部２４
〜２７、補間器３０によりディジタルビームフォーマを
構成する。

【００１９】次に上記実施例の動作について説明する。
図１において、まず主制御部２からのトリガ信号がパル
サレシーバ１０〜１３に入力される。これらのトリガ信
号は電子集束およびセクタ走査を行うために位相制御さ
れている。４ヶのパルサレシーバ１０〜１３は、これら
トリガ信号によりドライブパルスを発生し、振動子Ｔ１
〜Ｔ４を駆動する。振動子Ｔ１〜Ｔ４はパルサレシーバ
１０〜１３により駆動され、設定された方向に超音波を
送信する。被検体内で反射した超音波は同じ振動子Ｔ１
〜Ｔ４で受信され、Ａ／Ｄ変換器に送られる。Ａ／Ｄ変
換器１４〜１７によりサンプリング周波数ｆｓ（＝１／
Δｔ、；Δｔサンプリング間隔）でディジタルデータに
変換された受信信号はメモリ２０〜２３に書き込まれ
る。メモリ２０〜２３に書き込まれたデータは、超音波
を送信した方向で受信感度が最大となるようにタイミン
グを制御されて読み出される。メモリ２０〜２３は、書
き込みと読み出しのタイミングをずらすことにより遅延
素子として使われている。読み出されたデータは多相加
算部２４〜２７において加算される。多相加算部２４で
はデータ″零″が入力され、多相加算部２５〜２７では
前段の多相加算部２４〜２６の出力が入力される。多相
加算部２７の出力は補間器３０でローパスフィルタ作用
により補間演算される。補間器３０の出力はＤＳＣ３１
で映像信号に変えられ表示部３２に表示される。

【００２０】図２は多相加算部２４〜２７の一つの、よ
り詳細なブロック図である。図２において、１２０はメ
モリ、ＣＢはメモリの出力に接続された共通データバ
ス、１３０〜１３３は加算器、ｓ０〜ｓ３は加算制御信
号であり、ｓｍ（０≦ｍ≦３）で表す。Ｐ０〜Ｐ３はパ
イプラインであり、Ｐｍ（０≦ｍ≦３）で表す。１４０
〜１４３はラッチ、１４５は制御部、１４６はゲート、
ｍｒはメモリ１２０の読み出し制御信号、ｄｄは遅延制
御信号、ｓｃはサンプリングクロックである。

【００２１】制御信号ｄｄは制御部１４５に入力され、
制御部１４５は加算制御信号ｓｍ、メモリの読みだし制
御信号ｍｒを出力する。共通データバスＣＢ、加算器１
３０〜１３３、パイプラインＰｍ、ラッチ１４０〜１４
３、制御部１４５、ゲート１４６により多相加算部を構
成する。加算器の個数はパイプラインの本数に等しく、
その数は後に示すようにオーバサンプリング倍率Ｍの値
により決められる。次に、上記多相加算部の第１の実施
例の動作について説明する。

【００２２】図２において、まずメモリ１２０からデー
タＲＸ（ｉ，ｋ）（但し、ｉは振動子Ｔｉからの出力を
意味し、ｋは多相加算部におけるｋ番目の演算タイミン
グを意味する）は共通データバスＣＢを介して加算器１
３０〜１３３に入力され、パイプラインＰｍのデータＰ
Ｄ（ｉ，ｋ，ｍ）との間で以下のような演算、すなわち
零挿入がサンプリング周波数ｆｓに等しい速度で行われ
る。

【００２３】すなわち、加算器１３０〜１３３の１個、
または零個においてパイプラインＰｍからのデータとの
間で加算が行われ、残りの加算器ではパイプラインＰｍ
からの入力データがそのまま次のパイプラインＰｍに出
力される。その状態は次の数１で表せる。

【００２４】

【数１】

【００２５】但し、数１の右辺は加算器の入力、左辺は
加算器の出力に対応し、ＺＰ（ｉ，ｋ，ｍ）はどのパイ
プラインに加算が行われるかを表す関数である。

【００２６】一般に、０≦ｍ＜Ｍ、０≦ｍｍ＜Ｍに対し
てＺＰは以下の値を取る。 ＺＰ（ｉ，ｋ，ｍ）＝１ ＺＰ（ｉ，ｋ，ｍｍ）＝０ ｍｍ≠ｍに
対して；パイプラインＰｍに加算、残りのパイプライン
に零挿入。または、 ＺＰ（ｉ，ｋ，ｍ）＝０ ０≦ｍ≦３ ；全てのパイプラインに零挿入。

【００２７】数１に示した零挿入はメモリ１２０、加算
器１３０〜１３３、制御部１４５により以下のように行
われる。まず各加算器１３０〜１３３は以下のような演
算モードを有する。

【００２８】 加算モード Ｙ＝Ａ＋Ｂ ｓｍ＝
１の場合、 データバスモード Ｙ＝Ｂ ｓｍ＝
０の場合、 但し、Ａ；共通データバスＣＢからの入力値 Ｂ；パイプラインＰｍからの入力値 Ｙ；加算器の出力 以上のように演算モードは加算制御信号ｓｍにより制御
される。

【００２９】（表１）は、加算制御信号ｓｍ、メモリ１
２０の読み出し制御信号ｍｒ（ｍｒ＝１で読み出し可、
ｍｒ＝０で読み出し禁止）が各演算タイミングｋにおい
て遅延制御信号ｄｄにより変化する様子の一例をｓ０，
ｓ１，ｓ２，ｓ３，ｍｒのビットパターンとして示した
ものである。

【００３０】

【表１】

【００３１】（表１）に示すように、ｄｄ＝０でビット
パターンは変化なし、ｄｄ＝１でビットパターンは右へ
シフトローテイト、ｍｒ＝１となった場合はメモリの読
み出し禁止、ｍｒ＝１の次の演算ステップではｍｒ＝０
である。ｓｍ＝０は零挿入に対応する。これらの演算ス
テップはサンプリングクロックＳＣに等しい速度で行わ
れる。

【００３２】図３及び図４に第１の実施例における多相
加算部における零挿入、および補間器３０における補間
の様子を示す。図を分かりやすくするため、パイプライ
ンＰｍから加算器１３０〜１３３への入力データは全て
零としてある。

【００３３】図３では、全ての演算タイミングｋで、ｍ
＝１に対してＺＰ（ｉ，ｋ，ｍ）＝１である場合を示
し、図に示すようにしてデータＲＸ（ｉ，ｋ）に対して
３ケの″零″が挿入される。この場合、零挿入された加
算器１３０〜１３３の出力のデータＰＤ（ｉ，ｋ，ｍ）
は入力のデータＲＸ（ｉ，ｋ）に対して遅延時間ｔｑが
与えられたと見なせる。また、この場合オーバサンプリ
ング倍率Ｍ＝４となる。このようにＭの値と加算器の個
数、パイプラインＰｍの本数が一致する。

【００３４】補間は、一般にローパスノＦＩＲデジタル
フィルタにより行われる。ＦＩＲフィルタの出力のデー
タレートをサンプリング周波数ｆｓと同一に選ぶとす
る。フィルタの次数をＭと等しくした場合、フィルタの
出力Ｚ（ｋ）は、次の数２で表される。

【００３５】

【数２】

【００３６】あるいは、フィルタの次数を２Ｍと等しく
した場合、フィルタの出力Ｚ（ｋ）は、次の数３で表さ
れる。

【００３７】

【数３】

【００３８】図４では、零挿入と同時に、演算タイミン
グｋ毎にデータＲＸ（ｉ，ｋ）に対して量子化時間単位
ｔｑ（＝１／Ｍ・ｆｓ）の精度で遅延時間が変化、制御
される様子を示す。

【００３９】図中、ｋ＝１では、ｍ＝０においてＺＰ
（ｉ，ｋ，ｍ）＝１、ｍ≠０においてＺＰ（ｉ，ｋ，
ｍ）＝０、ｋ＝２では、ｍ＝１においてＺＰ（ｉ，ｋ，
ｍ）＝１、ｍ≠１においてＺＰ（ｉ，ｋ，ｍ）＝０、ｋ
＝３では、ｋ＝２の時と同様にｍ＝１においてＺＰ
（ｉ，ｋ，ｍ）＝１、ｍ≠１においてＺＰ（ｉ，ｋ，
ｍ）＝０、ｋ＝４では、ｍ＝２においてＺＰ（ｉ，ｋ，
ｍ）＝１、ｍ≠２においてＺＰ（ｉ，ｋ，ｍ）＝０、ｋ
＝５では、ｍ＝３においてＺＰ（ｉ，ｋ，ｍ）＝１、ｍ
≠３においてＺＰ（ｉ，ｋ，ｍ）＝０、ｋ＝６では、０
≦ｍ≦３においてＺＰ（ｉ，ｋ，ｍ）＝０、ｍ≠２にお
いてＺＰ（ｉ，ｋ，ｍ）＝０、ｋ＝７では、ｍ＝０にお
いてＺＰ（ｉ，ｋ，ｍ）＝１、ｍ≠３においてＺＰ
（ｉ，ｋ，ｍ）＝０、となっている。

【００４０】以上のようにして図３では一定の遅延時間
が与えられたのに対して、図４では、演算タイミングｋ
毎にデータＲＸ（Ｉ，Ｋ）に対して量子化時間単位ｔｑ
のｍ（０≦ｍ≦３）倍の遅延時間を加えることが出来
る。

【００４１】一方、メモリ１２０の書き込みと読み出し
の制御によりサンプリング間隔の整数倍の遅延時間が与
えられる。

【００４２】このようにして量子化時間単位ｔｑの０〜
（Ｍ−１）倍の遅延時間とサンプリング間隔の整数倍の
遅延時間の和、すなわち量子化時間単位ｔｑの任意の整
数倍の遅延時間が演算タイミング毎に各チャンネルの受
信信号のデータに加える事が出来る。このように演算タ
イミング、すなわちＡ／Ｄ変換器１４〜１７のサンプリ
ングタイミング毎に遅延時間を変化させる方式は、電子
集束等の焦点距離を受信エコーの深さに合わせて変化さ
せるダイナミックフォーカス方式ではきわめて有用な技
術である。

【００４３】このように上記第１の実施例によれば、図
１，図２に示すように配列振動子からの複数の受信信号
をディジタル化してメモリに記憶し、このメモリから読
みだされたデータを多相加算部に入力することにより、
零挿入によるデータレート増大に伴う演算速度の高速化
が不要であり、高精度のディジタルビームフォーマが実
現できるという効果を有する。

【００４４】（第２の実施例）図４および図５により本
発明の第２の実施例を説明する。

【００４５】図４は多相加算部の構成を示すブロック図
である。図５において、１４５は制御部、１６０はシフ
タ、１６１はラッチ、１６２はデータセレクタ、ｓｍは
加算制御信号、ｍｒはメモリの読みだし制御信号、ｓｈ
はシフタ制御信号、ｓｅはセレクタ制御信号、ｄｄは遅
延制御信号であり、その他の部分に関しては図２と同様
であるので、その説明を省略する。制御信号ｄｄは制御
部１４５に入力され、制御部１４５は加算制御信号ｓ
ｍ、メモリの読みだし制御信号ｍｒ、シフタ制御信号ｓ
ｈ、セレクタ制御信号ｓｅを出力する。共通データバス
ＣＢ、加算器１３０〜１３３、パイプラインＰｍ、ラッ
チ１４０〜１４３、制御部１４５、ゲート１４６、シフ
タ１６０、ラッチ１６１、データセレクタ１６２により
多相加算部を構成する。

【００４６】次に、上記多相加算部の第２の実施例の動
作について説明する。図５において、まずメモリ１２０
からデータＲＸ（ｉ，ｋ）（但し、ｉは振動子Ｔｉ、１
≦ｉ≦Ｎからの出力を意味し、ｋは多相加算部における
ｋ番目の演算タイミングを意味する）は、共通データバ
スＣＢを介して加算器１３０〜１３３に入力され、パイ
プラインＰｍのデータＰＤ（ｉ，ｋ，ｍ）との間で、次
の数４または数５、数６に示す演算がサンプリング周波
数ｆｓに等しい速度で行われる。

【００４７】

【数４】

【００４８】

【数５】

【００４９】

【数６】

【００５０】但し、数４〜数６の右辺は加算器の入力、
左辺は加算器の出力に対応し、ＺＰ（ｉ，ｋ，ｍ）は零
挿入に対応する関数である。ＺＰは以下のような値を取
る。

【００５１】ＺＰ（ｉ，ｋ，０）＝１ ＺＰ（ｉ，ｋ，ｍ）＝０、 ｍ≠０ または、ＺＰ（ｉ，ｋ，１）＝０．５ ＺＰ（ｉ，ｋ，２）＝０．５ ＺＰ（ｉ，ｋ，ｍ）＝０ ｍ≠１，ｍ≠
２ または、ＺＰ（ｉ，ｋ，２）＝１ ＺＰ（ｉ，ｋ，ｍ）＝０、 ｍ≠２ または、ＺＰ（ｉ，ｋ，２）＝０．５ ＺＰ（ｉ，ｋ，３）＝０．５ ＺＰ（ｉ，ｋ，ｍ）＝０ ｍ≠２，ｍ≠
３ または、ＺＰ（ｉ，ｋ，Ｍ−１）＝０．５ ＺＰ（ｉ，ｋ＋１，１）＝０．５ ＺＰ（ｉ，ｋ，ｍ）＝０ ｍ≠Ｍ−１，
ｍ≠１ 上記数４〜数６に示した零挿入はメモリ１２０、加算器
１３０〜１３３、制御部１４５、シフタ１６０、ラッチ
１６１、データセレクタ１６２により以下のように行わ
れる。まず各加算器１３０〜１３３は以下のような演算
モードを有する。

【００５２】 加算モード Ｙ＝Ａ＋Ｂ ｓｍ＝
１の場合、 データバスモード Ｙ＝Ｂ ｓｍ＝
０の場合、 但し、Ａ；共通データバスＣＢからの入力値 Ｂ；パイプラインＰｍからの入力値 Ｙ；加算器の出力 シフタ１６０は以下のような演算モードを持つ。

【００５３】 データバスモード Ｙ＝Ｅ ｓｈ＝
１の場合、 シフタモード Ｙ＝Ｅ／２ ｓｈ＝
０の場合、 但し、Ｅ；メモリ出力からの入力値 Ｙ；シフタの出力値 ラッチ１６１とデータセレクタ１６２の組み合わせは以
下のような演算モードを持つ。

【００５４】 １クロック遅延 Ｙ（ｋ）＝Ｅ（ｋ−１） 但し、
ｓｅ＝１ 零クロック遅延 Ｙ（ｋ）＝Ｅ（ｋ） 但し、
ｓｅ＝０ 但し、Ｅ（ｋ−１）；ラッチを通過したデータセレクタ
の入力値 Ｅ（ｋ）；ラッチを通過しないデータセレクタの入力値 Ｙ；データセレクタの出力値 （表２）は、加算制御信号ｓｍ、メモリ１２０の読み出
し制御信号ｍｒ（ｍｒ＝１で読み出し可、ｍｒ＝０で読
み出し禁止）、シフタ制御信号ｓｈ、セレクタ制御信号
ｓｅが各演算タイミングｋにおいて遅延制御信号ｄｄに
より変化する様子の一例をｓ０，ｓ１，ｓ２，ｓ３，ｍ
ｒのビットパターンとして示したものである。

【００５５】

【表２】

【００５６】（表２）に示すように、ｄｄ＝０でビット
パターンは変化なし、ｄｄ＝１でビットパターンは右へ
シフトローテイト、ｍｒ＝１となった場合はメモリの読
み出し禁止、ｍｒ＝１の次の演算ステップではｍｒ＝０
である。ｓｍ＝０は零挿入に対応する。

【００５７】図６に第２の実施例における多相加算部に
おける零挿入、および補間器３０における補間の様子を
示す。図を分かりやすくするため、パイプラインＰｍか
ら加算器１３０〜１３３への入力データは全て零として
ある。

【００５８】零挿入と同時に、演算タイミングｋ毎にデ
ータＲＸ（ｉ，ｋ）に対して量子化時間単位の半分、ｔ
ｑ／２、（＝１／２Ｍ・ｆｓ）の精度で遅延時間が変
化、制御される様子を示す。

【００５９】図中、ｋ＝１では、ｍ＝０においてＺＰ
（ｉ，ｋ，ｍ）＝１、ｍ≠０においてＺＰ（ｉ，ｋ，
ｍ）＝０、ｋ＝２では、ｍ＝０，１においてＺＰ（ｉ，
ｋ，ｍ）＝０．５、ｍ≠１においてＺＰ（ｉ，ｋ，ｍ）
＝０、ｋ＝３では、ｋ＝２の時と同様にｍ＝０，１にお
いてＺＰ（ｉ，ｋ，ｍ）＝０．５、ｍ≠０．１において
ＺＰ（ｉ，ｋ，ｍ）＝０．５、ｋ＝４では、ｍ＝１にお
いてＺＰ（ｉ，ｋ，ｍ）＝１、ｍ≠１においてＺＰ
（ｉ，ｋ，ｍ）＝０、以下同様にしてｋ＝８では、ｍ＝
３においてＺＰ（ｉ，ｋ，ｍ）＝１、ｍ≠３においてＺ
Ｐ（ｉ，ｋ，ｍ）＝０、ｋ＝９では、ｍ＝３においてＺ
Ｐ（ｉ，ｋ，ｍ）＝０．５、ｍ≠３においてＺＰ（ｉ，
ｋ，ｍ）＝０、ｋ＝１０では、ｍ＝０においてＺＰ
（ｉ，ｋ，ｍ）＝０．５、ｍ≠０においてＺＰ（ｉ，
ｋ，ｍ）＝０、ｋ＝１１では、ｍ＝０においてＺＰ
（ｉ，ｋ，ｍ）＝１、ｍ≠０においてＺＰ（ｉ，ｋ，
ｍ）＝０、となっている。

【００６０】以上のようにして、図６では、演算タイミ
ング毎にデータＲＸ（Ｉ，Ｋ）に対して量子化時間単位
の半分、ｔｑ／２の０〜２Ｍ−１倍の遅延時間を加える
ことが出来る。

【００６１】一方、メモリ１２０の書き込みと読み出し
の制御によりサンプリング間隔の整数倍の遅延時間が与
えられる。

【００６２】このようにして量子化時間単位の半分、ｔ
ｑ／２の０〜（２Ｍ−１）倍の遅延時間とサンプリング
間隔の整数倍の遅延時間の和、すなわち量子化時間単位
の半分ｔｑ／２の任意の整数倍の遅延時間が、演算タイ
ミング毎に各チャンネルの受信信号のデータに加えるこ
とが出来る。このように演算タイミング毎に遅延時間を
変化させる方式は、電子集束等の焦点距離を受信エコー
の深さに合わせて変化させるダイナミックフォーカス方
式ではきわめて有用な技術である。

【００６３】このように上記第２の実施例によれば、図
５に示すように配列振動子からの複数の受信信号をディ
ジタル化してメモリに記憶し、このメモリから読み出さ
れたデータを多相加算器に入力することにより、零挿入
によるデータレートの増大に伴う演算の高速化が不要で
あり、高精度のディジタルビームフォームが可能になる
効果を有する。

【００６４】

【発明の効果】請求項１の発明は、上記実施例より明ら
かなように、配列振動子からの複数の受信信号をディジ
タル化してメモリに記憶し、このメモリから読み出され
たデータを共通データバスを介して並列パイプラインに
設けられた加算器により構成される多相加算部に入力す
ることにより、零挿入によるデータレートの増大に伴う
演算速度の高速化を招くことなく、高精度のディジタル
ビームフォームが可能になる効果を有する。

【００６５】また、請求項２の発明によれば、配列され
た振動子からの受信信号をディジタル化して、メモリに
記憶し、このメモリから読み出されたデータを、シフタ
を有する共通データバスを介して、並列パイプラインに
設けられた加算器により構成される多相加算器に入力
し、特にその内の一つの加算器にはデータセレクタが接
続され、そのデータセレクタの１つの入力には共通デー
タバスが直接接続され、他の入力にはラッチを介して共
通データバスが接続されたものであり、これらの加算器
２個を同時に加算演算させることにより、零挿入による
データレートの増大に伴う演算速度の高速化が不要にな
り、量子化時間単位が細かい高精度のディジタルビーム
フォームが可能になる効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例における超音波診断装置
の概略ブロック図

【図２】第１の実施例における多相加算部の詳細な構成
を示すブロック図

【図３】第１の実施例における多相加算部の零挿入の様
子を説明するための図

【図４】第１の実施例における多相加算部の零挿入の様
子を説明するための図

【図５】本発明の第２の実施例における多相加算部の詳
細な構成を示すブロック図

【図６】第２の実施例における多相加算部の零挿入にお
ける動作を説明するための図

【図７】従来の超音波診断装置の概略ブロック図

【図８】従来装置のディジタルビームフォーマにおける
零挿入の様子を説明するための図

【符号の説明】

１ プローブ １４〜１７ Ａ／Ｄ変換器 ２０〜２３ メモリ ２４〜２７ 多相加算部 ３０ 補間器 ３１ ＤＳＣ ３２ 表示部 ＣＢ 共通データバス Ｐ０〜Ｐ３ パイプライン １３０〜１３３ 加算器 １４０〜１４３ ラッチ １４５ 制御部 １６０ シフタ １６１ ラッチ １６２ セレクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 配列振動子からの受信信号を記憶するメ
   モリと、前記メモリの出力に接続された多相加算部を備
   え、前記多相加算部は複数のパイプラインと、前記パイ
   プラインのそれぞれに設けられた加算器と、前記加算器
   に共通接続された共通データバスを有し、前記共通デー
   タバスは前記メモリに接続され、前記多相加算部は前記
   パイプラインを介して直列接続され、前記多相加算部に
   おける零挿入および前記メモリの読み出しを制御する制
   御部を有することを特徴とする超音波診断装置。
2. 【請求項２】 多相加算部が共通データバスに接続され
   たシフタと、前記シフタに接続されたラッチと、前記シ
   フタの出力およびラッチの出力に接続されたデータセレ
   クタとを有し、１つの加算器の入力が前記セレクタの出
   力に接続されたことを特徴とする請求項１記載の超音波
   診断装置。