JPH0518116U - 正弦波データ発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 外部ＲＯＭに書込まれている正弦波データ間
を直線補間によって補う方法において、外部ＲＯＭから
直線補間演算で用いる差データを読み出す時間を短縮す
ることにより正弦波データの発生速度を高速化する。 【構成】 正弦波データを外部ＲＯＭに書き込み、直線
補間演算用差データを記憶素子に格納し、前記記憶素子
と乗算器及び加算器から成る直線補間回路等をＬＳＩと
して構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、各種シグナルアナライザに内蔵される信号発生器に関し、正弦波デ ータ発生の高速動作化に関する。

【０００２】

【従来の技術】

データ発生回路からディジタル・データを発生させ、このデータをＤ／Ａ変換 （ディジタル・アナログ変換）して波形出力する方式の信号発生器では、正弦波 発生器が最も多く、また、他にはチャープサイン波、マルチサイン波等を発生さ せるものもある。 前述のデータ発生回路は一般的に図３に示すような、ＲＯＭに書き込まれた正 弦波データを読み出す方式が用いられている。図３において１は位相データ発生 回路、２は位相データ発生回路１から出力される位相データをアドレス入力とす るＲＯＭ、３はＲＯＭ２の出力データを保持するラッチ回路、４は位相データ発 生回路１からの制御信号に対応してラッチ回路３の出力に符号付けを行う符号回 路である。この場合、使用しているＲＯＭ２の容量を出来るだけ小さくするため 、図４に示すように１／４波長分の正弦波データのみをＲＯＭ２に書込み、他の 位相については正弦波データの符号や読み出し順序等を制御することによって１ 波長分の正弦波データ出力を行う方法等が多く用いられる。 しかし、前述のような方法を用いても、時間に対する分解能を上げるためには 正弦波データ数を増やさなければならずＲＯＭ２の容量の増加が必要となる。こ の問題の対策例としては図５に示すように、ＲＯＭ２に書込まれている正弦波デ ータ間を直線補間によって補う方法がある。図５において１から４は図３と同一 である。５は乗算器、６は加算器、１０１は乗算器５及び加算器６からなる直線 補間回路であり、１００は位相データ発生回路１、ラッチ回路３、符号回路４及 び直線補間回路１０１を一体化したＬＳＩ（大規模集積回路）である。

【０００３】

【考案が解決しようとする課題】 ＲＯＭ２に書込まれている正弦波データ間を直線補間によって補う方法では、 ＲＯＭ２から直線補間演算で用いる差データを読み出す処理と乗算及び加算演算 が必要となり、この直線補間処理時間が正弦波データの発生速度を制限する要因 となってしまう。 従って本考案の目的は、正弦波データの発生速度を高速化することにある。

【０００４】

【課題を解決するための手段】

このような目的を達成するために、本考案では、 正弦波データを外部ＲＯＭに書き込み、直線補間演算用差データを記憶素子に 格納し、前記記憶素子と乗算器及び加算器から成る直線補間回路等をＬＳＩとし て構成する。

【０００５】

【作用】

ＬＳＩ内に設けた記憶素子に直線補間演算用の差データを書き込むことにより 、外部のＲＯＭを用いる方法と比較して差データの読み出し時間が早くなる。こ のことにより、直線補間処理時間が短縮され、正弦波データの発生速度が早くな る。

【０００６】

【実施例】

以下本考案を図面を用いて詳細に説明する。図１において１は位相データ発生 回路、７及び８はそれぞれ位相データ発生回路１から出力される位相データＸ_i をアドレス入力とする外部ＲＯＭ、記憶素子、５は記憶素子８から出力される差 データΔＹ_iと位相データ発生回路１から出力される位相差データΔＸ_N（＝Ｘ_N −Ｘ_i）を入力とする乗算器、６は乗算器５から出力される演算結果と外部ＲＯ Ｍ７から出力される波形データＹ_iを入力とする加算器、３は加算器６の出力デ ータを保持するラッチ回路、４は位相データ発生回路１からの制御信号に対応し てラッチ回路３の出力に符号付けを行う符号回路である。また、１０１は乗算器 ５及び加算器６からなる直線補間回路であり、１００は位相データ発生回路１、 ラッチ回路３、符号回路４、記憶素子８及び直線補間回路１０１を一体化したＬ ＳＩである。

【０００７】 図１における正弦波データとＲＯＭデータの関係を図２に示す。図２において 位相データＸ_iとＸ_i+1に対応する波形データＹ_iが外部ＲＯＭ７に、差データΔ Ｙ_i（＝Ｙ_i+1−Ｙ_i）が記憶素子８に書き込まれている。ある位相Ｘ_Nの正弦波デ ータは以下の式によって直線補間される。 Ｙ_N＝Ｙ_i＋ΔＹ_i・ΔＸ_N／ΔＸ ここで ΔＸ_N＝Ｘ_N−Ｘ_i ΔＸ ＝Ｘ_i+1−Ｘ_i ∴０≦（ΔＸ_N／ΔＸ）＜１ したがって、実際の演算はΔＸ＝１として以下の式によって計算される。 Ｙ_N＝Ｙ_i＋ΔＹ_i・ΔＸ_N

【０００８】 ここで、記憶素子８としてＲＯＭを用いた場合を考える。この場合において以 下に示す例のようにＬＳＩの内部ＲＯＭは外部ＲＯＭと比較して読み出し時間が 高速である。 （動作速度例） 外部ＲＯＭ読み出し時間 ： １２０ｎｓ 内部ＲＯＭ読み出し時間 ： ２０ｎｓ また、前述のように直線補間処理時間が正弦波データの発生速度を制限する要因 であり、直線補間処理時間は差データを読み出す時間と乗算及び加算演算時間か ら成る。したがって、差データを読み出す時間が高速になることにより直線補間 処理時間が短縮され、全体として正弦波データの発生速度が高速化される。

【０００９】 なお、図１における記憶素子８は前例のようにＲＯＭの場合の他に、電源投入 時等初期段階において差データをＲＡＭに書き込む機能を付加することにより、 ＲＡＭを用いることも可能である。この場合、ＲＡＭの読み出し時間は内部ＲＯ Ｍ及び外部ＲＯＭよりも高速であるので正弦波データの発生速度が更に高速化す る。

【００１０】

【考案の効果】

以上説明したことから明らかなように、本考案によれば次のような効果がある 。ＬＳＩ内に設けた記憶素子に直線補間演算用の差データを書き込むことにより 、外部のＲＯＭを用いる方法と比較して差データの読み出し時間が早くなる。こ のことにより、直線補間処理時間が短縮され、正弦波データの発生速度が高速化 する。

【図面の簡単な説明】

【図１】本考案に係る正弦波データ発生回路。

【図２】正弦波データとＲＯＭデータの関係。

【図３】従来の直線補間なし正弦波データ発生回路例。

【図４】ＲＯＭデータの例。

【図５】従来の直線補間あり正弦波データ発生回路例。

【符号の説明】

１ 位相データ発生回路 ２、７ 外部ＲＯＭ ３ ラッチ回路 ４ 符号回路 ５ 乗算器 ６ 加算器 ８ 記憶素子 １００ ＬＳＩ １０１ 直線補間回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】一定の位相間隔毎の位相値に対応するアド
   レスにその位相値の正弦波データ及び直線補間演算用差
   データがあらかじめ書き込まれたメモリと、 クロック信号に同期して前記位相間隔毎の位相値に対応
   するアドレス信号を順次発生し前記メモリに入力する位
   相データ発生回路と、 前記メモリの出力により前記一定の位相間隔以外の位相
   における正弦波データを直線補間で求める回路と、 前記直線補間回路の出力データを保持するラッチ回路
   と、 前記位相データ発生回路からの制御信号に対応して前記
   ラッチ回路の出力に符号付けを行う符号回路を有する正
   弦波データ発生回路において、 一定の位相間隔毎の位相値に対応するアドレスにその位
   相値の正弦波データがあらかじめ書き込まれた外部ＲＯ
   Ｍと、 前記位相値の直線補間演算用差データを格納した記憶素
   子とを備え、 前記位相データ発生回路、前記直線補間回路、前記ラッ
   チ回路及び前記符号回路と共に前記記憶素子を大規模集
   積回路として構成したことを特徴とする正弦波データ発
   生回路。