JP2669073B2

JP2669073B2 - Ｐｃｍ音源装置

Info

Publication number: JP2669073B2
Application number: JP1247665A
Authority: JP
Inventors: 政樹工藤
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1989-09-22
Filing date: 1989-09-22
Publication date: 1997-10-27
Anticipated expiration: 2012-10-27
Also published as: JPH03179400A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、電子楽器に用いて好適なPCM音源装置に
関する。

「従来の技術」楽音の波高値を時間の経過に従ってデジタルデータで
記憶し、この記憶値を読出して処理することにより楽音
信号を発生するPCM音源が開発されている。

このPCM音源の中には、波形メモリサイズを小さくで
き、かつ、波形メモリのアドレス移動速度を上げる必要
がない補間方式ピッチ非同期音源がある。ここで、この
方式の音源について説明する。

第10図（イ）は、音源の波形図である。まず、音源を
同図（ロ）に示す所定周波数（fs＝fs₁）のサンプリン
グパルスでサンプリングし、波形メモリに記憶させる。
同図（ハ）は波形メモリに記憶された波形データであ
る。次に、第10図（ニ）に示すように波形データを補間
（図は１次直線補間）するとともに、周波数fs₂（fs₂≠
fs₁）でリサンプルし、補間後の波形データを読出す。
すなわち、周波数fs₁と異なる周波数fs₂によってリサン
プルすることにより、仮想的なサンプリング周波数変換
を行う（同図（ヘ）参照）。次に、fs₂をfs₁と同じ周波
数にすると新しいピッチをもった音が発生される（同図
（ト）参照）。

このように、有限なサンプル列から任意ピッチの楽音
を得ることができ、しかも、楽音のピッチと同期したサ
ンプリングパルスを作らなくて済むという利点を有して
いる。

「発明が解決しようとする課題」ところで、PCM音源では波形が繰り返す部分について
はルーピング処理を行う。このルーピング処理とは、波
形が繰り返す部分については、１周期分の波形を記憶
し、この部分を繰り返して読出すことにより繰り返し波
形を発生する処理である。

始めに、ピッチ同期方式におけるルーピング処理につ
いて説明する。

例えば、第11図（イ）に示すように、原波形（アナロ
グ波形）が繰り返す場合は、ピッチ同期方式によるサン
プリングデータは同図（ロ）に示すようになる。この場
合に、所定の１周期、例えば、ａ点とｂ点との間の１周
期の波形データのみを記憶し、読出しアドレスがｂ点ま
できたら再びａ点に戻って波形データの読出しを行うよ
うにする。また、a₁点とb₁点との間、a₂点とb₂点との間
の１周期の波形データを記憶して繰り返し読出しても同
様の作用を奏することができる。

次に、ピッチ非同期方式のルーピングについて説明す
る。

今、音源が第12図（イ）に示す波形であり、サンプリ
ングタイミングが同図（ロ）に示す状態であったとする
と、サンプルされた波形データは、同図（ハ）に示すよ
うになる。そして、同図（ハ）の波形データを直線補間
したデータは、同図（ニ）に示すようになる。ここで、
図の時刻ｔ（ｘ）を繰り返しの始点とし、時刻ｔ（ｘ）
からループ区間（繰り返し周期Ｔ）経過後の時刻ｔ（ｘ
＋Ｔ）を繰り返しの終点とする。このとき、終点はサン
プリングポイントの（ｎ＋６）と（ｎ＋７）のほぼ中間
にあるが、波形データＳ（ｎ＋７）は通常サンプリング
されないため、終点における波形データを正確に補間す
ることができない。

したがって、波形データＳ（ｎ＋７）がない場合に
は、ルーピング処理を正確に行うことができず波形歪を
発生させる。

一方、Ｓ（ｎ＋７）のデータを用意しておいたとして
も、その後のルーピングにおける補間値との間の調整を
考慮しなければ正確なルーピング処理を行うことはでき
ない。なぜなら、ピッチが非周期であるから、Ｓ（ｎ＋
７）のデータはＳ（ｎ）のデータとは異なった値となり
（第12図（ハ）参照）、Ｓ（ｎ＋７）を用いて補間を行
った後に再び始点に戻って補間を行うと、初回のルーピ
ングにおける補間値と２回目のルーピングにおける補間
値との間に誤差が生じ、さらに、２回目と３回目との
間、３回目と４回目との間というように継続して誤差が
生じてしまうからである。そして、この期差は波形歪を
起こし、しかも、歪の発生のし方がルーピング毎に変化
するという不都合を生じさせる。

これに対し、ピッチ同期式の場合は、第11図（ロ）に
示すように、始点と終点との波形データ値が等しく、ル
ーピングを行っても不都合は生じない。この発明は、上
記事情に鑑みてなされたもので、ルーピング処理を正確
に行うことができ、波形歪を生じることがないピッチ非
同期式のPCM音源装置を提供することを目的としてい
る。

「課題を解決するための手段」上記課題を解決するために、本願発明は、所定のサン
プリング周期で波形データが記憶されている波形メモリ
と、発音すべき音の周波数に対応する音高情報を一定時
間毎に累算し、該累算値をアドレスデータとして出力す
る累算手段と、前記累算手段から出力されたアドレスデ
ータの整数部および当該整数部の次の整数により前記波
形データをアクセスし、さらに前記アドレスデータの小
数部を補間データとして出力するアドレスデータ発生部
と、前記アドレスデータ発生部によってアクセスされた
２つの波形データと前記補間データとに基づいてデータ
補間を行うデータ補間制御部とを具備したPCM音源装置
において、前記アドレスデータによるアドレス空間の少
なくとも一部にループ部を設定し、このループ部を繰り
返しアクセスするように前記アドレスデータ発生部を制
御するループ制御部を具備し、前記データ補間制御部
は、前記累算手段から出力されたアドレスデータが示す
アドレスが前記ループ部の最後の波形データのアドレス
から前記ループ部の最初の波形データのアドレスまでの
接続区間にある場合には、前記ループ部の最後の波形デ
ータと前記ループ部の最初の波形データとを用い、か
つ、前記接続区間の距離に対応して前記補間データを補
正し、これによりデータ補間を行うことを特徴としてい
る。

「作用」本願発明においては、ループ部の最後の波形データと
ループ部の最初の波形データとを連続的に接続すること
ができるので、ルーピングの回数によって補間値が変動
するということがない。

また、ループ部エンドアドレスが小数部を含む場合
に、このアドレスの波形データとしてループ部スタート
アドレスの波形データを用いることができ、ループ部ス
タートアドレスが小数部を含む場合に、このアドレスの
波形データとしてループ部エンドアドレスの波形のデー
タを用いることができる。

「実施例」以下、図面を参照してこの発明の実施例について説明
する。

A:実施例の基本原理始めに、実施例の基本原理について説明する。まず、
波形メモリにおけるルーピング始点のアドレスをループ
スタートポイントアドレスLSPA、ルーピング終点のアド
レスをループエンドポイントアドレスLEPAとする。ピッ
チ非同期方式においては、ループスタートポイントアド
レスLSPAを第３図（ロ）に示すようにサンプリングポイ
ントと一致させると、ループエンドポイントアドレスLE
PAは前述のようなサンプリングポイントと一致しない
（同図（イ）参照）。しかも、Ｓ（ｎ＋ｘ）、Ｓ（ｎ＋
ｘ＋１）はサンプリングされないため、Ｓ（ｎ＋ｘ−
１）とループエンドポイントアドレスLEPAとの間におい
ては、補間を行うことができない。そこで、本実施例に
おいては、ループエンドポイントアドレスLEPAの波形デ
ータとしてループスタートポイントアドレスLSPAの波形
データを用い、Ｓ（ｎ＋ｘ−１）とループエンドポイン
トアドレスLEPAとの間の補間を、Ｓ（ｎ＋ｘ−１）とＳ
（ｎ）とを用いて行うようにしている。これは、周期波
形であれば、ループエンドポイントアドレスLEPAの波形
データは、ループスタートポイントアドレスLSPAの波形
データに等しくなることを利用したものである。

この場合において、Ｓ（ｎ＋ｘ−１）とループエンド
ポイントアドレスLEPAとの距離は、通常のサンプリング
ポイント間の距離とは異なるので、Ｓ（ｎ＋ｘ−１）と
ループエンドポイントアドレスLEPAとの間における補間
は、補間値を補正するようにしている。

以上のような補間処理を行うことにより、ルーピング
処理における各補間値の同一性が保たれ、歪のない波形
データを得ることができる。

以上がこの実施例の基本原理である。

B:実施例の構成第１図はこの発明の一実施例の構成を示すブロック図
である。図において１は多数のキーからなる鍵盤であ
り、鍵盤１の各キーから出力されるキー信号は押鍵検出
手段２に供給される。押鍵検出手段２は、キー信号に基
づいてそのキーを示すキーコードKCを出力するととも
に、押鍵が検出されるとキーオン信号KONを出力する。
３は周波数情報発生部であり、キーコードKCに対応する
周波数情報であるＦナンバを発生する。このＦナンバ
は、Ｆナンバレジスタ４に入力されるようになってい
る。

次に、５は装置各部を制御する制御部であり、CPU、R
OMおよびI/Oポート等から構成されている。この制御部
５は、キーオン信号KONが供給されると、各種の制御信
号を所定のタイミングに従って発生するようになってい
る。

８は加算器であり、一方の入力端にＦナンバレジスタ
４が出力するＦナンバが供給され、その出力信号はセレ
クタ９の一方の入力端に供給される。セレクタ９は制御
部５が出力する信号ASELが“0"のときに第０入力端を選
択し、“1"のときに第１入力端を選択する。このセレク
タ９の第１の入力端には、制御部５からスタートデータ
SDが供給されている。スタートデータSDは、波形データ
の読出し開始アドレスであり、アタック部の最初のアド
レスを示す。このスタートデータSDは、音色等によって
種々異なる値が予め設定されている。10は減算器であ
り、制御部５が信号RDを出力すると、セレクタ９の出力
信号から信号SDを減算してシフトレジスタ11に供給す
る。また、制御部５が信号RDを出力しないときは、セレ
クタ９の出力信号は、減算器10をそのまま通過してシフ
トレジスタ11に供給される。シフトレジスタ11は、クロ
ック信号φ_so、φ_s1に基づいてシフト動作を行う回路で
ある。クロック信号φ_s0、φ_s1は、第４図（ホ）、
（ヘ）に示すタイミングで出力される信号であり、シフ
トレジスタ11はクロック信号φ_s0の立上りで供給されて
いる信号を取り込み、クロック信号φ_S1の立上りで取り
込んだ信号を出力するようになっている。このシフトレ
ジスタ11の出力信号は加算器８の他方の入力端に供給さ
れ、Ｆナンバに加算されるようになっている。

次に、12は比較器であり、制御部５が出力するループ
エンドポイントアドレスLEPAが入力端Ｂに供給され、加
算器８の出力信号が入力端Ａに供給されている。そし
て、Ａ＞Ｂのときに信号CP1（“1"信号）を出力し、Ａ
＞int（Ｂ）のときに信号CP2（“1"信号）を出力する。
ここで、A,Bは各々入力端A,Bに供給される信号の大きさ
であり、int（Ｂ）は入力端Ｂに供給される信号の整数
部を示している。これら信号CP1、CP2は、各々制御部５
に供給されるようになっており、制御部５は信号CP1が
供給されると、前述した信号RDを出力するようになって
いる。信号RDは、ループのサイズを示す信号であり、ル
ープエンドポイントアドレスLEPAとループスタートポイ
ントアドレスLSPAとの差を示す信号である。

次に、16はシフトレジスタ11の出力信号の整数部に
“1"を加える加算器であり、この加算器の出力信号がセ
レクタ15の第１入力端に供給される。また、セレクタ15
の第０入力端にはシフトレジスタ11の出力信号の整数部
Ｉが直接供給される。セレクタ15はクロック信号φｗに
従ってセレクト動作を行うようになっている。この場
合、クロック信号φｗは、第４図（イ）に示すタイミン
グで出力され、セレクタ15は、クロック信号φｗが“1"
のときに第１入力端、“0"のときに第０入力端を各々選
択する。このセレクタ15の出力信号は、波形メモリ17に
アドレスデータとして供給されるようになっており、こ
れにより、波形メモリ17に記憶されている波形データは
正数部Ｉおよび（Ｉ＋１）によってアクセスされる。

一方、シフトレジスタ11の出力信号の小数部ｉは、セ
レクタ19の第０入力端および乗算器20の一方の入力端に
供給される。乗算器の他方の入力端には、制御部５から
補正データCDが供給されている。補正データCDについて
は、後述する。

また、乗算器20の出力信号は、セレクタ19の第１入力
端に供給されている。セレクタ19は、制御部５から供給
される信号BSELによってセレクト動作を行うようになっ
ており、信号BSELが“0"のときに第０入力端、“1"のと
きに第１入力端を選択する。このセレクタ19の出力信号
は、補間係数データIPDとして補間制御部18に供給され
るようになっている。補間制御部18は、波形メモリ17か
ら出力される正数部Ｉ、（Ｉ＋１）に対応する波形デー
タ、補間係数データIPD、および信号BSELに基づいて補
間を行う。ここで、補間制御部18の構成を第２図に示
す。

図において、30はセレクタであり、第０入力端に波形
メモリ17から読出される波形データが供給され、第１入
力端にLSレジスタ31の出力信号が供給される。LSレジス
タ31には、ループスタートポイントアドレスLSPAにおけ
る波形データの値（以下、ループスタートポイントデー
タLSPDという）がキーオン信号KONの発生時に書き込ま
れるようになっている。セレクタ30はアンドゲート32の
出力信号が“1"のときに第１入力端を選択し、“0"のと
きに第０入力端を選択し、アンドゲート32は信号BSELと
クロック信号φｗの論理積をとるようになっている。33
はセレクタ30の出力信号とセレクタ35の出力信号とを乗
算する乗算器であり、その出力信号が加算器34の一方の
入力端に供給される。セレクタ35の第１入力端には補間
係数データIPDが直接供給され、第０入力端には補間係
数データIPDがビット反転回路36によってビット反転さ
れた後に供給される。

次に、加算器34の出力信号は、出力ラッチ38の入力端
に供給される。出力ラッチ38は、クロック信号φsum
₂（第４図（ハ）参照）が立ち上がったときに、加算器3
8の出力信号をラッチする。また、加算器38の出力信号
は、累算ラッチ37に供給される。累算ラッチ37は、クロ
ック信号φsum₁が立ち上がったときに加算器34の出力信
号をラッチし、クリア信号φclr（第４図（ニ）参照）
が立ち上がる毎にクリアされるようになっている。

次に、第１図に示す23は、補間制御部18の出力信号と
エンベロープ発生部22の出力信号とを乗算する乗算器で
ある。エンベロープ発生部22は、キーオン信号KONが供
給されると、所定のエンベローブ信号を発生するもので
ある。乗算器23の乗算処理によって、補間された波形デ
ータに対しエンベローブが付されることになる。そし
て、乗算器23の出力信号は、D/Aコンバータ25によって
アナログ信号に変換され、その後にサウンドシステム26
に供給されて楽音として発生される。

C:実施例の動作次に、上記構成によるこの実施例の動作についてアタ
ック部とループ部（第６図参照）に分けて説明する。

アタック部の発音動作まず、鍵盤１内のいずれかのキーが押されると、押鍵
検出回路２によって押鍵が検出され、キーオン信号KON
が出力される。これにより、制御部５が信号ASELを“1"
信号にし、セレクタ９に第１入力端を選択させる。この
結果、スタートデータSDがセレクタ９、減算器10および
シフトレジスタ11を介して出力され、その正数部Ｉがセ
レクタ15の第０入力端に供給される。ここで、クロック
信号φｗが“0"信号のときは（第４図（イ）参照）、セ
レクタ15が第０入力端を選択するから、スタートデータ
SDの正数部Ｉは、セレクタ15を介して波形メモリ17に供
給される。この結果、スタートデータSDの正数部Ｉが示
すアドレスに記憶されている波形データＳ（ｓ）が読出
され、補間制御部18に供給される。一方、比較器12にお
いてはＡ＜Ｂであるため、信号CP1,CP2は出力されず、
この結果、信号BSELは“0"信号となる。信号BSELは“0"
信号であると、第２図に示すアンドゲート32の出力信号
は常に“0"信号となる。そして、アンドゲート32の出力
信号が“0"信号の場合は、セレクタ30が第０入力端を選
択するから、波形メモリ17から読出された波形データＳ
（ｓ）は、セレクタ30を介して乗算器33に供給される。

また、信号BSELが“0"信号の場合は、第１図に示すセ
レクタ19が第０入力端を選択するから、スタートデータ
SDの小数部ｉがセレクタ19から補間データIPDとして出
力される。補間データIPDは、クロック信号φｗが“0"
信号となっているタインミングにおいては、ビット反転
回路36によってビット反転された後にセレクタ35を介し
て乗算器33に供給される。この小数部ｉをビット反転す
ると、その値は（１−ｉ）になるから、乗算器33におい
ては、スタートデータSDのアドレスにおける波形データ
Ｓ（ｓ）と（１−ｉ）が乗算される。この乗算結果｛Ｓ
（ｓ）・（１−ｉ）｝は加算器34を介して累算ラッチ37
に供給される。累算ラッチ37は、すでにクロック信号φ
clrによってクリアされており（第４図（ニ）の時刻t₁
参照）、次いで、第４図（ロ）の時刻t₃においてクロッ
ク信号φsum₁が立ち上がると上記乗算結果が累算ラッチ
37に取り込まれる。この結果、乗算結果｛Ｓ（ｓ）・
（１−ｉ）｝が加算器34のＢ入力端に供給される。

次に、時刻t₄においてクロック信号φｗが立ち上がる
と、第１図に示すセレクタ15が第１入力端を選択する。
この結果、加算器16の出力信号、すなわち、スタートデ
ータSDに“1"が加えられた値がセレクタ15を介して波形
メモリ17に供給される。これにより、スタートデータSD
の次のアドレスの波形データＳ（ｓ＋１）が読出され
る。この波形データＳ（ｓ＋１）は、第２図に示すセレ
クタ30を介して乗算器33に供給される。このとき、クロ
ック信号φｗは“1"信号であるから、セレクタ35が第１
入力端を選択し、補間係数データIPDがセレクタ35を介
して乗算器33に供給される。この場合の補間データIPD
は、スタートデータSDの小数部ｉであるから、乗算器33
における演算結果は、Ｓ（ｓ＋１）・ｉとなる。そし
て、この乗算結果が加算器34のＡ入力端に供給され、す
でにＢ入力端に供給されている前回の乗算結果｛Ｓ
（ｓ）・（１−ｉ）｝と加算される。この加算により直
線補間が終了し、直線補間されたデータが、クロック信
号φsum₂が立ち上がったとき（第４図の時刻t₅参照）に
出力ラッチ38に取り込まれて次段に出力される。ここ
で、上述の演算によって直線補間が行われることを説明
する。

今、スタートデータSDの正数部Ｉが示すアドレスにお
ける波形データＳ（ｓ）と、スタートデータSDの正数部
Ｉに１を加えたアドレスにおける波形データＳ（ｓ＋
１）が、各々第５図に示すようになっていたとする。そ
して、スタートデータSDの小数部ｉを図示のようにとる
と、補間により求めるべき波形データＳ（ｓ＋ｉ）は次
式によって表される。

この（１）式の右辺の第１項の乗算はクロック信号φ
ｗが“0"のときにおいて乗算器33が行う演算であり、第
２項の乗算はクロック信号φｗが“1"のときにおいて乗
算器33が行なう演算である。したがって、加算器34にお
いて各乗算結果を加え合わせると、その演算結果は
（１）式の右辺と同等となり、直線補間が行われたこと
になる。

次に、直線補間後のデータは、出力ラッチ38から出力
され、乗算器23によってエンベロープ処理が施され、そ
の後にD/Aコンバータ25によってアナログ信号に変換さ
れた後、サウンドシステム26によって楽音として発せら
れる。

一方、シフトレジスタ11から出力されたスタートデー
タSDは第１図に示す加算器８の他方の入力端に供給さ
れ、Ｆナンバレジスタ４が出力するＦナンバと加算され
る。このとき、制御部５が出力する信号ASELは、“0"信
号になっており、この結果、セレクタ９は第０入力端を
選択する。これにより、加算器８における加算結果は、
セレクタ９、減算器10およびシフトレジスタ11を介して
出力される。そして、その整数部Ｉおよび小数部ｉに対
し、上述の場合と同様の波形データを読出し、および直
線補間処理が行われる。また、シフトレジスタ11の出力
信号は、加算器８の他方の入力端に供給されるから、以
後はこのループによりＦナンバが順次累算されていく。
したがって、順次累算されていくデータの整数部Ｉおよ
び小数部ｉに対し、波形データ読出し、および補間処理
が順次行われ、これにより、アタック部の波形データ補
間処理によって作成される。このアタック部の各波形デ
ータは、前述したようにエンベロープ処理が施された後
に楽音として発せられる。

ループ部の発音動作次に、ループ部の発音動作について説明する。上述の
ようにして、スタートデータSDに対しＦナンバが順次累
算されていくと、波形メモリ17の読出しアドレスは、第
６図に示すアタック部の領域を越えループ部の領域に入
る。そして、ループ部の波形データ読出し、および補間
処理は基本的にはアタック部の場合と同様にして行われ
る。しかし、Ｆナンバの累算が進んでシフトレジスタ11
の出力信号が第３図（イ）に示す波形データＳ（ｎ＋ｘ
−１）とループエンドポイントアドレスLEPAとの間（以
下特定補間区間という）のアドレスを示すようになる
と、前述の処理とは異なる処理内容になる。この処理に
ついて以下に説明する。

まず、加算器８の出力信号が特性補間区間に入ると、
比較器12においてＡ＞int（Ｂ）となる。加算器12のＢ
入力端にはループエンドポイントアドレスLEPAが供給さ
れているから、int（Ｂ）は結局ループエンドポイント
アドレスLEPAの整数部となる。このループエンドポイン
トアドレスLEPAの整数部は、第３図（イ）から判るよう
に、波形データ（Ｓ＋ｘ−１）のアドレス値であり、特
定区間の開始点である。そして、Ａ＞int（Ｂ）となる
と、比較器12が信号CP2を出力し、これにより、制御部
５が信号BSELを“1"信号にし、かつ、補正データCDを出
力する。ここで、補正データCDは、その逆数1/CDがルー
プエンドポイントアドレスLEPAの小数部となるように設
定されているデータである（第３図（ハ）参照）。

信号BSELが“1"信号になると、第１図に示すセレクタ
19が第１入力端を選択し、この結果、シフトレジスタ11
の出力信号の小数部と補正データCDとの乗算値ｉ・CDが
補間係数データIPDとして出力される。また、信号BSEL
が“1"信号になると、第２図に示すアンドゲート32の一
方の入力端に“1"信号が供給されるから、アンドゲート
32の出力値はクロック信号φｗによって一義的に定ま
る。したがって、クロック信号φｗが“0"信号のときに
は、セレクタ30が第０入力端を選択し、波形メモリ17か
ら読出された波形データが乗算器33に供給される。この
ときＦナンバの累算値は特定補間区間に入っているか
ら、その整数値Ｉによってアクセスされる波形データは
第３図（イ）から判るように波形データＳ（ｎ＋ｘ−
１）である。また、このときはセレクタ35が第０入力端
を選択するから、乗算器33においてはｉ・CDのビット反
転値と波形データＳ（ｎ＋ｘ−１）とが乗算される。し
たがって、乗算器33の乗算結果は、（１−ｉ・CD）・Ｓ
（ｎ＋ｘ−１）となる。この乗算結果は、加算器34のＡ
入力端、出力端を順次介して累算ラッチ37に取り込ま
れ、加算器34のＢ入力端に供給される。次に、クロック
信号φｗが立ち上がると（第４図（イ）の時刻t₄参
照）、アンドゲート32が“1"信号を出力し、セレクタ30
が第１入力端を選択する。この結果、LSレジスタ31内に
記憶されているループ部の最初の波形データ、すなわち
波形データＳ（ｎ）が乗算器33に供給される。また、ク
ロック信号φｗが“1"信号になるとセレクタ35が第１入
力端を選択するから補間係数データIPDがそのまま乗算
器33に供給される。この結果、乗算器33における乗算結
果はＳ（ｎ）・ｉ・CDとなる。この乗算結果は、加算器
34のＡ入力端に供給され、すでにＢ入力端に供給されて
いる前回の乗算結果と加算される。したがって、加算器
34においては、Ｓ（ｎ＋ｘ−１）・（１−ｉ・CD）・CD
＋Ｓ（ｎ）・ｉ・CDなる演算が行われる。ここで、この
演算の意味について説明する。

まず、本実施例においては、前述したように、ループ
エンドポイントアドレスLEPAの位置にループスタートポ
イントアドレスLSPAの波形データＳ（ｎ）があるとみな
して特定補間区間の補間を行うようにしている。ところ
で、特定補間区間の間隔は、第３図（ハ）に示すように
1/CDであり、他の区間の間隔より短い。そこで、小数部
ｉについては、区間の長さに対する割合に変換する必要
があり、区間長（1/CD）で除する必要がある。結果的に
は少数部ｉにCDを乗じることになり、すなわち、特定補
間区間の長さを他の区間と同様に「１」として取り扱う
ことと同様になる。この拡大の状態を第７図に示す。第
７図においては、ループエンドポイントアドレスLEPAを
右側にずらしてLEPA′とし、区間の長さを「１」にして
いる。これに対応して少数部ｉの値にCDを乗じれば、拡
大された区間に対して前述の（１）式が適用され補間が
できることが判る。すなわち、（１）式の右辺における
ｉをｉ・CDに置き換え、波形データＳ（ｓ）をＳ（ｎ＋
ｘ−１）に、波形データＳ（ｓ＋１）をＳ（ｎ）に置き
換えればよい。この置き換え後の右辺が加算器34の演算
に対応し、適性な補間が行われたことが判る。

そして、加算器34の加算結果は、クロック信号φsum₂
（第４図（ハ）参照）の立ち上がりにおいて出力ラッチ
38に取り込まれ、後段の回路に出力される。

次に、第１図に示す加算器８においてＦナンバの累算
が行われると、この累算値に対して上述と同様の処理が
行われる。ただし、特定補間区間においては、第３図
（イ）からも判るように、累算値（すなわちシフトレジ
スタ11の出力信号）の整数値Ｉは変わらず波形データＳ
（ｎ＋ｘ−１）が記憶されているアドレスを示す。そし
て、クロック信号φｗが“1"になったときは第２図に示
すセレクタ30が第１入力端を選択するから、結局、特定
補間区間においては、Ｆナンバ累算値の変動に拘わらず
波形データＳ（ｎ＋ｘ−１）とＳ（ｎ）との間で補間が
行われる。補間に影響を与えるのはＦナンバ累算値の少
数部、すなわちシフトレジスタ11の出力信号の少数部ｉ
であり、Ｆナンバの累算に伴う少数部ｉの変動に従った
補間値が補間制御部18から順次出力される。

そして、Ｆナンバ累算値がさらに大きくなると、その
値がループ部（第６図参照）の領域を超える。この結
果、第１図に示す比較器12において、Ａ＞Ｂとなり、比
較器12から制御部５へ信号CP1が出力される。制御部５
は、信号CPが供給されると、信号RDを減算器10へ供給
し、この結果、減算器10による減算が行われる。ここ
で、信号RDは、ループのサイズを示す信号であるから、
減算器10による減算が行われると、ループエンドポイン
トアドレスLEPAを僅かに越えたアドレスから、ループサ
イズが減算されることになる。したがって、その演算値
はループ部の開始アドレス、すなわち、ループスタート
ポイントアドレスLSEA（第６図参照）より僅かに大きな
値となる。この場合、減算値がループスタートポイント
アドレスLSEAに完全に一致しなくても、補間制御部18に
よってループスタートポイントアドレスLSEAの波形デー
タＳ（ｎ）と上記減算値における波形データとの間で補
間処理が行われるため不都合は生じない。そして、以後
は減算値に順次Ｆナンバが累算され、各累算値に対し前
述と同様の波形データ読出し、および補間が行われる。
そして、累算値が再びループエンドポイントアドレスLE
PAを越えた場合は、減算器10による減算が行われ、再度
ループスタートポイントアドレスLSEAに付近に戻る。こ
のように、以後はループ部内において、繰り返し波形デ
ータの読出し、補間が行われる。

以上の動作においては、ループエンドポイントアドレ
スLEPAの波形データをルプスタートポイントアドレスLS
EAの波形データＳ（ｎ）と一致させているため、ルーピ
ングの回数によって補間値に誤差が生じるということが
ない。

D:実施例の変形上述した実施例は、ループスタートポイントアドレス
LSEAに少数部ｉがなく、ループエンドポイントアドレス
LEPAに少数部ｉがある場合の例であったが（第２図
（イ）、（ロ）参照）、これと逆に第８図（イ）、
（ロ）に示すようにループスタートポイントアドレスLS
EAに少数部ｉがあり、ループエンドポイントアドレスLE
PAに少数部ｉがない場合であっても上記実施例と同様の
処理を行うことができる。ただし、この場合において
は、同図（ロ）に示すように、ループスタートポイント
アドレスLSPAのアドレス位置にループエンドポイントア
ドレスLEPAの波形データを配置させ、このデータによっ
て補間を行うようにする。このため、補間制御部18を第
９図に示すように構成する必要がある。第９図に示す回
路が第８図に示す回路と異なる点は、LSレジスタ31に代
えてループエンドポイントアドレスLEPAにおける波形デ
ータを記憶するLEレジスタ40が設けられている点および
クロック信号φｗがインバータ41を介してアンドゲート
32の一方の入力端に供給される点である。また、第９図
に示す信号BSELは、第８図（ハ）に示す特定補間区間に
おいて“1"信号になるように構成される。

以上のような構成によると、第８図（ハ）に示す特定
補間区間において、波形データＳ（ｎ＋ｘ）と波形デー
タＳ（ｎ＋１）との間で補間がなされる。特定補間区間
の区間幅については、前述の実施例と同様に補正データ
CDによって補正がなされるので、第７図に示した場合の
処理内容となる。したがって、第９図に示す回路によっ
ても、前述の実施例と同様の効果を得ることができる。

「発明の効果」以上説明したように、本願発明によれば、データ補間
制御部は、累算手段から出力されたアドレスデータが示
すアドレスがループ部の最後の波形データのアドレスか
らループ部の最後の波形データのアドレスまでの接続区
間にある場合には、ループ部の最後の波形データとルー
プ部の最初の波形データとを用い、かつ、接続区間の距
離に対応して補間データを補正し、これによりデータ補
間を行うようにしたので、ループ部の最後の波形データ
とループ部の最初の波形データとを連続的に接続するこ
とができる。これにより、ピッチ非同期式でありなが
ら、ルーピング処理を正確に行うことができ、波形歪が
生じないという利点を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体構成を示すブロック
図、第２図は同実施例における補間制御部の構成を示す
ブロック図、第３図は同実施例におけるループ部の境界
と波形データの位置関係を示す概念図、第４図は同実施
例におけるクロック信号のタイミングを示すタイミング
チャート、第５図は同実施例における直線補間処理を説
明するための説明図、第６図は同実施例における読出し
波形のアタック部とループ部とを示す波形図、第７図は
同実施例における特定補間区間の補正処理を説明するた
めの説明図、第８図は同実施例の一変形例におけるルー
プ部の境界と波形データの位置関係を示す概念図、第９
図は同変形例における補間制御部18の構成例を示すブロ
ック図、第10図はピッチ非同期方式の発音原理を説明す
るための波形図、第11図はピッチ同期方式によるルーピ
ング処理を説明するための波形図、第12図はピッチ非同
期方式における従来のルーピング処理を説明するための
波形図である。３……周波数情報発生部、４……Ｆナンバレジスタ、８
……加算器、９……セレクタ、10……減算器、11……シ
フトレジスタ、15……セレクタ、16……加算器、19……
セレクタ（以上3,4,8,9,10,11,15,16,19はアドレスデー
タ発生部）、５……制御部（ループ制御部）、17……波
形メモリ、18……補間制御部。

Claims

(57)【特許請求の範囲】

【請求項１】所定のサンプリング周期で波形データが記
憶されている波形メモリと、発音すべき音の周波数に対応する音高情報を一定時間毎
に累算し、該累算値をアドレスデータとして出力する累
算手段と、前記累算手段から出力されたアドレスデータの整数部お
よび当該整数部の次の整数により前記波形データをアク
セスし、さらに前記アドレスデータの小数部を補間デー
タとして出力するアドレスデータ発生部と、前記アドレスデータ発生部によってアクセスされた２つ
の波形データと前記補間データとに基づいてデータ補間
を行うデータ補間制御部とを具備したPCM音源装置において、前記アドレスデータによるアドレス空間の少なくとも一
部にループ部を設定し、このループ部を繰り返しアクセ
スするように前記アドレスデータ発生部を制御するルー
プ制御部を具備し、前記データ補間制御部は、前記累算手段から出力された
アドレスデータが示すアドレスが前記ループ部の最後の
波形データのアドレスから前記ループ部の最初の波形デ
ータのアドレスまでの接続区間にある場合には、前記ル
ープ部の最後の波形データと前記ループ部の最初の波形
データとを用い、かつ、前記接続区間の距離に対応して
前記補間データを補正し、これによりデータ補間を行う
ことを特徴とするPCM音源装置。