JPH05175214A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05175214A JPH05175214A JP35696791A JP35696791A JPH05175214A JP H05175214 A JPH05175214 A JP H05175214A JP 35696791 A JP35696791 A JP 35696791A JP 35696791 A JP35696791 A JP 35696791A JP H05175214 A JPH05175214 A JP H05175214A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- film
- electrode
- polycrystalline
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ベース電極とコレクタ領域との間の耐圧が高
い半導体装置及びこの半導体装置を安定的に製造するこ
とができる方法を提供する。 【構成】 ベース領域を構成している拡散層28は、ベ
ース電極である多結晶Si膜24からの不純物の拡散で
形成するので、この多結晶Si膜24よりも不純物濃度
が低い。一方、真性コレクタ領域である拡散層32は、
多結晶Si膜24とその側壁スペーサ29とをマスクに
してイオン注入した不純物の拡散で形成する。このた
め、拡散層32は、側壁スペーサ29下で低不純物濃度
の拡散層28に接触しているが、高不純物濃度の多結晶
Si膜24には接触していない。従って、逆バイアスさ
れるベース電極とコレクタ領域との間の耐圧が高い。
い半導体装置及びこの半導体装置を安定的に製造するこ
とができる方法を提供する。 【構成】 ベース領域を構成している拡散層28は、ベ
ース電極である多結晶Si膜24からの不純物の拡散で
形成するので、この多結晶Si膜24よりも不純物濃度
が低い。一方、真性コレクタ領域である拡散層32は、
多結晶Si膜24とその側壁スペーサ29とをマスクに
してイオン注入した不純物の拡散で形成する。このた
め、拡散層32は、側壁スペーサ29下で低不純物濃度
の拡散層28に接触しているが、高不純物濃度の多結晶
Si膜24には接触していない。従って、逆バイアスさ
れるベース電極とコレクタ領域との間の耐圧が高い。
Description
【0001】
【産業上の利用分野】本願の発明は、ラテラルバイポー
ラトランジスタ及びその製造方法に関するものである。
ラトランジスタ及びその製造方法に関するものである。
【0002】
【従来の技術】ラテラルバイポーラトランジスタは、バ
ーティカルバイポーラトランジスタの様に埋込層もエピ
タキシャル層も形成する必要がなく、CMOSトランジ
スタと略同様の工程で製造することができるので、Bi
CMOS集積回路装置の製造に適している。
ーティカルバイポーラトランジスタの様に埋込層もエピ
タキシャル層も形成する必要がなく、CMOSトランジ
スタと略同様の工程で製造することができるので、Bi
CMOS集積回路装置の製造に適している。
【0003】図5は、この様なラテラルNPNバイポー
ラトランジスタの一従来例を示しており(例えば、Exte
nded Abstracts of the 21st Conference on Solid Sta
te Devices and Materials,Tokyo,1989,pp.109-112 'CM
OS Compatible Lateral Bipolar Transistor for BiCMO
S Technology' )、図6〜12は、その製造方法の一従
来例を示している。
ラトランジスタの一従来例を示しており(例えば、Exte
nded Abstracts of the 21st Conference on Solid Sta
te Devices and Materials,Tokyo,1989,pp.109-112 'CM
OS Compatible Lateral Bipolar Transistor for BiCMO
S Technology' )、図6〜12は、その製造方法の一従
来例を示している。
【0004】この一従来例の製造方法では、図6に示す
様に、P型のSi基板1にLocos法で素子分離用の
フィールド酸化膜2と能動素子領域3とを形成した後、
図7に示す様に、能動素子領域3上でP型の多結晶Si
膜4をパターニングする。
様に、P型のSi基板1にLocos法で素子分離用の
フィールド酸化膜2と能動素子領域3とを形成した後、
図7に示す様に、能動素子領域3上でP型の多結晶Si
膜4をパターニングする。
【0005】次に、図8に示す様に、多結晶Si膜4の
片側の能動素子領域3をレジスト膜5で覆い、このレジ
スト膜5で覆われていない反対側の能動素子領域3にボ
ロンイオンである不純物6をイオン注入する。
片側の能動素子領域3をレジスト膜5で覆い、このレジ
スト膜5で覆われていない反対側の能動素子領域3にボ
ロンイオンである不純物6をイオン注入する。
【0006】次に、熱処理を行って、図9に示す様に、
多結晶Si膜4からSi基板1に不純物を拡散させて低
不純物濃度のP型の拡散層7を形成すると共に、イオン
注入した不純物6を拡散及び活性化させて高不純物濃度
のP型の拡散層8を形成する。
多結晶Si膜4からSi基板1に不純物を拡散させて低
不純物濃度のP型の拡散層7を形成すると共に、イオン
注入した不純物6を拡散及び活性化させて高不純物濃度
のP型の拡散層8を形成する。
【0007】次に、図10に示す様に、拡散層8をレジ
スト膜9で覆い、このレジスト膜9で覆われていない反
対側の能動素子領域3にリンイオンまたはヒ素イオンで
ある不純物10をイオン注入する。
スト膜9で覆い、このレジスト膜9で覆われていない反
対側の能動素子領域3にリンイオンまたはヒ素イオンで
ある不純物10をイオン注入する。
【0008】次に、熱処理を行って、図11に示す様
に、イオン注入した不純物10を拡散及び活性化させて
低不純物濃度のN型の拡散層11を形成する。その後、
多結晶Si膜4の両側に、側壁スペーサ12を形成す
る。
に、イオン注入した不純物10を拡散及び活性化させて
低不純物濃度のN型の拡散層11を形成する。その後、
多結晶Si膜4の両側に、側壁スペーサ12を形成す
る。
【0009】次に、図12に示す様に、多結晶Si膜4
と側壁スペーサ12とをマスクにして、ヒ素イオンであ
る不純物13を能動素子領域3にイオン注入する。そし
て、熱処理を行って、図5に示した様に、イオン注入し
た不純物13を拡散及び活性化させて高不純物濃度のN
型の拡散層14a、14bを形成する。
と側壁スペーサ12とをマスクにして、ヒ素イオンであ
る不純物13を能動素子領域3にイオン注入する。そし
て、熱処理を行って、図5に示した様に、イオン注入し
た不純物13を拡散及び活性化させて高不純物濃度のN
型の拡散層14a、14bを形成する。
【0010】以上の様にして製造したラテラルNPNバ
イポーラトランジスタでは、多結晶Si膜4がベース電
極になっており、拡散層14aがエミッタ領域になって
おり、拡散層7、8がドリフト型のベース領域になって
いる。また、拡散層11が真性コレクタ領域になってお
り、拡散層14bがコレクタ電極取り出し領域になって
いる。
イポーラトランジスタでは、多結晶Si膜4がベース電
極になっており、拡散層14aがエミッタ領域になって
おり、拡散層7、8がドリフト型のベース領域になって
いる。また、拡散層11が真性コレクタ領域になってお
り、拡散層14bがコレクタ電極取り出し領域になって
いる。
【0011】
【発明が解決しようとする課題】ところが、上述の一従
来例のラテラルNPNバイポーラトランジスタでは、図
5から明らかな様に、ベース電極である高不純物濃度の
多結晶Si膜4に真性コレクタ領域である拡散層11が
接触している。このため、逆バイアスされるこれらの間
の耐圧が6〜7V程度と低く、高耐圧のトランジスタと
して用いることができない。
来例のラテラルNPNバイポーラトランジスタでは、図
5から明らかな様に、ベース電極である高不純物濃度の
多結晶Si膜4に真性コレクタ領域である拡散層11が
接触している。このため、逆バイアスされるこれらの間
の耐圧が6〜7V程度と低く、高耐圧のトランジスタと
して用いることができない。
【0012】従って本願の発明は、ベース電極とコレク
タ領域との間の耐圧が高い半導体装置及びこの半導体装
置を安定的に製造することができる方法を提供すること
を目的としている。
タ領域との間の耐圧が高い半導体装置及びこの半導体装
置を安定的に製造することができる方法を提供すること
を目的としている。
【0013】
【課題を解決するための手段】請求項1の半導体装置で
は、第1導電型の半導体基板上に不純物濃度が相対的に
高い第1導電型の電極が形成されており、前記電極の少
なくとも一方に側壁スペーサが形成されており、前記半
導体基板のうちで前記電極と前記側壁スペーサの前記電
極側の部分とに接している領域に不純物濃度が相対的に
低い第1導電型の拡散層が形成されており、前記半導体
基板のうちで前記側壁スペーサの前記電極とは反対側の
部分に接している領域に第2導電型の拡散層が形成され
ている。
は、第1導電型の半導体基板上に不純物濃度が相対的に
高い第1導電型の電極が形成されており、前記電極の少
なくとも一方に側壁スペーサが形成されており、前記半
導体基板のうちで前記電極と前記側壁スペーサの前記電
極側の部分とに接している領域に不純物濃度が相対的に
低い第1導電型の拡散層が形成されており、前記半導体
基板のうちで前記側壁スペーサの前記電極とは反対側の
部分に接している領域に第2導電型の拡散層が形成され
ている。
【0014】請求項2の半導体装置の製造方法は、第1
導電型の半導体基板上に第1導電型の電極を形成する工
程と、前記電極の少なくとも一方に側壁スペーサを形成
する工程と、前記電極と前記側壁スペーサとをマスクに
して、前記半導体基板に第2導電型の不純物を導入する
工程と、熱処理によって、前記電極から前記半導体基板
へ第1導電型の不純物を拡散させると共に、前記半導体
基板に導入した前記第2導電型の不純物を拡散させる工
程とを有している。
導電型の半導体基板上に第1導電型の電極を形成する工
程と、前記電極の少なくとも一方に側壁スペーサを形成
する工程と、前記電極と前記側壁スペーサとをマスクに
して、前記半導体基板に第2導電型の不純物を導入する
工程と、熱処理によって、前記電極から前記半導体基板
へ第1導電型の不純物を拡散させると共に、前記半導体
基板に導入した前記第2導電型の不純物を拡散させる工
程とを有している。
【0015】
【作用】請求項1の半導体装置では、第1導電型の電極
をベース電極にし、第1導電型の拡散層及び第2導電型
の拡散層を夫々ベース領域及びコレクタ領域にした場合
に、コレクタ領域は、不純物濃度が低いベース領域には
接触しているが、不純物濃度が高いベース電極には接触
していない。
をベース電極にし、第1導電型の拡散層及び第2導電型
の拡散層を夫々ベース領域及びコレクタ領域にした場合
に、コレクタ領域は、不純物濃度が低いベース領域には
接触しているが、不純物濃度が高いベース電極には接触
していない。
【0016】請求項2の半導体装置の製造方法では、熱
処理による拡散で半導体基板に形成される第1導電型の
拡散層と第2導電型の拡散層とは、電極から離間した側
壁スペーサ下で接触する。従って、第2導電型の拡散層
は電極とは接触しない。しかも、電極からの不純物の拡
散で半導体基板に形成される第1導電型の拡散層の不純
物濃度は、電極の不純物濃度よりも低い。
処理による拡散で半導体基板に形成される第1導電型の
拡散層と第2導電型の拡散層とは、電極から離間した側
壁スペーサ下で接触する。従って、第2導電型の拡散層
は電極とは接触しない。しかも、電極からの不純物の拡
散で半導体基板に形成される第1導電型の拡散層の不純
物濃度は、電極の不純物濃度よりも低い。
【0017】
【実施例】以下、ラテラルNPNバイポーラトランジス
タに適用した本願の発明の一実施例を、図1〜4を参照
しながら説明する。
タに適用した本願の発明の一実施例を、図1〜4を参照
しながら説明する。
【0018】図1は、本実施例を示しており、図2〜4
はその製造工程を示している。本実施例を製造するため
には、図2に示す様に、P型で抵抗率が3〜12Ω・c
m程度のSi基板21に、Locos法で、膜厚が30
00〜10000Å程度の素子分離用のフィールド酸化
膜22と能動素子領域23とを形成する。
はその製造工程を示している。本実施例を製造するため
には、図2に示す様に、P型で抵抗率が3〜12Ω・c
m程度のSi基板21に、Locos法で、膜厚が30
00〜10000Å程度の素子分離用のフィールド酸化
膜22と能動素子領域23とを形成する。
【0019】その後、ボロンイオン等のP型不純物を1
020〜1021原子cm-2程度のドーズ量で含有する多結
晶Si膜24をCVD法で2000〜6000Å程度の
膜厚に堆積させ、ホトリソグラフィ技術及びエッチング
技術でこの多結晶Si膜24をベース電極のパターンに
加工する。
020〜1021原子cm-2程度のドーズ量で含有する多結
晶Si膜24をCVD法で2000〜6000Å程度の
膜厚に堆積させ、ホトリソグラフィ技術及びエッチング
技術でこの多結晶Si膜24をベース電極のパターンに
加工する。
【0020】次に、図3に示す様に、多結晶Si膜24
の片側の能動素子領域23を覆う様に、レジスト膜25
をホトリソグラフィ技術でパターニングする。そして、
レジスト膜25で覆われていない反対側の能動素子領域
23に、ボロンイオンである不純物26を、10〜70
keV程度のエネルギで1×1014〜1×1016イオン
cm-2程度のドーズ量にイオン注入する。
の片側の能動素子領域23を覆う様に、レジスト膜25
をホトリソグラフィ技術でパターニングする。そして、
レジスト膜25で覆われていない反対側の能動素子領域
23に、ボロンイオンである不純物26を、10〜70
keV程度のエネルギで1×1014〜1×1016イオン
cm-2程度のドーズ量にイオン注入する。
【0021】その後、熱処理を行って、イオン注入した
不純物26を拡散及び活性化させて高不純物濃度のP型
の拡散層27を形成すると共に、多結晶Si膜24から
Si基板21に不純物を拡散させて低不純物濃度のP型
の拡散層28を形成する。
不純物26を拡散及び活性化させて高不純物濃度のP型
の拡散層27を形成すると共に、多結晶Si膜24から
Si基板21に不純物を拡散させて低不純物濃度のP型
の拡散層28を形成する。
【0022】次に、図4に示す様に、SiO2 膜または
Si3 N4 膜または多結晶Si膜等で、幅が0.1〜
0.5μm程度の側壁スペーサ29を、多結晶Si膜2
4の両側に形成する。
Si3 N4 膜または多結晶Si膜等で、幅が0.1〜
0.5μm程度の側壁スペーサ29を、多結晶Si膜2
4の両側に形成する。
【0023】その後、拡散層27を覆う様に、レジスト
膜30をホトリソグラフィ技術でパターニングする。そ
して、レジスト膜30で覆われていない反対側の能動素
子領域23に、リンイオンである不純物31を、10〜
60keV程度のエネルギで1×1013〜1×1014イ
オンcm-2程度のドーズ量にイオン注入する。そして、
熱処理を行って、イオン注入した不純物31を拡散及び
活性化させて低不純物濃度のN型の拡散層32を形成す
る。
膜30をホトリソグラフィ技術でパターニングする。そ
して、レジスト膜30で覆われていない反対側の能動素
子領域23に、リンイオンである不純物31を、10〜
60keV程度のエネルギで1×1013〜1×1014イ
オンcm-2程度のドーズ量にイオン注入する。そして、
熱処理を行って、イオン注入した不純物31を拡散及び
活性化させて低不純物濃度のN型の拡散層32を形成す
る。
【0024】次に、図1に示した様に、レジスト膜30
を除去し、多結晶Si膜24と側壁スペーサ29とをマ
スクにして能動素子領域23に、ヒ素イオンである不純
物34を、30〜50keV程度のエネルギで1×10
15〜1×1016イオンcm-2程度のドーズ量にイオン注
入する。
を除去し、多結晶Si膜24と側壁スペーサ29とをマ
スクにして能動素子領域23に、ヒ素イオンである不純
物34を、30〜50keV程度のエネルギで1×10
15〜1×1016イオンcm-2程度のドーズ量にイオン注
入する。
【0025】その後、熱処理を行って、イオン注入した
不純物34を拡散及び活性化させて、高不純物濃度のN
型の拡散層35a、35bを形成する。この時、拡散層
28、32も更に拡散して、これらの拡散層28、32
同士が一方の側壁スペーサ29下で接触する。
不純物34を拡散及び活性化させて、高不純物濃度のN
型の拡散層35a、35bを形成する。この時、拡散層
28、32も更に拡散して、これらの拡散層28、32
同士が一方の側壁スペーサ29下で接触する。
【0026】なお、拡散層27を形成している不純物2
6であるボロンイオンや拡散層32を形成している不純
物31であるリンイオンの拡散係数よりも、拡散層35
a、35bを形成する不純物34であるヒ素イオンの拡
散係数の方が小さいので、拡散層35a、35bは夫々
拡散層27、32内に形成される。
6であるボロンイオンや拡散層32を形成している不純
物31であるリンイオンの拡散係数よりも、拡散層35
a、35bを形成する不純物34であるヒ素イオンの拡
散係数の方が小さいので、拡散層35a、35bは夫々
拡散層27、32内に形成される。
【0027】以上の様にして製造した本実施例のラテラ
ルNPNバイポーラトランジスタでは、多結晶Si膜2
4がベース電極になっており、拡散層35aがエミッタ
領域になっており、拡散層27、28がドリフト型のベ
ース領域になっている。また、拡散層32が真性コレク
タ領域になっており、拡散層35bがコレクタ電極取り
出し領域になっている。
ルNPNバイポーラトランジスタでは、多結晶Si膜2
4がベース電極になっており、拡散層35aがエミッタ
領域になっており、拡散層27、28がドリフト型のベ
ース領域になっている。また、拡散層32が真性コレク
タ領域になっており、拡散層35bがコレクタ電極取り
出し領域になっている。
【0028】本実施例のラテラルNPNバイポーラトラ
ンジスタでは、図1から明らかな様に、ベース電極であ
る高不純物濃度の多結晶Si膜24に、真性コレクタ領
域である拡散層32が接触していない。このため、逆バ
イアスされるこれらの間の耐圧が20〜30V程度と高
く、高耐圧のトランジスタとして用いることができる。
ンジスタでは、図1から明らかな様に、ベース電極であ
る高不純物濃度の多結晶Si膜24に、真性コレクタ領
域である拡散層32が接触していない。このため、逆バ
イアスされるこれらの間の耐圧が20〜30V程度と高
く、高耐圧のトランジスタとして用いることができる。
【0029】
【発明の効果】請求項1の半導体装置では、不純物濃度
が高いベース電極にコレクタ領域が接触していないの
で、逆バイアスされるベース電極とコレクタ領域との間
の耐圧が高い。
が高いベース電極にコレクタ領域が接触していないの
で、逆バイアスされるベース電極とコレクタ領域との間
の耐圧が高い。
【0030】請求項2の半導体装置の製造方法では、第
2導電型の拡散層と電極とが接触せず、しかも電極下に
形成される第1導電型の拡散層の不純物濃度は電極の不
純物濃度よりも低いので、請求項1の半導体装置を安定
的に製造することができる。
2導電型の拡散層と電極とが接触せず、しかも電極下に
形成される第1導電型の拡散層の不純物濃度は電極の不
純物濃度よりも低いので、請求項1の半導体装置を安定
的に製造することができる。
【図1】本願の発明の一実施例の側断面図である。
【図2】一実施例を製造するための最初の工程を示す側
断面図である。
断面図である。
【図3】図2に続く工程を示す側断面図である。
【図4】図3に続く工程を示す側断面図である。
【図5】本願の発明の一従来例の側断面図である。
【図6】一従来例を製造するための最初の工程を示す側
断面図である。
断面図である。
【図7】図6に続く工程を示す側断面図である。
【図8】図7に続く工程を示す側断面図である。
【図9】図8に続く工程を示す側断面図である。
【図10】図9に続く工程を示す側断面図である。
【図11】図10に続く工程を示す側断面図である。
【図12】図11に続く工程を示す側断面図である。
21 Si基板 24 多結晶Si膜 28 拡散層 29 側壁スペーサ 31 不純物 32 拡散層
Claims (2)
- 【請求項1】 第1導電型の半導体基板上に不純物濃度
が相対的に高い第1導電型の電極が形成されており、 前記電極の少なくとも一方に側壁スペーサが形成されて
おり、 前記半導体基板のうちで前記電極と前記側壁スペーサの
前記電極側の部分とに接している領域に不純物濃度が相
対的に低い第1導電型の拡散層が形成されており、 前記半導体基板のうちで前記側壁スペーサの前記電極と
は反対側の部分に接している領域に第2導電型の拡散層
が形成されている半導体装置。 - 【請求項2】 第1導電型の半導体基板上に第1導電型
の電極を形成する工程と、 前記電極の少なくとも一方に側壁スペーサを形成する工
程と、 前記電極と前記側壁スペーサとをマスクにして、前記半
導体基板に第2導電型の不純物を導入する工程と、 熱処理によって、前記電極から前記半導体基板へ第1導
電型の不純物を拡散させると共に、前記半導体基板に導
入した前記第2導電型の不純物を拡散させる工程とを有
する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35696791A JPH05175214A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35696791A JPH05175214A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05175214A true JPH05175214A (ja) | 1993-07-13 |
Family
ID=18451684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35696791A Withdrawn JPH05175214A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05175214A (ja) |
-
1991
- 1991-12-25 JP JP35696791A patent/JPH05175214A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
US4583106A (en) | Fabrication methods for high performance lateral bipolar transistors | |
JPH07142566A (ja) | 絶縁物分離半導体装置 | |
JPH0787194B2 (ja) | 横方向バイポーラ・トランジスタ及び横方向p−n−pトランジスタの形成方法、バイポーラ・トランジスタならびに横方向p−n−pトランジスタ | |
JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
JPH07142419A (ja) | 半導体装置の製造方法 | |
JP3923620B2 (ja) | 半導体基板の製造方法 | |
KR100400860B1 (ko) | 폴리실리콘 전극을 가지는 반도체 소자의 제조 방법 | |
JPH05175214A (ja) | 半導体装置及びその製造方法 | |
JPH07235550A (ja) | 半導体装置及びその製造方法 | |
JP2538077B2 (ja) | 半導体装置の製造方法 | |
JPH05218059A (ja) | 半導体装置及びその製造方法 | |
JPH07161729A (ja) | 半導体装置の製造方法 | |
JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
JPH11340335A (ja) | 半導体装置の製造方法 | |
JPH10256389A (ja) | 半導体装置の製造方法 | |
JP3052347B2 (ja) | 半導体装置及びその製造方法 | |
JPS59134B2 (ja) | 半導体集積回路装置 | |
JPH07335662A (ja) | 半導体装置およびその製造方法 | |
JPH09275154A (ja) | 半導体装置及びその製造方法 | |
JPH0479334A (ja) | 半導体装置およびその製造方法 | |
JPH05129535A (ja) | 半導体集積回路とその製造方法 | |
JPH05291273A (ja) | 半導体装置及びその製造方法 | |
JPH0645539A (ja) | 半導体装置及びその製造方法 | |
JPS6097669A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |