JPH05175214A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05175214A JPH05175214A JP35696791A JP35696791A JPH05175214A JP H05175214 A JPH05175214 A JP H05175214A JP 35696791 A JP35696791 A JP 35696791A JP 35696791 A JP35696791 A JP 35696791A JP H05175214 A JPH05175214 A JP H05175214A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- film
- electrode
- polycrystalline
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ベース電極とコレクタ領域との間の耐圧が高
い半導体装置及びこの半導体装置を安定的に製造するこ
とができる方法を提供する。 【構成】 ベース領域を構成している拡散層２８は、ベ
ース電極である多結晶Ｓｉ膜２４からの不純物の拡散で
形成するので、この多結晶Ｓｉ膜２４よりも不純物濃度
が低い。一方、真性コレクタ領域である拡散層３２は、
多結晶Ｓｉ膜２４とその側壁スペーサ２９とをマスクに
してイオン注入した不純物の拡散で形成する。このた
め、拡散層３２は、側壁スペーサ２９下で低不純物濃度
の拡散層２８に接触しているが、高不純物濃度の多結晶
Ｓｉ膜２４には接触していない。従って、逆バイアスさ
れるベース電極とコレクタ領域との間の耐圧が高い。
い半導体装置及びこの半導体装置を安定的に製造するこ
とができる方法を提供する。 【構成】 ベース領域を構成している拡散層２８は、ベ
ース電極である多結晶Ｓｉ膜２４からの不純物の拡散で
形成するので、この多結晶Ｓｉ膜２４よりも不純物濃度
が低い。一方、真性コレクタ領域である拡散層３２は、
多結晶Ｓｉ膜２４とその側壁スペーサ２９とをマスクに
してイオン注入した不純物の拡散で形成する。このた
め、拡散層３２は、側壁スペーサ２９下で低不純物濃度
の拡散層２８に接触しているが、高不純物濃度の多結晶
Ｓｉ膜２４には接触していない。従って、逆バイアスさ
れるベース電極とコレクタ領域との間の耐圧が高い。
Description
【０００１】
【産業上の利用分野】本願の発明は、ラテラルバイポー
ラトランジスタ及びその製造方法に関するものである。
ラトランジスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】ラテラルバイポーラトランジスタは、バ
ーティカルバイポーラトランジスタの様に埋込層もエピ
タキシャル層も形成する必要がなく、ＣＭＯＳトランジ
スタと略同様の工程で製造することができるので、Ｂｉ
ＣＭＯＳ集積回路装置の製造に適している。
ーティカルバイポーラトランジスタの様に埋込層もエピ
タキシャル層も形成する必要がなく、ＣＭＯＳトランジ
スタと略同様の工程で製造することができるので、Ｂｉ
ＣＭＯＳ集積回路装置の製造に適している。
【０００３】図５は、この様なラテラルＮＰＮバイポー
ラトランジスタの一従来例を示しており（例えば、Exte
nded Abstracts of the 21st Conference on Solid Sta
te Devices and Materials,Tokyo,1989,pp.109-112 'CM
OS Compatible Lateral Bipolar Transistor for BiCMO
S Technology' ）、図６〜１２は、その製造方法の一従
来例を示している。
ラトランジスタの一従来例を示しており（例えば、Exte
nded Abstracts of the 21st Conference on Solid Sta
te Devices and Materials,Tokyo,1989,pp.109-112 'CM
OS Compatible Lateral Bipolar Transistor for BiCMO
S Technology' ）、図６〜１２は、その製造方法の一従
来例を示している。
【０００４】この一従来例の製造方法では、図６に示す
様に、Ｐ型のＳｉ基板１にＬｏｃｏｓ法で素子分離用の
フィールド酸化膜２と能動素子領域３とを形成した後、
図７に示す様に、能動素子領域３上でＰ型の多結晶Ｓｉ
膜４をパターニングする。
様に、Ｐ型のＳｉ基板１にＬｏｃｏｓ法で素子分離用の
フィールド酸化膜２と能動素子領域３とを形成した後、
図７に示す様に、能動素子領域３上でＰ型の多結晶Ｓｉ
膜４をパターニングする。
【０００５】次に、図８に示す様に、多結晶Ｓｉ膜４の
片側の能動素子領域３をレジスト膜５で覆い、このレジ
スト膜５で覆われていない反対側の能動素子領域３にボ
ロンイオンである不純物６をイオン注入する。
片側の能動素子領域３をレジスト膜５で覆い、このレジ
スト膜５で覆われていない反対側の能動素子領域３にボ
ロンイオンである不純物６をイオン注入する。
【０００６】次に、熱処理を行って、図９に示す様に、
多結晶Ｓｉ膜４からＳｉ基板１に不純物を拡散させて低
不純物濃度のＰ型の拡散層７を形成すると共に、イオン
注入した不純物６を拡散及び活性化させて高不純物濃度
のＰ型の拡散層８を形成する。
多結晶Ｓｉ膜４からＳｉ基板１に不純物を拡散させて低
不純物濃度のＰ型の拡散層７を形成すると共に、イオン
注入した不純物６を拡散及び活性化させて高不純物濃度
のＰ型の拡散層８を形成する。
【０００７】次に、図１０に示す様に、拡散層８をレジ
スト膜９で覆い、このレジスト膜９で覆われていない反
対側の能動素子領域３にリンイオンまたはヒ素イオンで
ある不純物１０をイオン注入する。
スト膜９で覆い、このレジスト膜９で覆われていない反
対側の能動素子領域３にリンイオンまたはヒ素イオンで
ある不純物１０をイオン注入する。
【０００８】次に、熱処理を行って、図１１に示す様
に、イオン注入した不純物１０を拡散及び活性化させて
低不純物濃度のＮ型の拡散層１１を形成する。その後、
多結晶Ｓｉ膜４の両側に、側壁スペーサ１２を形成す
る。
に、イオン注入した不純物１０を拡散及び活性化させて
低不純物濃度のＮ型の拡散層１１を形成する。その後、
多結晶Ｓｉ膜４の両側に、側壁スペーサ１２を形成す
る。
【０００９】次に、図１２に示す様に、多結晶Ｓｉ膜４
と側壁スペーサ１２とをマスクにして、ヒ素イオンであ
る不純物１３を能動素子領域３にイオン注入する。そし
て、熱処理を行って、図５に示した様に、イオン注入し
た不純物１３を拡散及び活性化させて高不純物濃度のＮ
型の拡散層１４ａ、１４ｂを形成する。
と側壁スペーサ１２とをマスクにして、ヒ素イオンであ
る不純物１３を能動素子領域３にイオン注入する。そし
て、熱処理を行って、図５に示した様に、イオン注入し
た不純物１３を拡散及び活性化させて高不純物濃度のＮ
型の拡散層１４ａ、１４ｂを形成する。
【００１０】以上の様にして製造したラテラルＮＰＮバ
イポーラトランジスタでは、多結晶Ｓｉ膜４がベース電
極になっており、拡散層１４ａがエミッタ領域になって
おり、拡散層７、８がドリフト型のベース領域になって
いる。また、拡散層１１が真性コレクタ領域になってお
り、拡散層１４ｂがコレクタ電極取り出し領域になって
いる。
イポーラトランジスタでは、多結晶Ｓｉ膜４がベース電
極になっており、拡散層１４ａがエミッタ領域になって
おり、拡散層７、８がドリフト型のベース領域になって
いる。また、拡散層１１が真性コレクタ領域になってお
り、拡散層１４ｂがコレクタ電極取り出し領域になって
いる。
【００１１】
【発明が解決しようとする課題】ところが、上述の一従
来例のラテラルＮＰＮバイポーラトランジスタでは、図
５から明らかな様に、ベース電極である高不純物濃度の
多結晶Ｓｉ膜４に真性コレクタ領域である拡散層１１が
接触している。このため、逆バイアスされるこれらの間
の耐圧が６〜７Ｖ程度と低く、高耐圧のトランジスタと
して用いることができない。
来例のラテラルＮＰＮバイポーラトランジスタでは、図
５から明らかな様に、ベース電極である高不純物濃度の
多結晶Ｓｉ膜４に真性コレクタ領域である拡散層１１が
接触している。このため、逆バイアスされるこれらの間
の耐圧が６〜７Ｖ程度と低く、高耐圧のトランジスタと
して用いることができない。
【００１２】従って本願の発明は、ベース電極とコレク
タ領域との間の耐圧が高い半導体装置及びこの半導体装
置を安定的に製造することができる方法を提供すること
を目的としている。
タ領域との間の耐圧が高い半導体装置及びこの半導体装
置を安定的に製造することができる方法を提供すること
を目的としている。
【００１３】
【課題を解決するための手段】請求項１の半導体装置で
は、第１導電型の半導体基板上に不純物濃度が相対的に
高い第１導電型の電極が形成されており、前記電極の少
なくとも一方に側壁スペーサが形成されており、前記半
導体基板のうちで前記電極と前記側壁スペーサの前記電
極側の部分とに接している領域に不純物濃度が相対的に
低い第１導電型の拡散層が形成されており、前記半導体
基板のうちで前記側壁スペーサの前記電極とは反対側の
部分に接している領域に第２導電型の拡散層が形成され
ている。
は、第１導電型の半導体基板上に不純物濃度が相対的に
高い第１導電型の電極が形成されており、前記電極の少
なくとも一方に側壁スペーサが形成されており、前記半
導体基板のうちで前記電極と前記側壁スペーサの前記電
極側の部分とに接している領域に不純物濃度が相対的に
低い第１導電型の拡散層が形成されており、前記半導体
基板のうちで前記側壁スペーサの前記電極とは反対側の
部分に接している領域に第２導電型の拡散層が形成され
ている。
【００１４】請求項２の半導体装置の製造方法は、第１
導電型の半導体基板上に第１導電型の電極を形成する工
程と、前記電極の少なくとも一方に側壁スペーサを形成
する工程と、前記電極と前記側壁スペーサとをマスクに
して、前記半導体基板に第２導電型の不純物を導入する
工程と、熱処理によって、前記電極から前記半導体基板
へ第１導電型の不純物を拡散させると共に、前記半導体
基板に導入した前記第２導電型の不純物を拡散させる工
程とを有している。
導電型の半導体基板上に第１導電型の電極を形成する工
程と、前記電極の少なくとも一方に側壁スペーサを形成
する工程と、前記電極と前記側壁スペーサとをマスクに
して、前記半導体基板に第２導電型の不純物を導入する
工程と、熱処理によって、前記電極から前記半導体基板
へ第１導電型の不純物を拡散させると共に、前記半導体
基板に導入した前記第２導電型の不純物を拡散させる工
程とを有している。
【００１５】
【作用】請求項１の半導体装置では、第１導電型の電極
をベース電極にし、第１導電型の拡散層及び第２導電型
の拡散層を夫々ベース領域及びコレクタ領域にした場合
に、コレクタ領域は、不純物濃度が低いベース領域には
接触しているが、不純物濃度が高いベース電極には接触
していない。
をベース電極にし、第１導電型の拡散層及び第２導電型
の拡散層を夫々ベース領域及びコレクタ領域にした場合
に、コレクタ領域は、不純物濃度が低いベース領域には
接触しているが、不純物濃度が高いベース電極には接触
していない。
【００１６】請求項２の半導体装置の製造方法では、熱
処理による拡散で半導体基板に形成される第１導電型の
拡散層と第２導電型の拡散層とは、電極から離間した側
壁スペーサ下で接触する。従って、第２導電型の拡散層
は電極とは接触しない。しかも、電極からの不純物の拡
散で半導体基板に形成される第１導電型の拡散層の不純
物濃度は、電極の不純物濃度よりも低い。
処理による拡散で半導体基板に形成される第１導電型の
拡散層と第２導電型の拡散層とは、電極から離間した側
壁スペーサ下で接触する。従って、第２導電型の拡散層
は電極とは接触しない。しかも、電極からの不純物の拡
散で半導体基板に形成される第１導電型の拡散層の不純
物濃度は、電極の不純物濃度よりも低い。
【００１７】
【実施例】以下、ラテラルＮＰＮバイポーラトランジス
タに適用した本願の発明の一実施例を、図１〜４を参照
しながら説明する。
タに適用した本願の発明の一実施例を、図１〜４を参照
しながら説明する。
【００１８】図１は、本実施例を示しており、図２〜４
はその製造工程を示している。本実施例を製造するため
には、図２に示す様に、Ｐ型で抵抗率が３〜１２Ω・ｃ
ｍ程度のＳｉ基板２１に、Ｌｏｃｏｓ法で、膜厚が３０
００〜１００００Å程度の素子分離用のフィールド酸化
膜２２と能動素子領域２３とを形成する。
はその製造工程を示している。本実施例を製造するため
には、図２に示す様に、Ｐ型で抵抗率が３〜１２Ω・ｃ
ｍ程度のＳｉ基板２１に、Ｌｏｃｏｓ法で、膜厚が３０
００〜１００００Å程度の素子分離用のフィールド酸化
膜２２と能動素子領域２３とを形成する。
【００１９】その後、ボロンイオン等のＰ型不純物を１
０20〜１０21原子ｃｍ-2程度のドーズ量で含有する多結
晶Ｓｉ膜２４をＣＶＤ法で２０００〜６０００Å程度の
膜厚に堆積させ、ホトリソグラフィ技術及びエッチング
技術でこの多結晶Ｓｉ膜２４をベース電極のパターンに
加工する。
０20〜１０21原子ｃｍ-2程度のドーズ量で含有する多結
晶Ｓｉ膜２４をＣＶＤ法で２０００〜６０００Å程度の
膜厚に堆積させ、ホトリソグラフィ技術及びエッチング
技術でこの多結晶Ｓｉ膜２４をベース電極のパターンに
加工する。
【００２０】次に、図３に示す様に、多結晶Ｓｉ膜２４
の片側の能動素子領域２３を覆う様に、レジスト膜２５
をホトリソグラフィ技術でパターニングする。そして、
レジスト膜２５で覆われていない反対側の能動素子領域
２３に、ボロンイオンである不純物２６を、１０〜７０
ｋｅＶ程度のエネルギで１×１０14〜１×１０16イオン
ｃｍ-2程度のドーズ量にイオン注入する。
の片側の能動素子領域２３を覆う様に、レジスト膜２５
をホトリソグラフィ技術でパターニングする。そして、
レジスト膜２５で覆われていない反対側の能動素子領域
２３に、ボロンイオンである不純物２６を、１０〜７０
ｋｅＶ程度のエネルギで１×１０14〜１×１０16イオン
ｃｍ-2程度のドーズ量にイオン注入する。
【００２１】その後、熱処理を行って、イオン注入した
不純物２６を拡散及び活性化させて高不純物濃度のＰ型
の拡散層２７を形成すると共に、多結晶Ｓｉ膜２４から
Ｓｉ基板２１に不純物を拡散させて低不純物濃度のＰ型
の拡散層２８を形成する。
不純物２６を拡散及び活性化させて高不純物濃度のＰ型
の拡散層２７を形成すると共に、多結晶Ｓｉ膜２４から
Ｓｉ基板２１に不純物を拡散させて低不純物濃度のＰ型
の拡散層２８を形成する。
【００２２】次に、図４に示す様に、ＳｉＯ2 膜または
Ｓｉ3 Ｎ4 膜または多結晶Ｓｉ膜等で、幅が０．１〜
０．５μｍ程度の側壁スペーサ２９を、多結晶Ｓｉ膜２
４の両側に形成する。
Ｓｉ3 Ｎ4 膜または多結晶Ｓｉ膜等で、幅が０．１〜
０．５μｍ程度の側壁スペーサ２９を、多結晶Ｓｉ膜２
４の両側に形成する。
【００２３】その後、拡散層２７を覆う様に、レジスト
膜３０をホトリソグラフィ技術でパターニングする。そ
して、レジスト膜３０で覆われていない反対側の能動素
子領域２３に、リンイオンである不純物３１を、１０〜
６０ｋｅＶ程度のエネルギで１×１０13〜１×１０14イ
オンｃｍ-2程度のドーズ量にイオン注入する。そして、
熱処理を行って、イオン注入した不純物３１を拡散及び
活性化させて低不純物濃度のＮ型の拡散層３２を形成す
る。
膜３０をホトリソグラフィ技術でパターニングする。そ
して、レジスト膜３０で覆われていない反対側の能動素
子領域２３に、リンイオンである不純物３１を、１０〜
６０ｋｅＶ程度のエネルギで１×１０13〜１×１０14イ
オンｃｍ-2程度のドーズ量にイオン注入する。そして、
熱処理を行って、イオン注入した不純物３１を拡散及び
活性化させて低不純物濃度のＮ型の拡散層３２を形成す
る。
【００２４】次に、図１に示した様に、レジスト膜３０
を除去し、多結晶Ｓｉ膜２４と側壁スペーサ２９とをマ
スクにして能動素子領域２３に、ヒ素イオンである不純
物３４を、３０〜５０ｋｅＶ程度のエネルギで１×１０
15〜１×１０16イオンｃｍ-2程度のドーズ量にイオン注
入する。
を除去し、多結晶Ｓｉ膜２４と側壁スペーサ２９とをマ
スクにして能動素子領域２３に、ヒ素イオンである不純
物３４を、３０〜５０ｋｅＶ程度のエネルギで１×１０
15〜１×１０16イオンｃｍ-2程度のドーズ量にイオン注
入する。
【００２５】その後、熱処理を行って、イオン注入した
不純物３４を拡散及び活性化させて、高不純物濃度のＮ
型の拡散層３５ａ、３５ｂを形成する。この時、拡散層
２８、３２も更に拡散して、これらの拡散層２８、３２
同士が一方の側壁スペーサ２９下で接触する。
不純物３４を拡散及び活性化させて、高不純物濃度のＮ
型の拡散層３５ａ、３５ｂを形成する。この時、拡散層
２８、３２も更に拡散して、これらの拡散層２８、３２
同士が一方の側壁スペーサ２９下で接触する。
【００２６】なお、拡散層２７を形成している不純物２
６であるボロンイオンや拡散層３２を形成している不純
物３１であるリンイオンの拡散係数よりも、拡散層３５
ａ、３５ｂを形成する不純物３４であるヒ素イオンの拡
散係数の方が小さいので、拡散層３５ａ、３５ｂは夫々
拡散層２７、３２内に形成される。
６であるボロンイオンや拡散層３２を形成している不純
物３１であるリンイオンの拡散係数よりも、拡散層３５
ａ、３５ｂを形成する不純物３４であるヒ素イオンの拡
散係数の方が小さいので、拡散層３５ａ、３５ｂは夫々
拡散層２７、３２内に形成される。
【００２７】以上の様にして製造した本実施例のラテラ
ルＮＰＮバイポーラトランジスタでは、多結晶Ｓｉ膜２
４がベース電極になっており、拡散層３５ａがエミッタ
領域になっており、拡散層２７、２８がドリフト型のベ
ース領域になっている。また、拡散層３２が真性コレク
タ領域になっており、拡散層３５ｂがコレクタ電極取り
出し領域になっている。
ルＮＰＮバイポーラトランジスタでは、多結晶Ｓｉ膜２
４がベース電極になっており、拡散層３５ａがエミッタ
領域になっており、拡散層２７、２８がドリフト型のベ
ース領域になっている。また、拡散層３２が真性コレク
タ領域になっており、拡散層３５ｂがコレクタ電極取り
出し領域になっている。
【００２８】本実施例のラテラルＮＰＮバイポーラトラ
ンジスタでは、図１から明らかな様に、ベース電極であ
る高不純物濃度の多結晶Ｓｉ膜２４に、真性コレクタ領
域である拡散層３２が接触していない。このため、逆バ
イアスされるこれらの間の耐圧が２０〜３０Ｖ程度と高
く、高耐圧のトランジスタとして用いることができる。
ンジスタでは、図１から明らかな様に、ベース電極であ
る高不純物濃度の多結晶Ｓｉ膜２４に、真性コレクタ領
域である拡散層３２が接触していない。このため、逆バ
イアスされるこれらの間の耐圧が２０〜３０Ｖ程度と高
く、高耐圧のトランジスタとして用いることができる。
【００２９】
【発明の効果】請求項１の半導体装置では、不純物濃度
が高いベース電極にコレクタ領域が接触していないの
で、逆バイアスされるベース電極とコレクタ領域との間
の耐圧が高い。
が高いベース電極にコレクタ領域が接触していないの
で、逆バイアスされるベース電極とコレクタ領域との間
の耐圧が高い。
【００３０】請求項２の半導体装置の製造方法では、第
２導電型の拡散層と電極とが接触せず、しかも電極下に
形成される第１導電型の拡散層の不純物濃度は電極の不
純物濃度よりも低いので、請求項１の半導体装置を安定
的に製造することができる。
２導電型の拡散層と電極とが接触せず、しかも電極下に
形成される第１導電型の拡散層の不純物濃度は電極の不
純物濃度よりも低いので、請求項１の半導体装置を安定
的に製造することができる。
【図１】本願の発明の一実施例の側断面図である。
【図２】一実施例を製造するための最初の工程を示す側
断面図である。
断面図である。
【図３】図２に続く工程を示す側断面図である。
【図４】図３に続く工程を示す側断面図である。
【図５】本願の発明の一従来例の側断面図である。
【図６】一従来例を製造するための最初の工程を示す側
断面図である。
断面図である。
【図７】図６に続く工程を示す側断面図である。
【図８】図７に続く工程を示す側断面図である。
【図９】図８に続く工程を示す側断面図である。
【図１０】図９に続く工程を示す側断面図である。
【図１１】図１０に続く工程を示す側断面図である。
【図１２】図１１に続く工程を示す側断面図である。
２１ Ｓｉ基板 ２４ 多結晶Ｓｉ膜 ２８ 拡散層 ２９ 側壁スペーサ ３１ 不純物 ３２ 拡散層
Claims (2)
- 【請求項１】 第１導電型の半導体基板上に不純物濃度
が相対的に高い第１導電型の電極が形成されており、 前記電極の少なくとも一方に側壁スペーサが形成されて
おり、 前記半導体基板のうちで前記電極と前記側壁スペーサの
前記電極側の部分とに接している領域に不純物濃度が相
対的に低い第１導電型の拡散層が形成されており、 前記半導体基板のうちで前記側壁スペーサの前記電極と
は反対側の部分に接している領域に第２導電型の拡散層
が形成されている半導体装置。 - 【請求項２】 第１導電型の半導体基板上に第１導電型
の電極を形成する工程と、 前記電極の少なくとも一方に側壁スペーサを形成する工
程と、 前記電極と前記側壁スペーサとをマスクにして、前記半
導体基板に第２導電型の不純物を導入する工程と、 熱処理によって、前記電極から前記半導体基板へ第１導
電型の不純物を拡散させると共に、前記半導体基板に導
入した前記第２導電型の不純物を拡散させる工程とを有
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35696791A JPH05175214A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35696791A JPH05175214A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175214A true JPH05175214A (ja) | 1993-07-13 |
Family
ID=18451684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35696791A Withdrawn JPH05175214A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175214A (ja) |
-
1991
- 1991-12-25 JP JP35696791A patent/JPH05175214A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| US4583106A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| JPH07142566A (ja) | 絶縁物分離半導体装置 | |
| JPH0787194B2 (ja) | 横方向バイポーラ・トランジスタ及び横方向ｐ−ｎ−ｐトランジスタの形成方法、バイポーラ・トランジスタならびに横方向ｐ−ｎ−ｐトランジスタ | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| JPH07142419A (ja) | 半導体装置の製造方法 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| KR100400860B1 (ko) | 폴리실리콘 전극을 가지는 반도체 소자의 제조 방법 | |
| JPH05175214A (ja) | 半導体装置及びその製造方法 | |
| JPH07235550A (ja) | 半導体装置及びその製造方法 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JPH05218059A (ja) | 半導体装置及びその製造方法 | |
| JPH07161729A (ja) | 半導体装置の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPH11340335A (ja) | 半導体装置の製造方法 | |
| JPH10256389A (ja) | 半導体装置の製造方法 | |
| JP3052347B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JPH07335662A (ja) | 半導体装置およびその製造方法 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPH0479334A (ja) | 半導体装置およびその製造方法 | |
| JPH05129535A (ja) | 半導体集積回路とその製造方法 | |
| JPH05291273A (ja) | 半導体装置及びその製造方法 | |
| JPH0645539A (ja) | 半導体装置及びその製造方法 | |
| JPS6097669A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |