JPH05160088A - 半導体基板の製造方法およびそれに用いる製造装置 - Google Patents

半導体基板の製造方法およびそれに用いる製造装置

Info

Publication number
JPH05160088A
JPH05160088A JP3320809A JP32080991A JPH05160088A JP H05160088 A JPH05160088 A JP H05160088A JP 3320809 A JP3320809 A JP 3320809A JP 32080991 A JP32080991 A JP 32080991A JP H05160088 A JPH05160088 A JP H05160088A
Authority
JP
Japan
Prior art keywords
thickness
layer
semiconductor layer
polishing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3320809A
Other languages
English (en)
Other versions
JP2833305B2 (ja
Inventor
Maki Murakado
真樹 村▲角▼
Yoshihiro Arimoto
由弘 有本
Jiyunji Fukuroda
淳史 袋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3320809A priority Critical patent/JP2833305B2/ja
Priority to US07/969,290 priority patent/US5399233A/en
Publication of JPH05160088A publication Critical patent/JPH05160088A/ja
Application granted granted Critical
Publication of JP2833305B2 publication Critical patent/JP2833305B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 SOI 基板に関し，SOI 層を0.1 〜１μm程度
の最終厚さに均一に研磨可能とすることを目的とする。 【構成】 数μm 程度の厚さに研磨されたSOI 層をチッ
プ寸法ないし素子領域に対応する島状領域に分離する溝
を形成し, この溝内にSOI 層の所望の最終厚さに相当す
る厚さのストッパ層を形成したのち, 回転研磨治具の押
圧面に装着した前記島状領域よりわずかに大きい直径を
有する研磨布をSOI 層上に走査して, ストッパが表出す
るまで研磨する。研磨される直前の部位のSOI 層の厚さ
を測定し,この厚さデータに基づいて研磨布に印加する
圧力または研磨治具の回転速度を制御する。これによ
り, 直径６インチのSOI 層を, 厚さ0.1 〜１μm に均一
に薄層化できた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はSOI(silicon on insulat
or) 構造の半導体基板, 特に, 絶縁層を介して張り合わ
せたシリコンウエハの一方を研磨して１μm 程度ないし
はそれ以下の厚さに均一に薄層にする方法に関する。
【０００２】
【従来の技術】半導体集積回路の高密度化に伴う寄生容
量の増大, CMOSトランジスタにおけるラッチアップ現象
等を回避する有効な手段として期待されている SOI基板
の実用化が進められている。
【０００３】SOI 基板の製造方法の一つとして, 二枚の
シリコンウエハをSiO2層を介して張り合わせ, その一方
を研磨により所定の厚さに薄層化する方法がある。通常
の研磨装置を用いた場合, 薄層化されたシリコンウエハ
に１μm 以上の厚さの不均一が生じることが避けられな
い。しかしながら, 要求される素子特性を実現するため
には, シリコン層の厚さが１μm ないし0.1 μm 程度の
SOI 基板が必要とされている。したがって, 現在の研磨
装置では, シリコンウエハ全体をこのような厚さに均一
に研磨することができない。
【０００４】
【発明が解決しようとする課題】上記のような研磨装置
の精度の問題を解決する方法として, あらかじめ数μm
程度まで研磨されたシリコン層に, 例えば１μm ないし
それ以下の厚さのSiO2層から成るストッパを埋め込んで
おき, 全体をストッパの厚さまで研磨することによっ
て, 所望の厚さのシリコン層を得る方法が提案されてい
る。
【０００５】図４はこの方法の一例を説明するための模
式的断面図であって, 支持基板となるシリコンウエハ２
とSiO2層３を介して張り合わされたシリコンウエハ１
は, あらかじめ３〜４μm まで薄層化されたのち, 素子
を形成しない領域に, 厚さ１μm のSiO2層から成るスト
ッパ４が埋め込まれている。
【０００６】シリコンウエハ２を研磨治具５に固定し,
回転軸5Aにより回転するとともに回転式の定盤６の上表
面に押圧する。定盤６の上表面には研磨布７が張りつけ
られている。この状態で定盤６上表面に研磨剤を供給し
て, ストッパ４が表出するまでシリコンウエハ１を研磨
する。このようにして, シリコンウエハ１は, ストッパ
４の厚さ１μm に薄層化される。
【０００７】しかしながら, シリコンウエハ１と定盤６
とが平行でない場合には, 図４(a)に示すように, シリ
コンウエハ１が均一に研磨されないで, シリコンウエハ
１の一部ではストッパ４が表出しているが, 他部では表
出していない場合, さらに研磨を続けて, 図４(b) に示
すように, シリコンウエハ１の一部が過剰に研磨されて
ストッパ４の厚さ以下になってしまっている場合があ
る。後者のようにストッパ４が機能せずに研磨が行われ
るてしまう理由は，研磨布７の弾性変形のためである。
【０００８】本発明は，上記のようなSOI 基板を, スト
ッパ４の機能を有効に発揮させることによって, 均一に
薄層化可能とすることを目的とする。
【０００９】
【課題を解決するための手段】支持基板上に絶縁層を介
して所定厚さを有する半導体層を形成し, 該半導体層の
表面に画定された所定寸法の複数の島状領域の周囲に該
表面から該絶縁層に達する溝を形成し, 該溝内に表出す
る該絶縁層上に該半導体層よりも研磨され難い絶縁物質
から成り且つ該半導体層の厚さより小さい所定厚さを有
するストッパ層を形成し, 該ストッパ層が形成された該
絶縁層上の該半導体層に対して該島状領域より大きく且
つ該半導体層より充分に小さい表面積を有し且つ回転す
る研磨布を押圧するとともに該半導体層表面上に移動し
て該ストッパ層と同じ厚さになるまで該半導体層を研磨
する諸工程を含むことを特徴とする本発明に係る半導体
基板の製造方法, または, 上記において, 前記研磨布が
移動する直前の部位における前記半導体層の厚さを測定
し，該厚さが所定値以下ならば該研磨布の前記押圧を弱
め，一方，該厚さが所定値以上ならば該押圧を強めるよ
うに制御するか, あるいは，前記研磨布が移動する直前
の部位における前記半導体層の厚さを測定し，該厚さが
所定値以下ならば該研磨布の回転速度を高くし，該厚さ
が所定値以上ならば該研磨布の回転速度を低くするよう
に制御することを特徴とする本発明に係る半導体基板の
製造方法, もしくは, 支持基板と該支持基板上に絶縁層
を介して支持された所定厚さを有する半導体層から成り
該半導体層の表面には所定寸法の島状領域が画定された
半導体基板が載置される上表面を有し且つ該上表面に垂
直な第１の軸を中心に回転する定盤と，該定盤の上表面
と対向する押圧面を有し且つ該定盤の上表面に垂直な第
２の軸を中心に回転されるとともに該第２の軸の方向に
移動可能に支持され且つ該定盤の上表面に沿って少なく
とも一方向に往復移動し且つ該押圧面には前記島状領域
より大きく該半導体層より充分に小さい面積を有する研
磨布が固定されている研磨治具と，該定盤の上表面に沿
った該研磨治具の移動方向において該研磨治具との相対
位置が固定され且つ該研磨布によって研磨される直前の
部位における該半導体層の厚さを測定するための厚さ測
定器とを備えたことを特徴とする本発明に係る半導体基
板の製造装置によって達成される。
【００１０】
【作用】図１は本発明の半導体基板研磨装置の原理的構
成図であって, 定盤８上に SOI基板10が載置される。SO
I 基板10は, 従来と同様に, 支持基板となるシリコンウ
エハ２と, SiO2層３を介してシリコンウエハ２に張り合
わされたシリコンウエハ１とから成り, シリコンウエハ
１はあらかじめ３〜４μm 程度に研磨されたのち, 例え
ば各々がチップに相当する大きさ（面積）の島状領域1A
となるように溝1Bが形成され, 溝1B内には, 例えばSiO2
から成る厚さが１μm のストッパ４が形成されている。
定盤８の上表面には従来のような研磨布７（図４参照）
は張りつけられていない。
【００１１】定盤８上に載置されたSOI 基板10のシリコ
ンウエハ１を, 研磨治具11により研磨する。研磨治具11
は, 島状領域1Aの寸法より大きい直径を有する円柱であ
って, 定盤８の上表面に垂直な軸11A を中心に回転す
る。定盤８の上表面に対向する研磨治具11の押圧面に
は, 研磨治具11とほぼ同一の直径を有する研磨布12が張
りつけられている。研磨布12をシリコンウエハ１に押圧
しながら, 研磨治具11をシリコンウエハ１上に万遍なく
走査し，シリコンウエハ１全面にストッパ４が表出する
まで研磨する。この走査は，例えば定盤８を固定してお
き，研磨治具11をＸＹ方向に移動させるか，あるいは，
定盤８を回転させながら，研磨治具11を定盤８の回転中
心を通る直線上で移動させることによって行う。
【００１２】
【実施例】図２は本発明の実施例の工程説明図である。
同図(a) に示すように，例えば直径150mm,厚さ500 μm
のシリコンウエハ１を, 支持基板となるシリコンウエハ
２とSiO2層３を介して張り合わせたのち, コロイダルシ
リカ等の研磨剤を用いる通常の研磨方法によって厚さ３
〜４μm に薄層化する。
【００１３】次いで, 同図(b) に示すように, シリコン
ウエハ１を周知のリソグラフ技術を用いてエッチング
し, その表面からSiO2層３に達する溝1Bを形成する。こ
れにより, シリコンウエハ１は島状領域1Aに分離され
る。島状領域1Aは, 一辺が10mm程度のチップ領域に対応
する大きさから一辺が10μm程度の素子領域に対応する
大きさまでの任意の寸法としてよい。溝1Bの幅(W) は,
１〜２mmとする。
【００１４】次いで, 同図(c) に示すように, シリコン
ウエハ１表面全体に, 例えば周知のCVD(気相成長）法に
より, SiO2層40を堆積する。SiO2層40の厚さは, 島状領
域1Aに形成される素子の種類に応じて決められる。島状
領域1AにMOS トランジスタを形成する場合には0.1 μm
程度の厚さに, また, 島状領域1Aにバイポーラトランジ
スタを形成する場合には１μm ないしそれ以上の厚さと
する。ただし, シリコンウエハ１より薄くすることは言
うまでもない。
【００１５】次いで, SiO2層40上に, 溝1Bに対応するレ
ジストマスク13を形成したのち, レジストマスク13から
表出するSiO2層40を選択的にエッチングする。このよう
にして, 同図(d) および対応する平面図(e) に示すよう
に, 溝1B内に表出するSiO2層３上に所定厚さのストッパ
４が形成される。図示のように, 島状領域1Aの側壁との
間に100 〜200 μm 程度の隙間が生じるようにストッパ
４を形成しておくと,SOI 層の厚さを触針式の段差計で
測定できるので都合がよい。
【００１６】上記のようにしてストッパ４が形成された
SOI 基板10を, 図３に示す研磨装置を用いて研磨する。
この研磨装置の主要部は図１を参照して説明した通りで
ある。図３においては, シリコンウエハ１の厚さを測定
するための, 例えば可視光ないし赤外光を用いた反射式
の厚さ測定器21, 研磨布12をシリコンウエハ１に押圧す
るための押圧機構22, 研磨治具11を回転するためのモー
タ23, および, 押圧機構22による圧力およびモータ23の
回転速度を制御する制御装置24が示されている。
【００１７】厚さ測定器21は, 研磨治具11とともにシリ
コンウエハ１表面に沿って移動され, その間に, 研磨治
具11によって研磨される直前の部位におけるシリコンウ
エハ１の厚さを測定し, この測定データを制御装置24に
入力する。制御装置24は,シリコンウエハ１表面全体に
わたって入力される厚さ測定データを常時更新するとと
もに, 平均厚さを求める。そして, 次に研磨しようとす
る部位の厚さ測定値を, そのときの平均厚と比較し, こ
の結果にもとづいて押圧機構22による圧力またはモータ
23の回転速度を制御する。すなわち，厚さ測定値が平均
値より大きい場合には, 押圧機構22による圧力を増加す
るかまたはモータ23の回転速度を減少する。厚さ測定値
が平均値より小さい場合にはこの逆の制御を行う。この
ようにして制御される押圧機構22の圧力は0.1 〜0.5Kg/
cm2,研磨治具11の回転速度は60〜200rpmである。前記の
ように, 定盤８の回転速度は, 研磨治具11の走査方法に
よって停止ないし数rpm 程度とする。
【００１８】
【発明の効果】本発明によれば, 直径６〜８インチの二
枚のシリコンウエハをSiO2層を介して張り合わせて成る
SOI 基板における一方のウエハを0.1 〜数μm の厚さに
均一に薄層化することが可能となり, 高密度・高性能の
半導体集積回路の開発および実用化を促進する効果があ
る。
【図面の簡単な説明】
【図１】 本発明の半導体基板研磨装置の原理的構成図
【図２】 本発明の実施例の工程説明図
【図３】 本発明の半導体基板研磨装置の実施例説明図
【図４】 従来の問題点説明図
【符号の説明】
１，２ シリコンウエハ ７, 12 研磨布 1A 島状領域 10 SOI 基板 1B 溝 13 レジストマスク ３, 40 SiO2層 21 厚さ測定器 ４ ストッパ 22 押圧機構 ５, 11 研磨治具 23 モータ 5A 回転軸 24 制御装置 ６, ８ 定盤

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 支持基板上に絶縁層を介して所定厚さを
    有する半導体層を形成する工程と， 該半導体層の表面に画定された所定寸法の複数の島状領
    域の周囲に該表面から該絶縁層に達する溝を形成する工
    程と， 該溝内に表出する該絶縁層上に該半導体層よりも研磨さ
    れ難い絶縁物質から成り且つ該半導体層の厚さより小さ
    い所定厚さを有するストッパ層を形成する工程と， 該ストッパ層が形成された該絶縁層上の該半導体層に対
    して該島状領域より大きく且つ該半導体層より充分に小
    さい表面積を有し且つ回転する研磨布を押圧するととも
    に該半導体層表面上に移動して該ストッパ層と同じ厚さ
    になるまで該半導体層を研磨する工程とを含むことを特
    徴とする半導体基板の製造方法。
  2. 【請求項２】 前記研磨布が移動する直前の部位におけ
    る前記半導体層の厚さを測定し，該厚さが所定値以下な
    らば該研磨布の前記押圧を弱め，一方，該厚さが所定値
    以上ならば該押圧を強めるように制御することを特徴と
    する請求項１記載の半導体基板の製造方法。
  3. 【請求項３】 前記研磨布が移動する直前の部位におけ
    る前記半導体層の厚さを測定し，該厚さが所定値以下な
    らば該研磨布の回転速度を高くし，該厚さが所定値以上
    ならば該研磨布の回転速度を低くするように制御するこ
    とを特徴とする請求項１記載の半導体基板の製造方法。
  4. 【請求項４】 前記半導体層が上向きになるようにして
    前記支持基板を定盤に固定し，該定盤を該研磨布の回転
    速度より低速度で回転することを特徴とする請求項１記
    載の半導体基板の製造方法。
  5. 【請求項５】 前記研磨布の移動を前記定盤の回転中心
    を通る直線上で行うことを特徴とする請求項４記載の半
    導体基板の製造方法。
  6. 【請求項６】 前記溝が形成された前記半導体層上に前
    記絶縁物質から成り且つ該半導体層の厚さより小さな厚
    さを有する層を堆積する工程と， 該絶縁物質層が形成された該半導体層における該溝を選
    択的に埋めるレジスト層を形成する工程と， 該レジスト層から表出する該絶縁物質層を選択的にエッ
    チングする工程とを含み，これによって前記ストッパ層
    を形成することを特徴とする請求項１記載の半導体基板
    の製造方法。
  7. 【請求項７】 支持基板と該支持基板上に絶縁層を介し
    て支持された所定厚さを有する半導体層から成り該半導
    体層の表面には所定寸法の島状領域が画定された半導体
    基板が載置される上表面を有し且つ該上表面に垂直な第
    １の軸を中心に回転する定盤と， 該定盤の上表面と対向する押圧面を有し且つ該定盤の上
    表面に垂直な第２の軸を中心に回転されるとともに該第
    ２の軸の方向に移動可能に支持され且つ該定盤の上表面
    に沿って少なくとも一方向に往復移動し且つ該押圧面に
    は前記島状領域より大きく該半導体層より充分に小さい
    面積を有する研磨布が固定されている研磨治具と， 該定盤の上表面に沿った該研磨治具の移動方向において
    該研磨治具との相対位置が固定され且つ該研磨布の移動
    によって研磨される直前の部位における該半導体層の厚
    さを測定するための厚さ測定器とを備えたことを特徴と
    する半導体基板の製造装置。
  8. 【請求項８】 前記研磨治具に対して前記第２の軸に沿
    って前記定盤に向かって所定の圧力を印加するための押
    圧機構と， 前記厚さ測定器の測定値に基づいて該押圧機構による印
    加圧力を制御する制御装置とをさらに備えたことを特徴
    とする請求項７記載の半導体基板の製造装置。
  9. 【請求項９】 前記厚さ測定器の測定値に基づいて前記
    研磨治具の回転速度を制御する制御装置をさらに備えた
    ことを特徴とする請求項７または８記載の半導体基板の
    製造装置。
JP3320809A 1991-12-05 1991-12-05 半導体基板の製造方法 Expired - Fee Related JP2833305B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3320809A JP2833305B2 (ja) 1991-12-05 1991-12-05 半導体基板の製造方法
US07/969,290 US5399233A (en) 1991-12-05 1992-12-04 Method of and apparatus for manufacturing a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3320809A JP2833305B2 (ja) 1991-12-05 1991-12-05 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH05160088A true JPH05160088A (ja) 1993-06-25
JP2833305B2 JP2833305B2 (ja) 1998-12-09

Family

ID=18125480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3320809A Expired - Fee Related JP2833305B2 (ja) 1991-12-05 1991-12-05 半導体基板の製造方法

Country Status (2)

Country Link
US (1) US5399233A (ja)
JP (1) JP2833305B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270392B1 (en) 1998-06-19 2001-08-07 Nec Corporation Polishing apparatus and method with constant polishing pressure
KR100302600B1 (ko) * 1998-12-28 2001-11-02 김영환 반도체장치제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5585661A (en) * 1993-08-18 1996-12-17 Harris Corporation Sub-micron bonded SOI by trench planarization
US5795495A (en) * 1994-04-25 1998-08-18 Micron Technology, Inc. Method of chemical mechanical polishing for dielectric layers
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
WO1997024635A2 (en) * 1995-12-19 1997-07-10 Risen William M Jr Methods and compositions for joining waveguide structures and the resulting joined products
US5792709A (en) 1995-12-19 1998-08-11 Micron Technology, Inc. High-speed planarizing apparatus and method for chemical mechanical planarization of semiconductor wafers
EP0806266A3 (en) * 1996-05-09 1998-12-09 Canon Kabushiki Kaisha Polishing method and polishing apparatus using the same
US5904611A (en) * 1996-05-10 1999-05-18 Canon Kabushiki Kaisha Precision polishing apparatus
US6012966A (en) * 1996-05-10 2000-01-11 Canon Kabushiki Kaisha Precision polishing apparatus with detecting means
US6179695B1 (en) 1996-05-10 2001-01-30 Canon Kabushiki Kaisha Chemical mechanical polishing apparatus and method
US5681423A (en) * 1996-06-06 1997-10-28 Micron Technology, Inc. Semiconductor wafer for improved chemical-mechanical polishing over large area features
US6162112A (en) * 1996-06-28 2000-12-19 Canon Kabushiki Kaisha Chemical-mechanical polishing apparatus and method
DE19632809C2 (de) * 1996-08-14 2002-06-20 Infineon Technologies Ag Gerät zum chemisch-mechanischen Polieren von Wafern
US6143108A (en) * 1996-12-18 2000-11-07 Risen, Jr.; William M. Methods and compositions for joining waveguide structures and the resulting joined products
US5957750A (en) * 1997-12-18 1999-09-28 Micron Technology, Inc. Method and apparatus for controlling a temperature of a polishing pad used in planarizing substrates
US6905398B2 (en) * 2001-09-10 2005-06-14 Oriol, Inc. Chemical mechanical polishing tool, apparatus and method
US6624048B1 (en) * 2001-12-05 2003-09-23 Lsi Logic Corporation Die attach back grinding
JP2003243662A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法、半導体ウェハ
KR102647221B1 (ko) * 2016-12-22 2024-03-14 에스케이온 주식회사 이차전지 밀봉장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5874040A (ja) * 1981-09-04 1983-05-04 エムイーエムシー　エレクトロニック　マテリアルズ，インコーポレーテッド ウエハ−研磨用温度制御方法およびその装置
JPS6078254U (ja) * 1983-11-01 1985-05-31 株式会社東芝 研磨装置
JPS62124866A (ja) * 1985-10-28 1987-06-06 Hitachi Ltd 研磨装置
JPH01193172A (ja) * 1988-01-29 1989-08-03 Sumitomo Metal Mining Co Ltd 基板上の薄膜の研磨方法
JPH0218948A (ja) * 1988-07-07 1990-01-23 Fujitsu Ltd 半導体装置の製造方法
JPH02100321A (ja) * 1988-10-07 1990-04-12 Sony Corp 研磨装置および研磨方法
JPH02199832A (ja) * 1989-01-30 1990-08-08 Shin Etsu Handotai Co Ltd ウエーハ研磨装置
JPH02129728U (ja) * 1989-03-31 1990-10-25
JPH03145129A (ja) * 1989-10-31 1991-06-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH03259521A (ja) * 1990-03-09 1991-11-19 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH03270254A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278260A (ja) * 1985-09-26 1987-04-10 東洋紡績株式会社 導電性ポリエステル繊維の製造方法
JPS62199354A (ja) * 1986-02-21 1987-09-03 Kashio Denki Kk 結晶板等の自動ラツプ仕上方法及びその装置
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
JP2699359B2 (ja) * 1987-11-20 1998-01-19 ソニー株式会社 半導体基板の製造方法
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing
JPH02177435A (ja) * 1988-12-28 1990-07-10 Sony Corp 半導体基板の製法
JP2855639B2 (ja) * 1989-03-09 1999-02-10 富士通株式会社 半導体装置の製造方法
JPH02257629A (ja) * 1989-03-30 1990-10-18 Kyushu Electron Metal Co Ltd 半導体基板の研磨方法
JPH03104223A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法
JP2779659B2 (ja) * 1989-09-19 1998-07-23 富士通株式会社 半導体装置の製造方法
JPH03108356A (ja) * 1989-09-21 1991-05-08 Fujitsu Ltd 半導体基板の製造方法
JPH03180070A (ja) * 1989-12-08 1991-08-06 Seiko Epson Corp 半導体装置及びその製造方法
US5081796A (en) * 1990-08-06 1992-01-21 Micron Technology, Inc. Method and apparatus for mechanical planarization and endpoint detection of a semiconductor wafer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5874040A (ja) * 1981-09-04 1983-05-04 エムイーエムシー　エレクトロニック　マテリアルズ，インコーポレーテッド ウエハ−研磨用温度制御方法およびその装置
JPS6078254U (ja) * 1983-11-01 1985-05-31 株式会社東芝 研磨装置
JPS62124866A (ja) * 1985-10-28 1987-06-06 Hitachi Ltd 研磨装置
JPH01193172A (ja) * 1988-01-29 1989-08-03 Sumitomo Metal Mining Co Ltd 基板上の薄膜の研磨方法
JPH0218948A (ja) * 1988-07-07 1990-01-23 Fujitsu Ltd 半導体装置の製造方法
JPH02100321A (ja) * 1988-10-07 1990-04-12 Sony Corp 研磨装置および研磨方法
JPH02199832A (ja) * 1989-01-30 1990-08-08 Shin Etsu Handotai Co Ltd ウエーハ研磨装置
JPH02129728U (ja) * 1989-03-31 1990-10-25
JPH03145129A (ja) * 1989-10-31 1991-06-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH03259521A (ja) * 1990-03-09 1991-11-19 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH03270254A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270392B1 (en) 1998-06-19 2001-08-07 Nec Corporation Polishing apparatus and method with constant polishing pressure
US6652354B2 (en) 1998-06-19 2003-11-25 Nec Corporation Polishing apparatus and method with constant polishing pressure
KR100302600B1 (ko) * 1998-12-28 2001-11-02 김영환 반도체장치제조방법

Also Published As

Publication number Publication date
JP2833305B2 (ja) 1998-12-09
US5399233A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
JPH05160088A (ja) 半導体基板の製造方法およびそれに用いる製造装置
JP3334139B2 (ja) 研磨装置
JPH09115862A (ja) 研磨工具と、それを用いた研磨方法および研磨装置
JP3115025B2 (ja) 半導体ウエハの研磨用パッド及び研磨方法
US6303944B1 (en) Method of manufacturing a semiconductor device having a monitor pattern, and a semiconductor device manufactured thereby
JPH05277908A (ja) マイクロスクラッチのない平滑面を形成するための半導体ウェハの化学機械的平坦化方法
JP5113974B2 (ja) マイクロ電子デバイスにおける均一な研磨の方法
JPH02177435A (ja) 半導体基板の製法
US6387808B1 (en) Method of correcting topographical effects on a micro-electronic substrate
JP3463345B2 (ja) 研磨装置および研磨方法と張り合わせ方法
JPH06252109A (ja) 半導体装置の製造方法
KR100583210B1 (ko) 화학적 기계적 연마 장치 및 방법
JPH0945642A (ja) 半導体基板の研磨方法及びその装置
JPH10125637A (ja) 半導体装置の製造方法
JPH09193010A (ja) 半導体製造装置
JPH04226031A (ja) 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法
JPH043910A (ja) Ｓｏｉ基板の製造方法
JP2915419B2 (ja) 半導体装置及びその製造方法
KR100494145B1 (ko) 화학기계적 연마장치 및 그를 이용한 웨이퍼 연마방법
JP2003007656A (ja) 半導体装置の製造方法
JPH10175160A (ja) 研磨方法及び研磨装置
JPH06132264A (ja) 研磨による半導体基板の作成方法
JPH04305924A (ja) 半導体基板製造装置
JPH1131640A (ja) 貼り合わせｓｏｉ基板の作製方法
JPH0714754A (ja) 半導体ウェハの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071002

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees