JPH05152942A - クロツク抽出回路 - Google Patents
クロツク抽出回路Info
- Publication number
- JPH05152942A JPH05152942A JP3342367A JP34236791A JPH05152942A JP H05152942 A JPH05152942 A JP H05152942A JP 3342367 A JP3342367 A JP 3342367A JP 34236791 A JP34236791 A JP 34236791A JP H05152942 A JPH05152942 A JP H05152942A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- digital
- value
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 デジタルＰＬＬを用いたクロック抽出回路に
おける、迅速かつ安定したクロック抽出を可能とする。 【構成】 デジタル信号を入力して特定のパターンを検
出するパターン検出回路１と、このパターン検出回路１
の検出出力に基づいてデジタルＰＬＬ２のＱを低値或い
は高値に設定する可変Ｑ回路３とを備え、パッケージ検
出回路１が特定のパターンを検出するまではデジタルＰ
ＬＬ２のＱの値を低くして同期引込み時間を短縮させ、
検出したときにはＱの値を高くして同期保持能力を向上
させる。
おける、迅速かつ安定したクロック抽出を可能とする。 【構成】 デジタル信号を入力して特定のパターンを検
出するパターン検出回路１と、このパターン検出回路１
の検出出力に基づいてデジタルＰＬＬ２のＱを低値或い
は高値に設定する可変Ｑ回路３とを備え、パッケージ検
出回路１が特定のパターンを検出するまではデジタルＰ
ＬＬ２のＱの値を低くして同期引込み時間を短縮させ、
検出したときにはＱの値を高くして同期保持能力を向上
させる。
Description
【０００１】
【産業上の利用分野】本発明はクロック抽出回路に関
し、特にデジタルＰＬＬを用いたクロック抽出回路に関
する。
し、特にデジタルＰＬＬを用いたクロック抽出回路に関
する。
【０００２】
【従来の技術】一般にこの種のクロック抽出回路では、
デジタルＰＬＬのＱにより同期引込み時間や同期保持能
力が決定されており、Ｑの値を低くすると同期引込み時
間が短縮でき、Ｑの値を高くすると同期保持能力が向上
される。従来のクロック抽出回路では、Ｑを一定の値に
固定して使用していた。
デジタルＰＬＬのＱにより同期引込み時間や同期保持能
力が決定されており、Ｑの値を低くすると同期引込み時
間が短縮でき、Ｑの値を高くすると同期保持能力が向上
される。従来のクロック抽出回路では、Ｑを一定の値に
固定して使用していた。
【０００３】
【発明が解決しようとする課題】このような従来のクロ
ック抽出回路では、Ｑの値が高いと同期引込みに要する
時間が長くなり、Ｑの値が低いと同期外れが起こり易く
なり、迅速でしかも安定したクロック抽出が得られない
という問題がある。本発明の目的は、クロックを迅速
に、かつ安定して抽出することを可能にしたクロック抽
出回路を提供することにある。
ック抽出回路では、Ｑの値が高いと同期引込みに要する
時間が長くなり、Ｑの値が低いと同期外れが起こり易く
なり、迅速でしかも安定したクロック抽出が得られない
という問題がある。本発明の目的は、クロックを迅速
に、かつ安定して抽出することを可能にしたクロック抽
出回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明のクロック抽出回
路は、デジタル信号を入力して特定のパターンを検出す
るパターン検出回路と、このパターン検出回路の検出出
力に基づいてデジタルＰＬＬのＱを低値或いは高値に設
定する可変Ｑ回路とを備える
路は、デジタル信号を入力して特定のパターンを検出す
るパターン検出回路と、このパターン検出回路の検出出
力に基づいてデジタルＰＬＬのＱを低値或いは高値に設
定する可変Ｑ回路とを備える
【０００５】
【作用】特定のパターンを検出するまではデジタルＰＬ
ＬのＱの値を低くして同期引込み時間を短縮させ、検出
したときにはＱの値を高くして同期保持能力を向上させ
る。
ＬのＱの値を低くして同期引込み時間を短縮させ、検出
したときにはＱの値を高くして同期保持能力を向上させ
る。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック構成図であり、
１は入力されるデータから特定のパターンを検出するパ
ターン検出回路、２はデジタルＰＬＬ、３はパターン検
出回路１でパターンが検出されたときにデジルタＰＬＬ
２のＱの値を変化させる可変Ｑ回路である。
る。図１は本発明の一実施例のブロック構成図であり、
１は入力されるデータから特定のパターンを検出するパ
ターン検出回路、２はデジタルＰＬＬ、３はパターン検
出回路１でパターンが検出されたときにデジルタＰＬＬ
２のＱの値を変化させる可変Ｑ回路である。
【０００７】この構成では、入力されたデジタルデータ
に対して、パターン検出回路１が特定のデータパターン
を検出し、この特定のデータパターンが検出されると可
変Ｑ回路３へ検出情報を出力する。可変Ｑ回路３では、
パターン検出回路１からの検出情報が入力されるまでは
デジタルＰＬＬ２のＱの値を低く設定しておき、特定の
パターンの検出情報が入力されたときにはデジタルＰＬ
Ｌ２のＱの値を高くさせる。
に対して、パターン検出回路１が特定のデータパターン
を検出し、この特定のデータパターンが検出されると可
変Ｑ回路３へ検出情報を出力する。可変Ｑ回路３では、
パターン検出回路１からの検出情報が入力されるまでは
デジタルＰＬＬ２のＱの値を低く設定しておき、特定の
パターンの検出情報が入力されたときにはデジタルＰＬ
Ｌ２のＱの値を高くさせる。
【０００８】このため、デジタルＰＬＬは特定のデータ
パターンが検出される迄の間は、Ｑの値が低く設定され
て同期引込み時間が短縮される状態にある。したがっ
て、この状態ではデジタルデータに対して迅速に引込み
を行ない、クロック抽出を迅速に行う。そして、特定の
パターンが検出された後は、Ｑの値が高く設定されるた
め、抽出したクロックに対して同期保持能力が高めら
れ、同期状態を安定に保持することになる。
パターンが検出される迄の間は、Ｑの値が低く設定され
て同期引込み時間が短縮される状態にある。したがっ
て、この状態ではデジタルデータに対して迅速に引込み
を行ない、クロック抽出を迅速に行う。そして、特定の
パターンが検出された後は、Ｑの値が高く設定されるた
め、抽出したクロックに対して同期保持能力が高めら
れ、同期状態を安定に保持することになる。
【０００９】
【発明の効果】以上説明したように本発明は、特定のパ
ターンを検出するまではデジタルＰＬＬのＱの値を低く
して同期引込み時間を短縮させ、検出したときにはＱの
値を高くして同期保持能力を向上させるので、迅速でか
つ安定したクロック抽出が実現できる効果がある。
ターンを検出するまではデジタルＰＬＬのＱの値を低く
して同期引込み時間を短縮させ、検出したときにはＱの
値を高くして同期保持能力を向上させるので、迅速でか
つ安定したクロック抽出が実現できる効果がある。
【図１】本発明の一実施例のブロック構成図である。
１ パターン検出回路 ２ デジタルＰＬＬ ３ 可変Ｑ回路
Claims (1)
- 【請求項１】 デジタルＰＬＬを用いたクロック抽出回
路において、デジタル信号を入力して特定のパターンを
検出するパターン検出回路と、このパターン検出回路の
検出出力に基づいて前記デジタルＰＬＬのＱを低値或い
は高値に設定する可変Ｑ回路とを備えることを特徴とす
るクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342367A JPH05152942A (ja) | 1991-11-30 | 1991-11-30 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342367A JPH05152942A (ja) | 1991-11-30 | 1991-11-30 | クロツク抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152942A true JPH05152942A (ja) | 1993-06-18 |
Family
ID=18353181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342367A Pending JPH05152942A (ja) | 1991-11-30 | 1991-11-30 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210076198A (ko) | 2016-10-10 | 2021-06-23 | 다나카 기킨조쿠 고교 가부시키가이샤 | 고체 고분자형 연료 전지용 촉매 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293718A (ja) * | 1988-05-20 | 1989-11-27 | Hitachi Ltd | 位相同期回路 |
-
1991
- 1991-11-30 JP JP3342367A patent/JPH05152942A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293718A (ja) * | 1988-05-20 | 1989-11-27 | Hitachi Ltd | 位相同期回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210076198A (ko) | 2016-10-10 | 2021-06-23 | 다나카 기킨조쿠 고교 가부시키가이샤 | 고체 고분자형 연료 전지용 촉매 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001069786A3 (en) | A phase detector | |
| JPS61273014A (ja) | デユアル・エツジ・クロツク・アドレス・マ−ク検出器 | |
| US6594331B1 (en) | Two phase digital phase locked loop circuit | |
| JP3196725B2 (ja) | 位相比較回路 | |
| MY118890A (en) | Phase locked loop circuit and reproducing apparatus provided with thereof | |
| JPH05152942A (ja) | クロツク抽出回路 | |
| US20060082402A1 (en) | Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop | |
| EP1113353A2 (en) | An apparatus and method for facilitating the efficient capture of signals originating in a fast clock domain by a circuit in a slow clock domain | |
| JPS6339209A (ja) | 同期回路 | |
| JPH088559B2 (ja) | ビツト位相同期回路 | |
| JPH08315506A (ja) | 復調回路 | |
| JP2652994B2 (ja) | リタイミング回路 | |
| JPH01265740A (ja) | ビット同期方式 | |
| JPH0236630A (ja) | ビット位相同期回路 | |
| JPH0555909A (ja) | デイジタルフエイズドロツクトループ回路 | |
| JPH0884137A (ja) | クロック再生回路 | |
| JPH05342772A (ja) | 同期検出方法 | |
| KR20040041985A (ko) | 지연 동기 루프 | |
| JPH0715325A (ja) | 同期外れ検出回路 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| KR19990079791A (ko) | 비동기 신호 동기 회로 | |
| JPS6386921A (ja) | 再生回路 | |
| JPH02188041A (ja) | 同期クロック乗換回路 | |
| JP2000196440A (ja) | 位相同期回路 | |
| JPH07321646A (ja) | 位相判定回路 |