JPH05146048A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH05146048A JPH05146048A JP3304852A JP30485291A JPH05146048A JP H05146048 A JPH05146048 A JP H05146048A JP 3304852 A JP3304852 A JP 3304852A JP 30485291 A JP30485291 A JP 30485291A JP H05146048 A JPH05146048 A JP H05146048A
- Authority
- JP
- Japan
- Prior art keywords
- load
- test
- drive
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、電気的負荷を安全に駆動する回路に
関し、電圧利用率が高くて発熱も少なく、小型で信頼性
の高い電子装置を実現することを目的とする。 【構成】負荷１が正常に作動している際に該負荷１を駆
動する電流 iLOADよりも少ない試験電流 iTESTを、駆動
信号ＳD に起動されて負荷１へ流して該負荷１の状態を
予め試す試験部５と、前記試験部５の試験結果が入力さ
れると共に駆動信号ＳD も入力され、前記試験結果が正
常であり、かつ駆動信号ＳD がアクティブ状態の場合に
のみその出力信号がアクティブとなる判定部６と、前記
判定部６の出力信号に駆動されて負荷１を駆動する駆動
部７と、を備えて成るように構成する。
関し、電圧利用率が高くて発熱も少なく、小型で信頼性
の高い電子装置を実現することを目的とする。 【構成】負荷１が正常に作動している際に該負荷１を駆
動する電流 iLOADよりも少ない試験電流 iTESTを、駆動
信号ＳD に起動されて負荷１へ流して該負荷１の状態を
予め試す試験部５と、前記試験部５の試験結果が入力さ
れると共に駆動信号ＳD も入力され、前記試験結果が正
常であり、かつ駆動信号ＳD がアクティブ状態の場合に
のみその出力信号がアクティブとなる判定部６と、前記
判定部６の出力信号に駆動されて負荷１を駆動する駆動
部７と、を備えて成るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電気的負荷を安全かつ
効率良く駆動する回路に関する。
効率良く駆動する回路に関する。
【０００２】負荷を電力駆動する際に最も注意しなけれ
ばならない事項の１つは、負荷に短絡や地絡が発生して
いないことを確認することである。もしもそれを怠れ
ば、当該負荷を駆動する回路の故障や焼損を免れない。
すなわち、負荷が短絡状態にある場合に電力駆動を行う
ならば、駆動回路に巨大な短絡電流が流れることになる
からである。
ばならない事項の１つは、負荷に短絡や地絡が発生して
いないことを確認することである。もしもそれを怠れ
ば、当該負荷を駆動する回路の故障や焼損を免れない。
すなわち、負荷が短絡状態にある場合に電力駆動を行う
ならば、駆動回路に巨大な短絡電流が流れることになる
からである。
【０００３】そのため、負荷を電力駆動するような回路
にあっては、短絡（地絡）保護回路を設けて短絡電流を
抑制したり、あるいは駆動電流を遮断する等の方策を採
っている。
にあっては、短絡（地絡）保護回路を設けて短絡電流を
抑制したり、あるいは駆動電流を遮断する等の方策を採
っている。
【０００４】しかし、短絡保護回路を備えた従来の負荷
駆動回路は、電力効率が悪く発熱が大きい等の短所を有
している。
駆動回路は、電力効率が悪く発熱が大きい等の短所を有
している。
【０００５】そこで、負荷の短絡や地絡に対して安全で
あり、電力効率が良くて発熱等も少ない駆動回路が求め
られている。
あり、電力効率が良くて発熱等も少ない駆動回路が求め
られている。
【０００６】
【従来の技術】図３は、従来の負荷駆動回路を説明する
図で、(a) は短絡保護回路を備えた駆動回路の一般形を
示すブロック図、(b) は短絡保護回路を備えた駆動回路
の一例、である。
図で、(a) は短絡保護回路を備えた駆動回路の一般形を
示すブロック図、(b) は短絡保護回路を備えた駆動回路
の一例、である。
【０００７】 （１）短絡保護回路を備えた負荷駆動回路の一般形 図３(a) に示すように、負荷１と駆動部２との間に、負
荷駆動電流 iLOADを検出する為の抵抗Ｒを直列に設けた
構成が、一般的に用いられている。
荷駆動電流 iLOADを検出する為の抵抗Ｒを直列に設けた
構成が、一般的に用いられている。
【０００８】すなわち、負荷１に短絡や地絡を生じると
負荷駆動電流 iLOADが増大する。そこでその増加を前記
直列抵抗Ｒの両端電圧ＶSENSの増加として検出し、該電
圧Ｖ SENSが予め決めた所定の電圧よりも大きくなった時
点で該負荷１の駆動を抑制あるいは遮断する回路構成で
ある。
負荷駆動電流 iLOADが増大する。そこでその増加を前記
直列抵抗Ｒの両端電圧ＶSENSの増加として検出し、該電
圧Ｖ SENSが予め決めた所定の電圧よりも大きくなった時
点で該負荷１の駆動を抑制あるいは遮断する回路構成で
ある。
【０００９】そのため、直列抵抗Ｒの両端電圧ＶSENSか
ら負荷１の短絡や地絡を検出する過電流検出部３を設
け、他方、負荷１を駆動する駆動部２の前段には駆動信
号ＳD を遮断する遮断部４を設け、前記過電流検出部３
の検出結果から遮断部４の遮断動作を制御する構成を採
っている。
ら負荷１の短絡や地絡を検出する過電流検出部３を設
け、他方、負荷１を駆動する駆動部２の前段には駆動信
号ＳD を遮断する遮断部４を設け、前記過電流検出部３
の検出結果から遮断部４の遮断動作を制御する構成を採
っている。
【００１０】すなわち、直列抵抗Ｒの両端電圧ＶSENSが
所定の電圧よりも大きくなると、過電流検出部３に駆動
されて遮断部４が作動し、駆動部２が負荷１を駆動する
ところの負荷駆動電流 iLOADを、抑制あるいは遮断する
ように作動する。
所定の電圧よりも大きくなると、過電流検出部３に駆動
されて遮断部４が作動し、駆動部２が負荷１を駆動する
ところの負荷駆動電流 iLOADを、抑制あるいは遮断する
ように作動する。
【００１１】（２）具体的回路例 １）構成 図３(b) は、負荷１へ供給する電力をトランジスタＴr1
でスイッチングする駆動回路であり、負荷１へ供給する
電力は電源Ｖccから供給する構成である。
でスイッチングする駆動回路であり、負荷１へ供給する
電力は電源Ｖccから供給する構成である。
【００１２】そして、トランジスタＴr1と負荷１との間
には電流検出用の直列抵抗Ｒを設け、該抵抗Ｒの両端電
圧をオペアンプOP-AMPで増幅する。また、該オペアンプ
OP AMPの出力電圧Ｖs をコンパレータ CMPで基準電圧Ｖ
ref と比較し、オペアンプOP-AMPの出力電圧Ｖs が基準
電圧Ｖref を越えるとコンパレータ CMPの出力は“Ｌ”
レベルになる構成である。
には電流検出用の直列抵抗Ｒを設け、該抵抗Ｒの両端電
圧をオペアンプOP-AMPで増幅する。また、該オペアンプ
OP AMPの出力電圧Ｖs をコンパレータ CMPで基準電圧Ｖ
ref と比較し、オペアンプOP-AMPの出力電圧Ｖs が基準
電圧Ｖref を越えるとコンパレータ CMPの出力は“Ｌ”
レベルになる構成である。
【００１３】すなわち、基準電圧Ｖref は、負荷１の短
絡や地絡を判断する為の電圧である。
絡や地絡を判断する為の電圧である。
【００１４】他方、負荷駆動用のトランジスタＴr1の前
段には、駆動信号ＳD を遮断する為のトランジスタＴr2
を設け、該トランジスタＴr2を前記コンパレータ CMPの
出力信号で駆動する構成である。
段には、駆動信号ＳD を遮断する為のトランジスタＴr2
を設け、該トランジスタＴr2を前記コンパレータ CMPの
出力信号で駆動する構成である。
【００１５】尚、図３(b) の回路例においては、駆動信
号ＳDがロウアクティブ(Low-Active)の場合を例示して
いる。
号ＳDがロウアクティブ(Low-Active)の場合を例示して
いる。
【００１６】また、抵抗Ｒ1,Ｒ2,Ｒ3 は負荷駆動用トラ
ンジスタＴr1のベース駆動抵抗であると同時に、特に抵
抗Ｒ1 は遮断用トランジスタＴr2との組み合わせで駆動
信号ＳD の遮断・減衰抵抗の役割を果たしている。そし
て、抵抗Ｒ4,Ｒ5 は遮断用トランジスタＴr2のベース駆
動抵抗である。
ンジスタＴr1のベース駆動抵抗であると同時に、特に抵
抗Ｒ1 は遮断用トランジスタＴr2との組み合わせで駆動
信号ＳD の遮断・減衰抵抗の役割を果たしている。そし
て、抵抗Ｒ4,Ｒ5 は遮断用トランジスタＴr2のベース駆
動抵抗である。
【００１７】２）作動 図３(b) の回路例においては、オペアンプOP AMPの出力
電圧Ｖs と基準電圧Ｖref との間の関係は、負荷１に短
絡や地絡が無ければＶs ＜Ｖref である。したがって、
コンパレータ CMPの出力信号は“Ｈ”レベルである。そ
の為、遮断用トランジスタＴr2は OFF状態であり、駆動
信号ＳD は抵抗Ｒ1,Ｒ2 を通して負荷駆動用トランジス
タＴr1に加わる。
電圧Ｖs と基準電圧Ｖref との間の関係は、負荷１に短
絡や地絡が無ければＶs ＜Ｖref である。したがって、
コンパレータ CMPの出力信号は“Ｈ”レベルである。そ
の為、遮断用トランジスタＴr2は OFF状態であり、駆動
信号ＳD は抵抗Ｒ1,Ｒ2 を通して負荷駆動用トランジス
タＴr1に加わる。
【００１８】他方、負荷1 に短絡や地絡が発生すると、
負荷駆動電流 iLOADが増加して直列抵抗Ｒの両端電圧も
上昇する。その為、オペアンプOP AMPの出力電圧Ｖs も
上昇して基準電圧Ｖref との関係はＶs ＞Ｖref とな
る。その結果、コンパレータ CMPの出力信号は“Ｌ”レ
ベルとなり、遮断用トランジスタＴr2がONする。そし
て、駆動信号ＳD が抵抗Ｒ1 で遮断・減衰して負荷駆動
用トランジスタＴr1は OFFするように作動する。
負荷駆動電流 iLOADが増加して直列抵抗Ｒの両端電圧も
上昇する。その為、オペアンプOP AMPの出力電圧Ｖs も
上昇して基準電圧Ｖref との関係はＶs ＞Ｖref とな
る。その結果、コンパレータ CMPの出力信号は“Ｌ”レ
ベルとなり、遮断用トランジスタＴr2がONする。そし
て、駆動信号ＳD が抵抗Ｒ1 で遮断・減衰して負荷駆動
用トランジスタＴr1は OFFするように作動する。
【００１９】
【発明が解決しようとする課題】以上のような従来の駆
動回路においては、負荷１に対して直列に挿入する電流
検出用抵抗Ｒを用いるが故に、次の〜のような問題
を有している。
動回路においては、負荷１に対して直列に挿入する電流
検出用抵抗Ｒを用いるが故に、次の〜のような問題
を有している。
【００２０】直列抵抗Ｒによる電圧降下分ＶSENSを生
じる為に、負荷１に対する電源電圧Ｖccの利用率が低下
する。
じる為に、負荷１に対する電源電圧Ｖccの利用率が低下
する。
【００２１】直列抵抗Ｒによる電力損失が有り、該損
失分による発熱が駆動回路やその他の周辺回路の温度上
昇を招く。
失分による発熱が駆動回路やその他の周辺回路の温度上
昇を招く。
【００２２】前記に原因して、直列抵抗Ｒを搭載す
る際に放熱空間を広く採る必要がある。甚だしい場合
は、放熱器等の手段を用いる必要を生じる。
る際に放熱空間を広く採る必要がある。甚だしい場合
は、放熱器等の手段を用いる必要を生じる。
【００２３】前記に原因して、駆動回路やその他の
周辺回路の信頼性が低下する。以上の点である。
周辺回路の信頼性が低下する。以上の点である。
【００２４】本発明の技術的課題は、負荷駆動電流検出
用の直列抵抗を用いることなく負荷状態を検出し安全に
負荷を駆動する回路を実現することによって、電圧利用
率が高くて発熱も少なく、小型で信頼性の高い電子装置
を実現することにある。
用の直列抵抗を用いることなく負荷状態を検出し安全に
負荷を駆動する回路を実現することによって、電圧利用
率が高くて発熱も少なく、小型で信頼性の高い電子装置
を実現することにある。
【００２５】
【課題を解決するための手段】図１は、本発明の基本構
成を説明するブロック図である。
成を説明するブロック図である。
【００２６】本発明は、負荷１を駆動する前に微小な試
験電流 iTESTを該負荷１に供給して短絡・地絡状態を検
出する構成としたところに特徴がある。
験電流 iTESTを該負荷１に供給して短絡・地絡状態を検
出する構成としたところに特徴がある。
【００２７】すなわち、負荷１が短絡や地絡状態にある
場合は、駆動信号ＳD が入力されても該負荷１の駆動を
行わない回路であり、次の〜の構成要件を備えて成
る負荷駆動回路である。
場合は、駆動信号ＳD が入力されても該負荷１の駆動を
行わない回路であり、次の〜の構成要件を備えて成
る負荷駆動回路である。
【００２８】負荷１が正常に作動している際に該負荷
１を駆動する電流 iLOADよりも少ない試験電流 i
TESTを、駆動信号ＳD に起動されて負荷１へ流して該負
荷１の状態を予め試す試験部５
１を駆動する電流 iLOADよりも少ない試験電流 i
TESTを、駆動信号ＳD に起動されて負荷１へ流して該負
荷１の状態を予め試す試験部５
【００２９】前記の試験部５の試験結果が入力され
ると共に駆動信号ＳD も入力され、前記試験結果が正常
であり、かつ駆動信号ＳD がアクティブ状態の場合にの
みその出力信号がアクティブとなる判定部６
ると共に駆動信号ＳD も入力され、前記試験結果が正常
であり、かつ駆動信号ＳD がアクティブ状態の場合にの
みその出力信号がアクティブとなる判定部６
【００３０】前記の判定部６の出力信号に駆動され
て負荷１を駆動する駆動部７
て負荷１を駆動する駆動部７
【００３１】
【作用】負荷１の有する固有のインピーダンスを基準に
考えると、該負荷１に短絡や地絡を生じるならばその見
かけ上のインピーダンスは低下する。
考えると、該負荷１に短絡や地絡を生じるならばその見
かけ上のインピーダンスは低下する。
【００３２】その為、負荷１に短絡や地絡を生じている
場合には、試験部５から供給される試験電流 iTESTが増
加するか、あるいは試験電流 iTESTを供給した際に該負
荷１に現れる電圧の大きさが小さくなる。したがって、
そのことによって負荷１が正常な状態に在るか、それと
も短絡や地絡を生じた状態に在るかを検出することが可
能である。すなわち、それが試験部５の役割である。
場合には、試験部５から供給される試験電流 iTESTが増
加するか、あるいは試験電流 iTESTを供給した際に該負
荷１に現れる電圧の大きさが小さくなる。したがって、
そのことによって負荷１が正常な状態に在るか、それと
も短絡や地絡を生じた状態に在るかを検出することが可
能である。すなわち、それが試験部５の役割である。
【００３３】他方、試験部５と同じ駆動信号ＳD は判定
部６にも入力され、該駆動信号ＳD がアクティブ状態で
あり、前記試験部５の試験結果が正常で在る場合にのみ
該判定部６の出力信号はアクティブとなり、駆動部７が
駆動される。
部６にも入力され、該駆動信号ＳD がアクティブ状態で
あり、前記試験部５の試験結果が正常で在る場合にのみ
該判定部６の出力信号はアクティブとなり、駆動部７が
駆動される。
【００３４】つまり、負荷１に短絡や地絡を生じている
場合には駆動部７が判定部６によって駆動されることが
無く、したがって該駆動部７から負荷１へ負荷駆動電流
iLO ADが供給されることも無い。
場合には駆動部７が判定部６によって駆動されることが
無く、したがって該駆動部７から負荷１へ負荷駆動電流
iLO ADが供給されることも無い。
【００３５】また、本発明においては、駆動信号ＳD に
起動されて試験部５が作動するので、該駆動信号ＳD が
アクティブになる度に負荷１の状態を検出することがで
きる。その為、一時的な短絡や地絡であれば、その短絡
・地絡期間に限り負荷１への駆動電流 iLOAD供給を停止
するだけで済み、短絡や地絡が回復すれば直ちに通常の
負荷駆動を行うことができる。
起動されて試験部５が作動するので、該駆動信号ＳD が
アクティブになる度に負荷１の状態を検出することがで
きる。その為、一時的な短絡や地絡であれば、その短絡
・地絡期間に限り負荷１への駆動電流 iLOAD供給を停止
するだけで済み、短絡や地絡が回復すれば直ちに通常の
負荷駆動を行うことができる。
【００３６】尚、負荷１に直列に電流検出用抵抗を挿入
していないので、電圧利用率が低下することは無く、発
熱も生じない。
していないので、電圧利用率が低下することは無く、発
熱も生じない。
【００３７】
【実施例】次に、本発明による負荷駆動回路を、実際上
どのように具体化できるかを実施例で説明する。
どのように具体化できるかを実施例で説明する。
【００３８】図２は、実施例を説明する図で、(a) は負
荷駆動回路の回路図、(b) は各トランジスタの作動を説
明する図表、である。
荷駆動回路の回路図、(b) は各トランジスタの作動を説
明する図表、である。
【００３９】（１）構成 図２(a) に示すように、負荷１へ供給する電力をトラン
ジスタＴr1１ でスイッチングする駆動回路であり、該
負荷駆動用トランジスタＴr1１ と負荷１との間に負荷
駆動電流検出用抵抗は挿入していない。
ジスタＴr1１ でスイッチングする駆動回路であり、該
負荷駆動用トランジスタＴr1１ と負荷１との間に負荷
駆動電流検出用抵抗は挿入していない。
【００４０】トランジスタＴr1２ は、負荷１の状態を
試験する為のトランジスタであり、試験電流 iTESTを抵
抗Ｒ17を通して負荷１へ供給する。尚、Ｒ17の抵抗値は
9RLに設定した。但し、負荷１の抵抗値を RL とする。
試験する為のトランジスタであり、試験電流 iTESTを抵
抗Ｒ17を通して負荷１へ供給する。尚、Ｒ17の抵抗値は
9RLに設定した。但し、負荷１の抵抗値を RL とする。
【００４１】コンパレータ CMPは、トランジスタＴr
1２ から負荷１へ試験電流 iTESTを供給した際に、該
負荷１に現れる電圧と基準電圧とを比較するためのコン
パレータである。尚、負荷１に現れる電圧は抵抗Ｒ20
(100KΩ) と抵抗Ｒ21(18KΩ) とで分圧してコンパレー
タ CMPの−（マイナス）入力端に入力する。
1２ から負荷１へ試験電流 iTESTを供給した際に、該
負荷１に現れる電圧と基準電圧とを比較するためのコン
パレータである。尚、負荷１に現れる電圧は抵抗Ｒ20
(100KΩ) と抵抗Ｒ21(18KΩ) とで分圧してコンパレー
タ CMPの−（マイナス）入力端に入力する。
【００４２】また、コンパレータ CMPに入力する基準電
圧は、抵抗Ｒ14 (抵抗値100RL ) と抵抗Ｒ13（抵抗値5R
L ) とで分圧した電圧を、更にＲ18 (100KΩ) と抵抗Ｒ
19(22KΩ) とで分圧してコンパレータ CMPの＋（プラ
ス）入力端に入力する。
圧は、抵抗Ｒ14 (抵抗値100RL ) と抵抗Ｒ13（抵抗値5R
L ) とで分圧した電圧を、更にＲ18 (100KΩ) と抵抗Ｒ
19(22KΩ) とで分圧してコンパレータ CMPの＋（プラ
ス）入力端に入力する。
【００４３】他方、該コンパレータ CMPの出力信号は、
抵抗Ｒ22 ,Ｒ23を通して負荷駆動用トランジスタＴr
1１ のベースに加える。
抵抗Ｒ22 ,Ｒ23を通して負荷駆動用トランジスタＴr
1１ のベースに加える。
【００４４】トランジスタＴr1３ は前置駆動用トラン
ジスタであり、ハイアクティブ(Hi-Active) の駆動信号
Ｓd を抵抗Ｒ11 ,Ｒ12を通して該トランジスタＴr1３
のベースに加える。
ジスタであり、ハイアクティブ(Hi-Active) の駆動信号
Ｓd を抵抗Ｒ11 ,Ｒ12を通して該トランジスタＴr1３
のベースに加える。
【００４５】そして、前置駆動用トランジスタＴr1３
のコレクタ出力は、抵抗Ｒ15 ,Ｒ16を通して試験電流供
給用トランジスタＴr1２ のベースに加える。また併せ
て、先のコンパレータ CMP用の基準電圧を作成する分圧
用抵抗Ｒ13のコールドエンド側を、前置駆動用トランジ
スタＴr1３ のコレクタに接続する構成である。
のコレクタ出力は、抵抗Ｒ15 ,Ｒ16を通して試験電流供
給用トランジスタＴr1２ のベースに加える。また併せ
て、先のコンパレータ CMP用の基準電圧を作成する分圧
用抵抗Ｒ13のコールドエンド側を、前置駆動用トランジ
スタＴr1３ のコレクタに接続する構成である。
【００４６】すなわち、前置駆動用トランジスタＴr
1３ のコレクタ出力によって試験電流供給用トランジ
スタＴr1２ を駆動すると共に、コンパレータ CMPも駆
動する。但し、コンパレータ CMPの駆動は、基準電圧の
供給に重畳して駆動する。
1３ のコレクタ出力によって試験電流供給用トランジ
スタＴr1２ を駆動すると共に、コンパレータ CMPも駆
動する。但し、コンパレータ CMPの駆動は、基準電圧の
供給に重畳して駆動する。
【００４７】ちなみに、電源Ｖccは負極接地型として使
用し、負荷駆動用トランジスタＴr1 １ と試験電流供給
用トランジスタＴr1２ は、ＰＮＰ型トランジスタのエ
ミッタを電源Ｖccのホット側に接続するエミッタ接地で
用い、前置駆動用トランジスタＴr1３ は、ＮＰＮ型ト
ランジスタのエミッタをアース側に接続するエミッタ接
地で用いた。
用し、負荷駆動用トランジスタＴr1 １ と試験電流供給
用トランジスタＴr1２ は、ＰＮＰ型トランジスタのエ
ミッタを電源Ｖccのホット側に接続するエミッタ接地で
用い、前置駆動用トランジスタＴr1３ は、ＮＰＮ型ト
ランジスタのエミッタをアース側に接続するエミッタ接
地で用いた。
【００４８】（２）作動 図２(b) の図表を基に、各トランジスタＴr1３ , Ｔr
1２ , Ｔr1１ の作動に従ってその作動を説明する。
1２ , Ｔr1１ の作動に従ってその作動を説明する。
【００４９】１）負荷１が正常の場合で駆動信号Ｓd が
“Ｈ”レベルの場合 すなわち、駆動信号Ｓd が“Ｌ”レベルから“Ｈ”レベ
ルに移行すると、前置駆動用トランジスタＴr1３ はＯ
ＦＦ状態からＯＮ状態へ移行する。その結果、試験電流
供給用トランジスタＴr1２ がＯＮし、電源Ｖccから抵
抗Ｒ17を通して試験電流 iTESTが負荷１へ供給される。
尚、この時の試験電流 iTESTの大きさは、次式(1) で与
えることができる。但し、試験電流供給用トランジスタ
Ｔr1２ のＯＮ抵抗は無視する。
“Ｈ”レベルの場合 すなわち、駆動信号Ｓd が“Ｌ”レベルから“Ｈ”レベ
ルに移行すると、前置駆動用トランジスタＴr1３ はＯ
ＦＦ状態からＯＮ状態へ移行する。その結果、試験電流
供給用トランジスタＴr1２ がＯＮし、電源Ｖccから抵
抗Ｒ17を通して試験電流 iTESTが負荷１へ供給される。
尚、この時の試験電流 iTESTの大きさは、次式(1) で与
えることができる。但し、試験電流供給用トランジスタ
Ｔr1２ のＯＮ抵抗は無視する。
【００５０】 iTEST＝Ｖcc／（9RL ＋ RL ) ＝Ｖcc／ 10RL -----------(1)
【００５１】ここで、負荷駆動用トランジスタＴr1１
がＯＮした際の負荷駆動電流 iLOADは、該トランジスタ
Ｔr1１ のＯＮ抵抗を無視すると次式(2) で与えられ
る。
がＯＮした際の負荷駆動電流 iLOADは、該トランジスタ
Ｔr1１ のＯＮ抵抗を無視すると次式(2) で与えられ
る。
【００５２】 iLOAD＝Ｖcc／ RL -----------(2)
【００５３】したがって、式(2) を式(1) へ代入すれ
ば、次式(3) が成立する。
ば、次式(3) が成立する。
【００５４】 iTEST＝ iLOAD／10 -----------(3)
【００５５】また、試験電流 iTESTを負荷１へ供給して
いる時に該負荷１に現れる電圧をＶ TESTで表せば、該電
圧ＶTESTは次式(4) で与えられる。
いる時に該負荷１に現れる電圧をＶ TESTで表せば、該電
圧ＶTESTは次式(4) で与えられる。
【００５６】 ＶTEST＝Ｖcc・ RL ／ (9RL ＋ RL ) ＝Ｖcc／10 -----------(4)
【００５７】したがって、コンパレータ CMPの−入力端
に加わる電圧Ｖ2 は次式(5) で与えられる。但し、（Ｒ
20＋Ｒ21）≫ RL , 9RL の関係にあるとする。
に加わる電圧Ｖ2 は次式(5) で与えられる。但し、（Ｒ
20＋Ｒ21）≫ RL , 9RL の関係にあるとする。
【００５８】 Ｖ2 ＝ＶTEST・Ｒ21／（Ｒ20＋Ｒ21） ＝ＶTEST・18／（100 ＋18) ＝（Ｖcc／10）（18／118) ≒1.53Ｖcc×10-2 -----------(5)
【００５９】他方、コンパレータ CMPの＋入力端に加わ
る基準電圧Ｖ1 は次式(6) で与えられる。但し、前置駆
動用トランジスタＴr1３ のＯＮ抵抗は無視し、（Ｒ18
＋Ｒ 19）≫Ｒ13 ,Ｒ14の関係にあるとする。
る基準電圧Ｖ1 は次式(6) で与えられる。但し、前置駆
動用トランジスタＴr1３ のＯＮ抵抗は無視し、（Ｒ18
＋Ｒ 19）≫Ｒ13 ,Ｒ14の関係にあるとする。
【００６０】 Ｖ1 ＝Ｖcc｛Ｒ13／（Ｒ13＋Ｒ14）｝｛Ｒ19／（Ｒ18＋Ｒ19）｝ ＝Ｖcc（５／105)(22 ／122) ≒8.58Ｖcc×10-3 -----------(6)
【００６１】したがって、式(5)(6)からＶ1 ＜Ｖ2 とな
り、コンパレータ CMPの出力信号は“Ｌ”レベルとな
る。その結果、負荷駆動用トランジスタＴr1１ がＯＮ
し、負荷１に駆動電流 iLOADを供給する。
り、コンパレータ CMPの出力信号は“Ｌ”レベルとな
る。その結果、負荷駆動用トランジスタＴr1１ がＯＮ
し、負荷１に駆動電流 iLOADを供給する。
【００６２】尚、この時、負荷駆動用トランジスタＴr
1１ のＯＮ抵抗を無視すると、負荷１には電源Ｖccが
そのまま印加されることになる。したがって、コンパレ
ータ CMPの−入力端に加わる電圧Ｖ2 は次式(7) で与え
られる。
1１ のＯＮ抵抗を無視すると、負荷１には電源Ｖccが
そのまま印加されることになる。したがって、コンパレ
ータ CMPの−入力端に加わる電圧Ｖ2 は次式(7) で与え
られる。
【００６３】 Ｖ2 ＝Ｖcc・Ｒ21／（Ｒ20＋Ｒ21） ＝Ｖcc・18／（100 ＋18) ≒1.53Ｖcc×10-1 -----------(7)
【００６４】すなわち、負荷駆動用トランジスタＴr
1１ がＯＮしても、式(6)(7)からＶ1 ＜Ｖ2 の関係は
満足し、負荷１には駆動電流 iLOADが供給され続ける。
1１ がＯＮしても、式(6)(7)からＶ1 ＜Ｖ2 の関係は
満足し、負荷１には駆動電流 iLOADが供給され続ける。
【００６５】尚、負荷駆動用トランジスタＴr1１ がＯ
Ｎすれば、試験電流供給用トランジスタＴr1２ がＯＮ
していたとしても試験電流 iTESTは０（ゼロ）となる。
なぜならば、負荷駆動用トランジスタＴr1１ のＯＮ抵
抗を無視しているからである。しかし、実際には無視で
きる程度の極わずかな電流が供給される。
Ｎすれば、試験電流供給用トランジスタＴr1２ がＯＮ
していたとしても試験電流 iTESTは０（ゼロ）となる。
なぜならば、負荷駆動用トランジスタＴr1１ のＯＮ抵
抗を無視しているからである。しかし、実際には無視で
きる程度の極わずかな電流が供給される。
【００６６】２）負荷１が正常の場合で駆動信号Ｓd が
“Ｌ”レベルの場合 すなわち、駆動信号Ｓd が“Ｈ”レベルから“Ｌ”レベ
ルに移行すると、前置駆動用トランジスタＴr1３ はＯ
Ｎ状態からＯＦＦ状態へ移行する。その結果、試験電流
供給用トランジスタＴr1２ もＯＦＦする。また、（Ｒ
18＋Ｒ19）≫Ｒ 13 ,Ｒ14であったから、コンパレータ C
MPの＋入力端に加わる基準電圧Ｖ1 は次式(8) で与えら
れる。
“Ｌ”レベルの場合 すなわち、駆動信号Ｓd が“Ｈ”レベルから“Ｌ”レベ
ルに移行すると、前置駆動用トランジスタＴr1３ はＯ
Ｎ状態からＯＦＦ状態へ移行する。その結果、試験電流
供給用トランジスタＴr1２ もＯＦＦする。また、（Ｒ
18＋Ｒ19）≫Ｒ 13 ,Ｒ14であったから、コンパレータ C
MPの＋入力端に加わる基準電圧Ｖ1 は次式(8) で与えら
れる。
【００６７】 Ｖ1 ＝Ｖcc・Ｒ19／（Ｒ18＋Ｒ19） ＝Ｖcc・22／（100 ＋22) ≒1.80Ｖcc×10-1 -----------(8)
【００６８】したがって、式(7)(8)からＶ1 ＞Ｖ2 とな
り、コンパレータ CMPの出力信号は“Ｈ”レベルとな
る。その結果、負荷駆動用トランジスタＴr1１ がＯＦ
Ｆし、負荷１への駆動電流 iLOADも０（ゼロ）になる。
り、コンパレータ CMPの出力信号は“Ｈ”レベルとな
る。その結果、負荷駆動用トランジスタＴr1１ がＯＦ
Ｆし、負荷１への駆動電流 iLOADも０（ゼロ）になる。
【００６９】その結果、負荷１に現れる電圧も０（ゼ
ロ）となるからＶ2 ＝０となり、Ｖ1 ＞Ｖ2 の関係も維
持・満足し、負荷駆動用トランジスタＴr1１ はＯＦＦ
状態を保持する。
ロ）となるからＶ2 ＝０となり、Ｖ1 ＞Ｖ2 の関係も維
持・満足し、負荷駆動用トランジスタＴr1１ はＯＦＦ
状態を保持する。
【００７０】３）負荷１が短絡（地絡）していて駆動信
号Ｓd が“Ｈ”レベルの場合 この場合、負荷１のインピーダンスは０（ゼロ）であ
る。したがって、前置駆動用トランジスタＴr1３ およ
び試験電流供給用トランジスタＴr1２ がＯＮし、試験
電流 iTESTが負荷１へ供給されたとしても、該負荷１に
現れる試験電圧Ｖ TESTは０（ゼロ）になる。そのため、
コンパレータ CMPの入力電圧Ｖ2 も０（ゼロ）である。
号Ｓd が“Ｈ”レベルの場合 この場合、負荷１のインピーダンスは０（ゼロ）であ
る。したがって、前置駆動用トランジスタＴr1３ およ
び試験電流供給用トランジスタＴr1２ がＯＮし、試験
電流 iTESTが負荷１へ供給されたとしても、該負荷１に
現れる試験電圧Ｖ TESTは０（ゼロ）になる。そのため、
コンパレータ CMPの入力電圧Ｖ2 も０（ゼロ）である。
【００７１】すなわち、このことと式(6) とからＶ1 ＞
Ｖ2 となり、コンパレータ CMPの出力信号は“Ｈ”レベ
ルとなる。その結果、負荷駆動用トランジスタＴr1１
はＯＮされず、負荷１への駆動電流 iLOADの供給も行わ
ない。
Ｖ2 となり、コンパレータ CMPの出力信号は“Ｈ”レベ
ルとなる。その結果、負荷駆動用トランジスタＴr1１
はＯＮされず、負荷１への駆動電流 iLOADの供給も行わ
ない。
【００７２】４）負荷１が短絡（地絡）していて駆動信
号Ｓd が“Ｌ”レベルの場合 前置駆動用トランジスタＴr1３ はＯＦＦとなるから、
その結果、試験電流供給用トランジスタＴr1２ もＯＦ
Ｆである。したがって、負荷１へ試験電流 iTE STは供給
されない。他方、この場合は負荷１のインピーダンスが
０（ゼロ）であるから、前記３）と同様にコンパレータ
CMPの入力電圧Ｖ2 も０（ゼロ）である。
号Ｓd が“Ｌ”レベルの場合 前置駆動用トランジスタＴr1３ はＯＦＦとなるから、
その結果、試験電流供給用トランジスタＴr1２ もＯＦ
Ｆである。したがって、負荷１へ試験電流 iTE STは供給
されない。他方、この場合は負荷１のインピーダンスが
０（ゼロ）であるから、前記３）と同様にコンパレータ
CMPの入力電圧Ｖ2 も０（ゼロ）である。
【００７３】一方、この場合のコンパレータ CMPの入力
電圧Ｖ1 は式(8) で与えられるからＶ1 ＞Ｖ2 となり、
コンパレータ CMPの出力信号は“Ｈ”レベルとなる。そ
の結果、負荷駆動用トランジスタＴr1１ はＯＮされ
ず、負荷１への駆動電流 iLOADの供給も行わない。
電圧Ｖ1 は式(8) で与えられるからＶ1 ＞Ｖ2 となり、
コンパレータ CMPの出力信号は“Ｈ”レベルとなる。そ
の結果、負荷駆動用トランジスタＴr1１ はＯＮされ
ず、負荷１への駆動電流 iLOADの供給も行わない。
【００７４】
【発明の効果】以上のように本発明の負荷駆動回路によ
れば、負荷を駆動する前に微小な試験電流 iTESTを該負
荷に供給して短絡・地絡状態を検出し、短絡・地絡状態
に在れば駆動を行わない。しかも、負荷駆動電流 iLOAD
を検出する為の直列抵抗は不要である。
れば、負荷を駆動する前に微小な試験電流 iTESTを該負
荷に供給して短絡・地絡状態を検出し、短絡・地絡状態
に在れば駆動を行わない。しかも、負荷駆動電流 iLOAD
を検出する為の直列抵抗は不要である。
【００７５】したがって、負荷を安全に駆動できると共
に、電圧利用率が高くて発熱も少なく、小型で信頼性の
高い電子装置を実現することができる。
に、電圧利用率が高くて発熱も少なく、小型で信頼性の
高い電子装置を実現することができる。
【図１】本発明の基本構成を説明するブロック図であ
る。
る。
【図２】実施例を説明する図で、(a) は負荷駆動回路の
回路図、(b) は各トランジスタの作動を説明する図表、
である。
回路図、(b) は各トランジスタの作動を説明する図表、
である。
【図３】従来の負荷駆動回路を説明する図で、(a) は短
絡保護回路を備えた駆動回路の一般形を示すブロック
図、(b) は短絡保護回路を備えた駆動回路の一例、であ
る。
絡保護回路を備えた駆動回路の一般形を示すブロック
図、(b) は短絡保護回路を備えた駆動回路の一例、であ
る。
１ 負荷（電気的負荷） ２ 駆動部 ３ 過電流検出部 ４ 遮断部 ５ 試験部 ６ 判定部 ７ 駆動部 Ｒ 負荷駆動電流検出用抵抗 ＳD , Ｓd 駆動信号 iLOAD 負荷駆動電流 ＶSENS 負荷駆動電流検出電圧 Ｖref 基準電圧 iTEST 試験電流 ＶTEST 試験電流によって負荷に現れる電圧 RL 負荷のインピーダンス（負荷の抵抗
値） Ｔr1 ,Ｔr2 トランジスタ Ｔr1１ 〜Ｔr1３ トランジスタ Ｒ1 〜Ｒ5 抵抗 Ｒ11〜Ｒ23 抵抗 OP-AMP オペアンプ CMP コンパレータ
値） Ｔr1 ,Ｔr2 トランジスタ Ｔr1１ 〜Ｔr1３ トランジスタ Ｒ1 〜Ｒ5 抵抗 Ｒ11〜Ｒ23 抵抗 OP-AMP オペアンプ CMP コンパレータ
Claims (1)
- 【請求項１】 負荷(1) が短絡や地絡状態にある場合
は、駆動信号（ＳD )が入力されても該負荷(1) が駆動
されない回路であって、 負荷(1) が正常に作動している際に該負荷(1) を駆動す
る電流(iLOAD) よりも少ない電流(iTEST) を、駆動信号
（ＳD ) に起動されて負荷(1) へ流して該負荷(1) の状
態を予め試験する試験部(5) と、 前記試験部(5) の試験結果が入力されると共に駆動信号
（ＳD ) も入力され、前記試験結果が正常であり、かつ
駆動信号（ＳD )がアクティブ状態の場合にのみその出
力信号がアクティブとなる判定部(6) と、 前記判定部(6) の出力信号で駆動されて負荷(1) を駆動
する駆動部(7) と、 を備えて成ることを特徴とする負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304852A JPH05146048A (ja) | 1991-11-20 | 1991-11-20 | 負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304852A JPH05146048A (ja) | 1991-11-20 | 1991-11-20 | 負荷駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05146048A true JPH05146048A (ja) | 1993-06-11 |
Family
ID=17938058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304852A Pending JPH05146048A (ja) | 1991-11-20 | 1991-11-20 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05146048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009128348A (ja) * | 2007-11-28 | 2009-06-11 | Kyocera Mita Corp | 負荷短絡検出装置，画像形成装置 |
| JP2015119527A (ja) * | 2013-12-17 | 2015-06-25 | Ｄｘアンテナ株式会社 | 電力供給装置 |
-
1991
- 1991-11-20 JP JP3304852A patent/JPH05146048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009128348A (ja) * | 2007-11-28 | 2009-06-11 | Kyocera Mita Corp | 負荷短絡検出装置，画像形成装置 |
| JP2015119527A (ja) * | 2013-12-17 | 2015-06-25 | Ｄｘアンテナ株式会社 | 電力供給装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224150B2 (en) | Redundancy circuit for series-connected diodes | |
| WO1989001255A1 (en) | Self-protective fuel pump driver circuit | |
| JP2531812B2 (ja) | 電源異常監視回路 | |
| US6639776B2 (en) | Programmable controller | |
| JPH07298602A (ja) | パワー素子駆動回路 | |
| JPH05146048A (ja) | 負荷駆動回路 | |
| JPH114531A (ja) | 電源保護回路及び電源制御方法 | |
| JPH05267580A (ja) | 半導体装置 | |
| US5148092A (en) | Stepping motor driving circuit having failsafe function | |
| JP2003111263A (ja) | 保護回路 | |
| KR20010061832A (ko) | 디젤엔진용 가버너 액츄에이터의 단선 및 단락 검출회로 | |
| JP2776644B2 (ja) | 電源異常監視回路 | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| JP2004254388A (ja) | 電源検出回路 | |
| CN221042308U (zh) | 功率放大保护电路、电机控制***以及车辆 | |
| JP2525911B2 (ja) | 磁気記録再生装置の保護回路 | |
| JP3625402B2 (ja) | 半導体レーザ駆動回路およびそれを備えた半導体レーザチップ検査装置並びに組立装置 | |
| JP3405489B2 (ja) | 信号伝送回路 | |
| JP2500714B2 (ja) | ソレノイド異常検出回路 | |
| JP3504478B2 (ja) | 直流安定化電源装置 | |
| KR100187202B1 (ko) | 모터 보호 회로 | |
| JPH0669732A (ja) | 電力増幅回路 | |
| KR950006057Y1 (ko) | 병렬제어형 안정화회로의 제너다이오드 보호회로 | |
| JP2506761Y2 (ja) | 電圧検出器 | |
| JPH0312023Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011120 |