JP3203521B2 - 負荷の断線検知回路 - Google Patents
負荷の断線検知回路Info
- Publication number
- JP3203521B2 JP3203521B2 JP06145591A JP6145591A JP3203521B2 JP 3203521 B2 JP3203521 B2 JP 3203521B2 JP 06145591 A JP06145591 A JP 06145591A JP 6145591 A JP6145591 A JP 6145591A JP 3203521 B2 JP3203521 B2 JP 3203521B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- load
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【産業上の利用分野】本発明は負荷の断線検知回路に関
し、例えばソレノイドや電気モ−タを負荷として駆動す
るドライバ回路においてそれらの断線による故障を検知
するために利用しうる。
し、例えばソレノイドや電気モ−タを負荷として駆動す
るドライバ回路においてそれらの断線による故障を検知
するために利用しうる。
【０００２】
【従来の技術】例えば各種の車載電子装置においては、
装置の故障が運転操作に悪影響を及ぼすので、故障が生
じた場合には、それを自動的に検出して異常が生じたこ
とを運転者に知らせるのが望ましい。このため、車載電
子装置においては、各種の異常検出回路が備わっている
場合が多い。
装置の故障が運転操作に悪影響を及ぼすので、故障が生
じた場合には、それを自動的に検出して異常が生じたこ
とを運転者に知らせるのが望ましい。このため、車載電
子装置においては、各種の異常検出回路が備わっている
場合が多い。
【０００３】ところで、車載電子装置において生じ易い
異常は、装置の出力に接続されたソレノイドや電気モ−
タの部分での短絡や断線である。負荷の断線を検出する
ために、従来は例えば図２に示すように駆動回路の出力
段を構成していた。即ち、断線検出回路によって負荷の
一端と電源ライン（Ｖdd）との間の電位差が所定以上か
否かを識別し、負荷の断線の有無を検出する。また、負
荷をスイッチングするパワ−トランジスタＰＴには直列
に抵抗器Ｒｉが接続されており、電流制限回路は抵抗器
Ｒｉでの電圧降下により負荷電流を検出し、負荷に短絡
等が生じた場合の過電流を防止する。断線検出回路は、
抵抗器ＲｉとトランジスタＰＴとの直列回路の端子間電
圧を検出する。つまり、断線検出回路に入力される電位
差は、正常に負荷が接続されている時には、ＰＴがオフ
ならＶddと同じ電圧、ＰＴがオンなら負荷電流の大きさ
と抵抗器Ｒｉの抵抗値に応じたある電圧Ｖon（例えば0.
7Ｖ)になり、負荷が断線している時には、ＰＴのオン／
オフに関わらず０Ｖになる。
異常は、装置の出力に接続されたソレノイドや電気モ−
タの部分での短絡や断線である。負荷の断線を検出する
ために、従来は例えば図２に示すように駆動回路の出力
段を構成していた。即ち、断線検出回路によって負荷の
一端と電源ライン（Ｖdd）との間の電位差が所定以上か
否かを識別し、負荷の断線の有無を検出する。また、負
荷をスイッチングするパワ−トランジスタＰＴには直列
に抵抗器Ｒｉが接続されており、電流制限回路は抵抗器
Ｒｉでの電圧降下により負荷電流を検出し、負荷に短絡
等が生じた場合の過電流を防止する。断線検出回路は、
抵抗器ＲｉとトランジスタＰＴとの直列回路の端子間電
圧を検出する。つまり、断線検出回路に入力される電位
差は、正常に負荷が接続されている時には、ＰＴがオフ
ならＶddと同じ電圧、ＰＴがオンなら負荷電流の大きさ
と抵抗器Ｒｉの抵抗値に応じたある電圧Ｖon（例えば0.
7Ｖ)になり、負荷が断線している時には、ＰＴのオン／
オフに関わらず０Ｖになる。
【０００４】
【発明が解決しようとする課題】実際には、図２に示す
ような電流制限回路及び断線検出回路では、検出対象の
電位差をトランジスタのベ−ス・エミッタ間に印加し、
該トランジスタのオン／オフによって電位差の大小を検
出する。しかし、トランジスタをオンさせるためには、
通常、0.6Ｖ程度の電圧をベ−ス・エミッタ間に印加す
る必要がある。従って、パワ−トランジスタＰＴがオン
の時の電圧が正常（Ｖon）か否（０Ｖ）かを確実に識別
するためには、電圧Ｖonを（0.6Ｖよりも）充分に大き
くする必要がある。このため、抵抗器Ｒｉによる電力消
費が無視できない程大きくなり、断線検出機能の付加に
伴なって電力消費が増大する。
ような電流制限回路及び断線検出回路では、検出対象の
電位差をトランジスタのベ−ス・エミッタ間に印加し、
該トランジスタのオン／オフによって電位差の大小を検
出する。しかし、トランジスタをオンさせるためには、
通常、0.6Ｖ程度の電圧をベ−ス・エミッタ間に印加す
る必要がある。従って、パワ−トランジスタＰＴがオン
の時の電圧が正常（Ｖon）か否（０Ｖ）かを確実に識別
するためには、電圧Ｖonを（0.6Ｖよりも）充分に大き
くする必要がある。このため、抵抗器Ｒｉによる電力消
費が無視できない程大きくなり、断線検出機能の付加に
伴なって電力消費が増大する。
【０００５】そこで本発明は電力消費の少ない断線検知
回路を提供することを課題とする。
回路を提供することを課題とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明においては、負荷と電源との間に接続され前
記負荷の通電を制御する通電制御手段；該通電制御手段
と並列に接続された第１のトランジスタ手段；エミッタ
端子及びベース端子がそれぞれ前記第１のトランジスタ
手段のエミッタ端子及びベース端子と接続された第２の
トランジスタ手段；エミッタ端子及びベ−ス端子がそれ
ぞれ前記第２のトランジスタ手段のベ−ス端子及びコレ
クタ端子と接続された第３のトランジスタ手段；前記第
２のトランジスタ手段のコレクタ端子に一定の電流を流
す定電流源；及び前記第３のトランジスタ手段のコレク
タ電流の大小を検出する検出手段；を設ける。
に、本発明においては、負荷と電源との間に接続され前
記負荷の通電を制御する通電制御手段；該通電制御手段
と並列に接続された第１のトランジスタ手段；エミッタ
端子及びベース端子がそれぞれ前記第１のトランジスタ
手段のエミッタ端子及びベース端子と接続された第２の
トランジスタ手段；エミッタ端子及びベ−ス端子がそれ
ぞれ前記第２のトランジスタ手段のベ−ス端子及びコレ
クタ端子と接続された第３のトランジスタ手段；前記第
２のトランジスタ手段のコレクタ端子に一定の電流を流
す定電流源；及び前記第３のトランジスタ手段のコレク
タ電流の大小を検出する検出手段；を設ける。
【０００７】
【作用】本発明の断線検知回路においては、第１のトラ
ンジスタ手段，第２のトランジスタ手段，第３のトラン
ジスタ手段及び定電流源は、いわゆるカレントミラ−回
路を構成している。定電流源が第２のトランジスタ手段
に所定のコレクタ電流を流すので、第１のトランジスタ
手段のコレクタにも同一の電流が流れようとする。この
電流は、通電制御手段（例えばパワ−トランジスタ）の
オン／オフとは無関係にそれに接続された負荷を通って
流れる。ところが負荷が断線すると、第１のトランジス
タ手段のコレクタ電流が零になるので、その電流が第１
のトランジスタ手段のベ−ス端子に流れる。つまり、負
荷の断線の有無に応じて、第１のトランジスタ手段のべ
−ス電流が大きく変化する。この電流変化は、第３のト
ランジスタ手段のコレクタ電流に大きな変化を及ぼすの
で、その変化は検出手段によって検出される。即ち、検
出手段によって負荷の断線を検出できる。
ンジスタ手段，第２のトランジスタ手段，第３のトラン
ジスタ手段及び定電流源は、いわゆるカレントミラ−回
路を構成している。定電流源が第２のトランジスタ手段
に所定のコレクタ電流を流すので、第１のトランジスタ
手段のコレクタにも同一の電流が流れようとする。この
電流は、通電制御手段（例えばパワ−トランジスタ）の
オン／オフとは無関係にそれに接続された負荷を通って
流れる。ところが負荷が断線すると、第１のトランジス
タ手段のコレクタ電流が零になるので、その電流が第１
のトランジスタ手段のベ−ス端子に流れる。つまり、負
荷の断線の有無に応じて、第１のトランジスタ手段のべ
−ス電流が大きく変化する。この電流変化は、第３のト
ランジスタ手段のコレクタ電流に大きな変化を及ぼすの
で、その変化は検出手段によって検出される。即ち、検
出手段によって負荷の断線を検出できる。
【０００８】本発明によれば、負荷に電流を流すことが
できるか否かを第１のトランジスタ手段で検出するの
で、負荷電流の大きさを検出するための抵抗器（図２の
Ｒｉ）を負荷と直列に接続する必要がなく、断線検出の
ための電力消費は極めて小さくしうる。
できるか否かを第１のトランジスタ手段で検出するの
で、負荷電流の大きさを検出するための抵抗器（図２の
Ｒｉ）を負荷と直列に接続する必要がなく、断線検出の
ための電力消費は極めて小さくしうる。
【０００９】
【実施例】図１に、実施例の断線検知回路を備えるパワ
−デバイスユニットの回路構成を示す。図１を参照する
と、このパワ−デバイスユニットには６つの端子１，
２，３，４，５及び６が備わっている。端子１は直流電
圧Ｖcc（例えば５Ｖ）が印加される電源ライン、端子２
は直流電圧Ｖdd（例えば１２Ｖ）が印加される電源ライ
ン、端子３は制御装置の出力端子とそれぞれ接続され
る。また端子４と端子５に負荷７（例えばソレノイドや
電気モ−タ）が接続される。端子６から、負荷７の断線
の有無を示す電気信号が出力される。
−デバイスユニットの回路構成を示す。図１を参照する
と、このパワ−デバイスユニットには６つの端子１，
２，３，４，５及び６が備わっている。端子１は直流電
圧Ｖcc（例えば５Ｖ）が印加される電源ライン、端子２
は直流電圧Ｖdd（例えば１２Ｖ）が印加される電源ライ
ン、端子３は制御装置の出力端子とそれぞれ接続され
る。また端子４と端子５に負荷７（例えばソレノイドや
電気モ−タ）が接続される。端子６から、負荷７の断線
の有無を示す電気信号が出力される。
【００１０】端子３と端子４の間にパワ−トランジスタ
ＰＴが接続されており、ＰＴの制御入力端子（ゲ−ト）
が端子３に接続されている。なお、この例ではパワ−ト
ランジスタＰＴとしてＦＥＴを用いているが、これを一
般のトランジスタ素子に置き替えても良い。端子３と端
子４には、パワ−トランジスタＰＴと並列に、トランジ
スタＱ２が接続されている。また、トランジスタＱ２の
ベ−ス端子及びエミッタ端子には、それぞれトランジス
タＱ１のベ−ス端子及びエミッタ端子が接続されてい
る。トランジスタＱ１のベ−ス端子及びコレクタ端子に
は、それぞれトランジスタＱ３のエミッタ端子及びベ−
ス端子が接続されている。更に、トランジスタＱ１のコ
レクタ端子とユニットの端子５との間に定電流源ＣＣが
接続されている。トランジスタＱ３のコレクタ端子とユ
ニットの端子５との間に抵抗器Ｒ１が接続されており、
Ｑ３のコレクタ端子は、抵抗器Ｒ２を介して、トランジ
スタＱ４のベ−ス端子に接続されている。トランジスタ
Ｑ４は、エミッタ端子がユニットの端子５と接続され、
コレクタ端子が抵抗器Ｒ３を介してユニットの端子１
（Ｖcc）と接続され、コレクタ端子は更にユニットの端
子６（断線検知出力）と接続されている。
ＰＴが接続されており、ＰＴの制御入力端子（ゲ−ト）
が端子３に接続されている。なお、この例ではパワ−ト
ランジスタＰＴとしてＦＥＴを用いているが、これを一
般のトランジスタ素子に置き替えても良い。端子３と端
子４には、パワ−トランジスタＰＴと並列に、トランジ
スタＱ２が接続されている。また、トランジスタＱ２の
ベ−ス端子及びエミッタ端子には、それぞれトランジス
タＱ１のベ−ス端子及びエミッタ端子が接続されてい
る。トランジスタＱ１のベ−ス端子及びコレクタ端子に
は、それぞれトランジスタＱ３のエミッタ端子及びベ−
ス端子が接続されている。更に、トランジスタＱ１のコ
レクタ端子とユニットの端子５との間に定電流源ＣＣが
接続されている。トランジスタＱ３のコレクタ端子とユ
ニットの端子５との間に抵抗器Ｒ１が接続されており、
Ｑ３のコレクタ端子は、抵抗器Ｒ２を介して、トランジ
スタＱ４のベ−ス端子に接続されている。トランジスタ
Ｑ４は、エミッタ端子がユニットの端子５と接続され、
コレクタ端子が抵抗器Ｒ３を介してユニットの端子１
（Ｖcc）と接続され、コレクタ端子は更にユニットの端
子６（断線検知出力）と接続されている。
【００１１】トランジスタＱ１及びＱ２は、カレントミ
ラ−回路を構成している。トランジスタＱ１のコレクタ
には定電流源ＣＣによって定まる電流ｉ３と同等（Ｑ３
のベ−ス電流を無視すれば同一）の電流が流れ、それと
同等の電流がトランジスタＱ２のコレクタにも流れよう
とする。この電流ｉ５は、負荷７が端子４−５間に正常
に接続されている場合には、負荷７を通って流れること
ができる。ところが、負荷７が断線していたり、断線し
そうになってその抵抗値が異常に大きくなっていると、
電流ｉ５が流れない。しかしトランジスタＱ２にコレク
タ電流ｉ５が流れない場合であっても、Ｑ２のエミッタ
・ベ−ス間には、トランジスタＱ１のエミッタ・ベ−ス
間電圧が印加されるので、Ｑ１のコレクタ電流に比べて
Ｑ２のコレクタ電流ｉ５が小さくなると、小さくなった
分だけＱ２のベ−ス電流ｉ２が増加する。トランジスタ
Ｑ１のベ−ス電流ｉ１とトランジスタＱ２のベ−ス電流
ｉ２は、トランジスタＱ３のエミッタ端子からコレクタ
端子に流れるが、ｉ１はほぼ一定であるのに対し、ｉ２
は負荷７の断線の有無に応じて大きく変化するので、ト
ランジスタＱ３のコレクタ電流ｉ４は負荷の断線の有無
に応答して変化し、その変化は抵抗器Ｒ１の端子間電圧
の変化となって現われる。抵抗器Ｒ１の端子間電圧は、
抵抗器Ｒ２を介してトランジスタＱ４のベ−ス端子に印
加されるので、負荷７の断線の有無に応じてトランジス
タＱ４のコレクタ電流が変化し、コレクタ電圧も変化す
る。Ｑ４のコレクタ電圧が、断線検知出力として端子６
から出力される。
ラ−回路を構成している。トランジスタＱ１のコレクタ
には定電流源ＣＣによって定まる電流ｉ３と同等（Ｑ３
のベ−ス電流を無視すれば同一）の電流が流れ、それと
同等の電流がトランジスタＱ２のコレクタにも流れよう
とする。この電流ｉ５は、負荷７が端子４−５間に正常
に接続されている場合には、負荷７を通って流れること
ができる。ところが、負荷７が断線していたり、断線し
そうになってその抵抗値が異常に大きくなっていると、
電流ｉ５が流れない。しかしトランジスタＱ２にコレク
タ電流ｉ５が流れない場合であっても、Ｑ２のエミッタ
・ベ−ス間には、トランジスタＱ１のエミッタ・ベ−ス
間電圧が印加されるので、Ｑ１のコレクタ電流に比べて
Ｑ２のコレクタ電流ｉ５が小さくなると、小さくなった
分だけＱ２のベ−ス電流ｉ２が増加する。トランジスタ
Ｑ１のベ−ス電流ｉ１とトランジスタＱ２のベ−ス電流
ｉ２は、トランジスタＱ３のエミッタ端子からコレクタ
端子に流れるが、ｉ１はほぼ一定であるのに対し、ｉ２
は負荷７の断線の有無に応じて大きく変化するので、ト
ランジスタＱ３のコレクタ電流ｉ４は負荷の断線の有無
に応答して変化し、その変化は抵抗器Ｒ１の端子間電圧
の変化となって現われる。抵抗器Ｒ１の端子間電圧は、
抵抗器Ｒ２を介してトランジスタＱ４のベ−ス端子に印
加されるので、負荷７の断線の有無に応じてトランジス
タＱ４のコレクタ電流が変化し、コレクタ電圧も変化す
る。Ｑ４のコレクタ電圧が、断線検知出力として端子６
から出力される。
【００１２】例えば、電流ｉ３を５０[μＡ]とし、トラ
ンジスタＱ１及びＱ２の電流増幅率hfe を共に１００と
し、抵抗器Ｒ１の抵抗値を１５［ＫΩ］とすれば、負荷
７が正常な時には、電流ｉ５が５０[μＡ]、ｉ１及びｉ
２が 0.5［μＡ］、ｉ４が約１［μＡ］になり、Ｒ１の
端子間電圧（電圧降下）は 0.015［Ｖ］になるが、負荷
７が断線し電流ｉ５が零になると、ｉ１は 0.5［μＡ］
で変化しないが、ｉ２が５０[μＡ]に増加するので、ｉ
４が約 50.5［μＡ］になり、Ｒ１の端子間電圧は 0.76
［Ｖ］に増大する。抵抗器Ｒ１の端子間電圧の変化によ
ってトランジスタＱ４がオン／オフし、断線検知出力の
信号レベルが変化する。即ち、負荷７が正常な場合には
トランジスタＱ４がオフし断線検知出力の信号は高レベ
ルＨ（Ｖccと同等）になるが、負荷が断線するとトラン
ジスタＱ４がオンし断線検知出力の信号が低レベルＬ
（０Ｖ）に変化する。
ンジスタＱ１及びＱ２の電流増幅率hfe を共に１００と
し、抵抗器Ｒ１の抵抗値を１５［ＫΩ］とすれば、負荷
７が正常な時には、電流ｉ５が５０[μＡ]、ｉ１及びｉ
２が 0.5［μＡ］、ｉ４が約１［μＡ］になり、Ｒ１の
端子間電圧（電圧降下）は 0.015［Ｖ］になるが、負荷
７が断線し電流ｉ５が零になると、ｉ１は 0.5［μＡ］
で変化しないが、ｉ２が５０[μＡ]に増加するので、ｉ
４が約 50.5［μＡ］になり、Ｒ１の端子間電圧は 0.76
［Ｖ］に増大する。抵抗器Ｒ１の端子間電圧の変化によ
ってトランジスタＱ４がオン／オフし、断線検知出力の
信号レベルが変化する。即ち、負荷７が正常な場合には
トランジスタＱ４がオフし断線検知出力の信号は高レベ
ルＨ（Ｖccと同等）になるが、負荷が断線するとトラン
ジスタＱ４がオンし断線検知出力の信号が低レベルＬ
（０Ｖ）に変化する。
【００１３】いずれにしても、この断線検出において
は、トランジスタＱ２のコレクタ電流ｉ５が流れるか否
かによって負荷７の接続が正常か否かを識別するので、
パワ−トランジスタＰＴのオン／オフ状態とは無関係に
いつでも断線の有無を検出できるし、負荷７に流れる大
きな電流ｉ７（又はｉ６）を直接検出する必要がないの
で、断線検出のために必要とされる電力消費は非常に小
さい。
は、トランジスタＱ２のコレクタ電流ｉ５が流れるか否
かによって負荷７の接続が正常か否かを識別するので、
パワ−トランジスタＰＴのオン／オフ状態とは無関係に
いつでも断線の有無を検出できるし、負荷７に流れる大
きな電流ｉ７（又はｉ６）を直接検出する必要がないの
で、断線検出のために必要とされる電力消費は非常に小
さい。
【００１４】なお上記実施例では断線検知に関する構成
のみを示したが、実際の装置においては負荷の短絡に対
する保護回路や異常検出回路をも付加するのが望まし
い。負荷の短絡に関する異常検出を行なう場合には、例
えば特開昭６３−１８７６０４号公報に示されるよう
に、出力トランジスタがオンした時の負荷の端子間電圧
の大小を識別することによって正常か否かを識別するこ
とができる。
のみを示したが、実際の装置においては負荷の短絡に対
する保護回路や異常検出回路をも付加するのが望まし
い。負荷の短絡に関する異常検出を行なう場合には、例
えば特開昭６３−１８７６０４号公報に示されるよう
に、出力トランジスタがオンした時の負荷の端子間電圧
の大小を識別することによって正常か否かを識別するこ
とができる。
【００１５】
【発明の効果】以上のとおり本発明によれば、電力消費
の非常に小さい回路で負荷の断線を検出でき、回路構成
も簡単であり、しかも通電制御手段（ＰＴ）のオン／オ
フとは無関係にいつでも断線の有無を検出できる。
の非常に小さい回路で負荷の断線を検出でき、回路構成
も簡単であり、しかも通電制御手段（ＰＴ）のオン／オ
フとは無関係にいつでも断線の有無を検出できる。
【図１】 実施例の断線検知回路を含むパワ−デバイス
ユニットの回路構成を示す電気回路図である。
ユニットの回路構成を示す電気回路図である。
【図２】 従来の装置の出力回路の構成を示すブロック
図である。
図である。
１〜６：端子 ７：負荷 Ｑ１：トランジスタ（第２のトランジスタ手段） Ｑ２：トランジスタ（第１のトランジスタ手段） Ｑ３：トランジスタ（第３のトランジスタ手段） Ｑ４：トランジスタ（検出手段） ＰＴ：パワ−トランジスタ（通電制御手段） ＣＣ：定電流源 Ｒ１〜Ｒ３：抵抗器 ｉ１〜ｉ７：電流
Claims (1)
- 【請求項１】 負荷と電源との間に接続され前記負荷の
通電を制御する通電制御手段；該通電制御手段と並列に
接続された第１のトランジスタ手段；エミッタ端子及び
ベース端子がそれぞれ前記第１のトランジスタ手段のエ
ミッタ端子及びベース端子と接続された第２のトランジ
スタ手段；エミッタ端子及びベ−ス端子がそれぞれ前記
第２のトランジスタ手段のベ−ス端子及びコレクタ端子
と接続された第３のトランジスタ手段；前記第２のトラ
ンジスタ手段のコレクタ端子に一定の電流を流す定電流
源；及び前記第３のトランジスタ手段のコレクタ電流の
大小を検出する検出手段；を備える負荷の断線検知回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06145591A JP3203521B2 (ja) | 1991-03-26 | 1991-03-26 | 負荷の断線検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06145591A JP3203521B2 (ja) | 1991-03-26 | 1991-03-26 | 負荷の断線検知回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04295774A JPH04295774A (ja) | 1992-10-20 |
| JP3203521B2 true JP3203521B2 (ja) | 2001-08-27 |
Family
ID=13171538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06145591A Expired - Fee Related JP3203521B2 (ja) | 1991-03-26 | 1991-03-26 | 負荷の断線検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203521B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705851B2 (en) | 2019-03-27 | 2023-07-18 | Vitesco Technologies GmbH | Open circuit diagnosis apparatus and method for motor drive circuit |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589701B2 (en) * | 2002-08-21 | 2009-09-15 | Koninklijke Philips Electronics N.V. | Systems and methods for driving a display device and interrupting a feedback |
| JP7008568B2 (ja) * | 2018-04-13 | 2022-01-25 | 新日本無線株式会社 | レゾルバ励磁回路 |
-
1991
- 1991-03-26 JP JP06145591A patent/JP3203521B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705851B2 (en) | 2019-03-27 | 2023-07-18 | Vitesco Technologies GmbH | Open circuit diagnosis apparatus and method for motor drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04295774A (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| EP0446945B1 (en) | Electronic equipment incorporating an integrated BTL circuit | |
| JP2003308123A (ja) | 電源保護回路 | |
| JP2001267899A (ja) | 負荷駆動回路 | |
| JP4287080B2 (ja) | スイッチングデバイス | |
| JPS6319097A (ja) | 線路異常監視装置 | |
| JPH04160374A (ja) | 故障検出機能を有する負荷制御装置 | |
| JP3202227B2 (ja) | 負荷回路の断線を検出する手段を備える回路装置 | |
| JPH11307850A (ja) | 半導体レーザ駆動装置 | |
| JP3147808B2 (ja) | 異常検出回路 | |
| JP3541099B2 (ja) | 電圧検出回路 | |
| JPH0314925Y2 (ja) | ||
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JPH06222099A (ja) | 負荷異常状態検知回路 | |
| JP2001267898A (ja) | 誘導性負荷駆動回路 | |
| KR100206141B1 (ko) | 전력손실을 감소시킨 부하 검출기 | |
| JP3236773B2 (ja) | 給電機能付制御装置 | |
| JPH08106331A (ja) | 電源制御装置 | |
| JP3248732B2 (ja) | リレー駆動回路 | |
| JPH062113Y2 (ja) | 液面リレー | |
| JPS643080Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |