JP2500714B2 - ソレノイド異常検出回路 - Google Patents
ソレノイド異常検出回路Info
- Publication number
- JP2500714B2 JP2500714B2 JP3317060A JP31706091A JP2500714B2 JP 2500714 B2 JP2500714 B2 JP 2500714B2 JP 3317060 A JP3317060 A JP 3317060A JP 31706091 A JP31706091 A JP 31706091A JP 2500714 B2 JP2500714 B2 JP 2500714B2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- potential
- charging
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パルス幅変調により通
電されるソレノイドの異常を検出するソレノイド異常検
出回路に関する。
電されるソレノイドの異常を検出するソレノイド異常検
出回路に関する。
【０００２】
【従来の技術】図５は従来のソレノイド異常検出回路の
構成例を示す回路図であり、この図において、１はパル
ス幅変調信号を発生するパルス幅変調信号発生回路、２
および３は分圧抵抗、４および５はパルス幅変調信号に
よってオン／オフされるダーリントン接続のトランジス
タ、６は自動演奏ピアノの鍵やペダルを駆動するための
ソレノイド、７はソレノイド６を保護するためのダイオ
ード、８はソレノイド６で発生するノイズを防止するた
めのコンデンサ、９はダイオードである。そして、これ
らの回路要素１〜９は、鍵およびペダルの数、たとえ
ば、約９０個設けられており、ダイオード９a〜９cは、
これらの回路要素１〜９が接続点ａにパラレルに接続さ
れていることを示している。
構成例を示す回路図であり、この図において、１はパル
ス幅変調信号を発生するパルス幅変調信号発生回路、２
および３は分圧抵抗、４および５はパルス幅変調信号に
よってオン／オフされるダーリントン接続のトランジス
タ、６は自動演奏ピアノの鍵やペダルを駆動するための
ソレノイド、７はソレノイド６を保護するためのダイオ
ード、８はソレノイド６で発生するノイズを防止するた
めのコンデンサ、９はダイオードである。そして、これ
らの回路要素１〜９は、鍵およびペダルの数、たとえ
ば、約９０個設けられており、ダイオード９a〜９cは、
これらの回路要素１〜９が接続点ａにパラレルに接続さ
れていることを示している。
【０００３】また、１０はダイオード、１１〜１４は抵
抗、１５はダイオード、１６はコンデンサであり、これ
らの回路要素のうち、回路要素１４〜１６は、約数秒の
時定数を有するアナログ積分回路を構成している。１７
はコンパレータ、１８および１９は所定の基準電圧Ｖ
refを設定するための抵抗、２０はコンデンサ、２１は
異常検出信号が出力される出力端子である。なお、抵抗
１１の値は、たとえば、抵抗１３の値の１／１００程
度、抵抗１２の値は、たとえば、抵抗１３の値の１／２
０程度、抵抗１４の値は、たとえば、抵抗１３の値の２
倍程度とする。今の場合、電源電圧ＶDDを１２０
［Ｖ］、電源電圧ＶCCを５［Ｖ］、抵抗１１の値を１
［ｋΩ］、抵抗１２の値を４．７［ｋΩ］、抵抗１３の
値を１００［ｋΩ］、抵抗１４の値を２２０［ｋΩ］、
コンデンサ１６の容量を１０［μＦ］、抵抗１８の値を
１２［ｋΩ］、抵抗１９の値を１０［ｋΩ］とする。
抗、１５はダイオード、１６はコンデンサであり、これ
らの回路要素のうち、回路要素１４〜１６は、約数秒の
時定数を有するアナログ積分回路を構成している。１７
はコンパレータ、１８および１９は所定の基準電圧Ｖ
refを設定するための抵抗、２０はコンデンサ、２１は
異常検出信号が出力される出力端子である。なお、抵抗
１１の値は、たとえば、抵抗１３の値の１／１００程
度、抵抗１２の値は、たとえば、抵抗１３の値の１／２
０程度、抵抗１４の値は、たとえば、抵抗１３の値の２
倍程度とする。今の場合、電源電圧ＶDDを１２０
［Ｖ］、電源電圧ＶCCを５［Ｖ］、抵抗１１の値を１
［ｋΩ］、抵抗１２の値を４．７［ｋΩ］、抵抗１３の
値を１００［ｋΩ］、抵抗１４の値を２２０［ｋΩ］、
コンデンサ１６の容量を１０［μＦ］、抵抗１８の値を
１２［ｋΩ］、抵抗１９の値を１０［ｋΩ］とする。
【０００４】このような構成において、パルス幅変調信
号発生回路１においてパルス幅変調信号が発生される
と、トランジスタ４および５は、この信号によりオン／
オフされ、ソレノイド６は、パルス幅変調信号が”Ｈ”
レベルの間通電される。そして、トランジスタ５がオフ
の期間には、接続点ａの電位、すなわち、トランジスタ
５のコレクタ電位がほぼ電源電圧ＶDD（１２０［Ｖ］）
となり、接続点ｂの電位が電源電圧ＶCC（５［Ｖ］）の
抵抗１２および１３による分圧電圧（約４．７８
［Ｖ］）にほぼ等しいので、ダイオード９および１０は
非導通状態となる。これにより、コンデンサ１６は、電
源電圧ＶCC（５［Ｖ］）、抵抗１２、ダイオード１５を
介して充電される。この場合の充電時間は、ほぼ抵抗１
２およびコンデンサ１６のそれぞれの値によって決定さ
れる時定数による。
号発生回路１においてパルス幅変調信号が発生される
と、トランジスタ４および５は、この信号によりオン／
オフされ、ソレノイド６は、パルス幅変調信号が”Ｈ”
レベルの間通電される。そして、トランジスタ５がオフ
の期間には、接続点ａの電位、すなわち、トランジスタ
５のコレクタ電位がほぼ電源電圧ＶDD（１２０［Ｖ］）
となり、接続点ｂの電位が電源電圧ＶCC（５［Ｖ］）の
抵抗１２および１３による分圧電圧（約４．７８
［Ｖ］）にほぼ等しいので、ダイオード９および１０は
非導通状態となる。これにより、コンデンサ１６は、電
源電圧ＶCC（５［Ｖ］）、抵抗１２、ダイオード１５を
介して充電される。この場合の充電時間は、ほぼ抵抗１
２およびコンデンサ１６のそれぞれの値によって決定さ
れる時定数による。
【０００５】いっぽう、トランジスタ５がオンの期間に
は、接続点ａの電位、すなわち、トランジスタ５のコレ
クタ電位がほぼ０［Ｖ］となるが、接続点ｂの電位は電
源電圧ＶCC（５［Ｖ］）の抵抗１２および１３による分
圧電圧（約４．７８［Ｖ］）にほぼ等しいままであるの
で、ダイオード９および１０は導通状態となる。これに
より、接続点ｂの電位は、電源電圧ＶCC（５［Ｖ］）の
抵抗１１および１２による分圧電圧（約０．８７
［Ｖ］）にほぼ等しくなるので、トランジスタ５がオフ
の期間にコンデンサ１６に充電された電荷は、抵抗１
４、抵抗１１、ダイオード１０および９並びにトランジ
スタ５を介して放電される。この場合の放電時間は、ほ
ぼ抵抗１４およびコンデンサ１６のそれぞれの値によっ
て決定される時定数による。
は、接続点ａの電位、すなわち、トランジスタ５のコレ
クタ電位がほぼ０［Ｖ］となるが、接続点ｂの電位は電
源電圧ＶCC（５［Ｖ］）の抵抗１２および１３による分
圧電圧（約４．７８［Ｖ］）にほぼ等しいままであるの
で、ダイオード９および１０は導通状態となる。これに
より、接続点ｂの電位は、電源電圧ＶCC（５［Ｖ］）の
抵抗１１および１２による分圧電圧（約０．８７
［Ｖ］）にほぼ等しくなるので、トランジスタ５がオフ
の期間にコンデンサ１６に充電された電荷は、抵抗１
４、抵抗１１、ダイオード１０および９並びにトランジ
スタ５を介して放電される。この場合の放電時間は、ほ
ぼ抵抗１４およびコンデンサ１６のそれぞれの値によっ
て決定される時定数による。
【０００６】正常時は、以上説明したコンデンサ１６の
充電および放電動作がパルス幅変調信号発生回路１から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ１６の電位は、常に、あらかじめ設定さ
れた基準電圧Ｖref（約２．７３［Ｖ］）以上である。
したがって、出力端子２１から正常であることを示す”
Ｈ”レベルの信号が出力されている。
充電および放電動作がパルス幅変調信号発生回路１から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ１６の電位は、常に、あらかじめ設定さ
れた基準電圧Ｖref（約２．７３［Ｖ］）以上である。
したがって、出力端子２１から正常であることを示す”
Ｈ”レベルの信号が出力されている。
【０００７】ところが、トランジスタ５がショート状
態、あるいは、何らかの原因によってトランジスタ５の
オン状態が連続する、すなわち、ソレノイド６が長い時
間通電され続けると、コンデンサ１６の放電時間が長く
なるので、コンデンサ１６の電位は基準電圧Ｖref以下
となり、出力端子２１から異常であることを示す”Ｌ”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド６
の通電を停止し、ソレノイド６の焼損を防止する。
態、あるいは、何らかの原因によってトランジスタ５の
オン状態が連続する、すなわち、ソレノイド６が長い時
間通電され続けると、コンデンサ１６の放電時間が長く
なるので、コンデンサ１６の電位は基準電圧Ｖref以下
となり、出力端子２１から異常であることを示す”Ｌ”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド６
の通電を停止し、ソレノイド６の焼損を防止する。
【０００８】
【発明が解決しようとする課題】ところで、上述した従
来のソレノイド異常検出回路においては、トランジスタ
５のオン状態の連続、あるいは、トランジスタ５のコレ
クタ−エミッタ間電圧ＶCEが０〜１．５Ｖ程度となるシ
ョート状態を検出して異常検出信号を出力している。し
かしながら、トランジスタ５の故障モードのなかには、
コレクタ−エミッタ間が半ショート状態になるものがあ
るが、従来の回路では、この状態を検出できないので、
ソレノイド６が焼損してしまうという問題があった。
来のソレノイド異常検出回路においては、トランジスタ
５のオン状態の連続、あるいは、トランジスタ５のコレ
クタ−エミッタ間電圧ＶCEが０〜１．５Ｖ程度となるシ
ョート状態を検出して異常検出信号を出力している。し
かしながら、トランジスタ５の故障モードのなかには、
コレクタ−エミッタ間が半ショート状態になるものがあ
るが、従来の回路では、この状態を検出できないので、
ソレノイド６が焼損してしまうという問題があった。
【０００９】また、上述した従来のソレノイド異常検出
回路が適用される自動演奏ピアノにおいては、装置全体
の電源は投入されたままであるが、動作休止時にソレノ
イドに印加される電源電圧ＶDDを遮断する場合がある。
しかしながら、上述した従来のソレノイド異常検出回路
において、電源電圧ＶDDを遮断すると、回路の動作とし
てはトランジスタ５がオンした状態と同じになるため、
コンデンサ１６に充電された電荷は、抵抗１４、抵抗１
１、ダイオード１０および９並びにトランジスタ５を介
して放電されるので、この場合にも、コンデンサ１６の
電位が基準電圧Ｖref以下となり、出力端子２１から異
常であることを示す”Ｌ”レベルの異常検出信号が出力
されてしまう。本発明は、このような背景の下になされ
たもので、ソレノイドを駆動するトランジスタの半ショ
ート状態が検出でき、また、電源を遮断しても回路が誤
動作しないソレノイド異常検出回路を提供することを目
的とする。
回路が適用される自動演奏ピアノにおいては、装置全体
の電源は投入されたままであるが、動作休止時にソレノ
イドに印加される電源電圧ＶDDを遮断する場合がある。
しかしながら、上述した従来のソレノイド異常検出回路
において、電源電圧ＶDDを遮断すると、回路の動作とし
てはトランジスタ５がオンした状態と同じになるため、
コンデンサ１６に充電された電荷は、抵抗１４、抵抗１
１、ダイオード１０および９並びにトランジスタ５を介
して放電されるので、この場合にも、コンデンサ１６の
電位が基準電圧Ｖref以下となり、出力端子２１から異
常であることを示す”Ｌ”レベルの異常検出信号が出力
されてしまう。本発明は、このような背景の下になされ
たもので、ソレノイドを駆動するトランジスタの半ショ
ート状態が検出でき、また、電源を遮断しても回路が誤
動作しないソレノイド異常検出回路を提供することを目
的とする。
【００１０】請求項１記載の発明によるソレノイド異常
検出回路は、パルス幅変調信号に応じて通電／通電遮断
されるソレノイドの通電／通電遮断に応じて充放電され
る第１の充放電手段と、該第１の充放電手段の電位を所
定の電位と比較して前記ソレノイドの通電異常を検出す
る検出手段と、前記ソレノイドに所定の電圧以上印加さ
れている場合にのみ、前記第１の充放電手段を充電また
は放電する第２の充放電手段とを具備することを特徴と
している。
検出回路は、パルス幅変調信号に応じて通電／通電遮断
されるソレノイドの通電／通電遮断に応じて充放電され
る第１の充放電手段と、該第１の充放電手段の電位を所
定の電位と比較して前記ソレノイドの通電異常を検出す
る検出手段と、前記ソレノイドに所定の電圧以上印加さ
れている場合にのみ、前記第１の充放電手段を充電また
は放電する第２の充放電手段とを具備することを特徴と
している。
【００１１】請求項２記載の発明によるソレノイド異常
検出回路は、パルス幅変調信号に応じて通電／通電遮断
されるソレノイドの通電／通電遮断に応じて充放電され
る第１の充放電手段と、該第１の充放電手段の電位を所
定の電位と比較して前記ソレノイドの通電異常を検出す
る検出手段と、前記ソレノイドに所定の電圧以上印加さ
れている場合に、前記第１の充放電手段を充電または放
電する第２の充放電手段と、前記ソレノイドに印加され
る電源が遮断された場合に、前記第１の充放電手段への
充電または放電を阻止する阻止手段とを具備することを
特徴としている。
検出回路は、パルス幅変調信号に応じて通電／通電遮断
されるソレノイドの通電／通電遮断に応じて充放電され
る第１の充放電手段と、該第１の充放電手段の電位を所
定の電位と比較して前記ソレノイドの通電異常を検出す
る検出手段と、前記ソレノイドに所定の電圧以上印加さ
れている場合に、前記第１の充放電手段を充電または放
電する第２の充放電手段と、前記ソレノイドに印加され
る電源が遮断された場合に、前記第１の充放電手段への
充電または放電を阻止する阻止手段とを具備することを
特徴としている。
【００１２】
【作用】請求項１記載の発明によるソレノイド異常検出
回路においては、パルス幅変調信号に応じてソレノイド
が通電／通電遮断されると、第１の充放電手段は、この
ソレノイドの通電／通電遮断に応じて充放電される。こ
れにより、検出手段は、第１の充放電手段の電位を所定
の電位と比較してソレノイドの通電異常を検出する。そ
して、第２の充放電手段がソレノイドに所定の電圧以上
印加されている場合には、第１の充放電手段を充電また
は放電するので、これに応じて、検出手段は、第１の充
放電手段の電位を所定の電位と比較してソレノイドの通
電異常を検出する。
回路においては、パルス幅変調信号に応じてソレノイド
が通電／通電遮断されると、第１の充放電手段は、この
ソレノイドの通電／通電遮断に応じて充放電される。こ
れにより、検出手段は、第１の充放電手段の電位を所定
の電位と比較してソレノイドの通電異常を検出する。そ
して、第２の充放電手段がソレノイドに所定の電圧以上
印加されている場合には、第１の充放電手段を充電また
は放電するので、これに応じて、検出手段は、第１の充
放電手段の電位を所定の電位と比較してソレノイドの通
電異常を検出する。
【００１３】また、請求項２記載の発明によるソレノイ
ド異常検出回路においては、請求項１記載の発明による
ソレノイド異常検出回路と同様の動作が行われるのに加
えて、ソレノイドに印加される電源が遮断された場合に
は、阻止手段が第１の充放電手段への充電または放電を
阻止するので、検出手段は、この場合には、ソレノイド
の通電異常として検出しない。
ド異常検出回路においては、請求項１記載の発明による
ソレノイド異常検出回路と同様の動作が行われるのに加
えて、ソレノイドに印加される電源が遮断された場合に
は、阻止手段が第１の充放電手段への充電または放電を
阻止するので、検出手段は、この場合には、ソレノイド
の通電異常として検出しない。
【００１４】
【実施例】以下、図面を参照して、本発明の一実施例に
ついて説明する。図１は本発明の第１の実施例によるソ
レノイド異常検出回路の構成を示す回路図であり、この
図において、図５の各部に対応する部分には同一の符号
を付け、その説明を省略する。この図に示すソレノイド
異常検出回路においては、ソレノイド６の電源電圧ＶDD
が印加されている端子とダイオード９のカソードとの間
に、抵抗２２および２３が新たに介挿されている。
ついて説明する。図１は本発明の第１の実施例によるソ
レノイド異常検出回路の構成を示す回路図であり、この
図において、図５の各部に対応する部分には同一の符号
を付け、その説明を省略する。この図に示すソレノイド
異常検出回路においては、ソレノイド６の電源電圧ＶDD
が印加されている端子とダイオード９のカソードとの間
に、抵抗２２および２３が新たに介挿されている。
【００１５】また、ダイオード９のカソードと端子ｂと
の間には、ダイオード１０および抵抗１１に代えて、ツ
ェナーダイオード２４およびダイオード２５が介挿され
るとともに、ツェナーダイオード２４のカソードとダイ
オード２５のアノードとの接続点と接地との間に、抵抗
２６が介挿されている。抵抗２６の値は、たとえば、抵
抗２２の値と抵抗２３の値との和の１／１０程度とす
る。なお、ツェナーダイオード２４の臨界電圧ＶZは、
トランジスタ５のコレクタ−エミッタ間電圧ＶCEに応じ
て変更可能であり、抵抗２２、２３および２６の値も同
様に変更可能である。今、電源電圧ＶDD＝１２０［Ｖ］
とし、トランジスタ５の半ショート状態の場合のコレク
タ−エミッタ間電圧ＶCEが約６０［Ｖ］であるとした
時、ツェナーダイオード２４には、臨界電圧ＶZが７５
［Ｖ］であるものを使用する。また、抵抗２２、２３お
よび２６の値は、それぞれ１２［ｋΩ］、１０［ｋΩ］
および２．２［ｋΩ］とする。
の間には、ダイオード１０および抵抗１１に代えて、ツ
ェナーダイオード２４およびダイオード２５が介挿され
るとともに、ツェナーダイオード２４のカソードとダイ
オード２５のアノードとの接続点と接地との間に、抵抗
２６が介挿されている。抵抗２６の値は、たとえば、抵
抗２２の値と抵抗２３の値との和の１／１０程度とす
る。なお、ツェナーダイオード２４の臨界電圧ＶZは、
トランジスタ５のコレクタ−エミッタ間電圧ＶCEに応じ
て変更可能であり、抵抗２２、２３および２６の値も同
様に変更可能である。今、電源電圧ＶDD＝１２０［Ｖ］
とし、トランジスタ５の半ショート状態の場合のコレク
タ−エミッタ間電圧ＶCEが約６０［Ｖ］であるとした
時、ツェナーダイオード２４には、臨界電圧ＶZが７５
［Ｖ］であるものを使用する。また、抵抗２２、２３お
よび２６の値は、それぞれ１２［ｋΩ］、１０［ｋΩ］
および２．２［ｋΩ］とする。
【００１６】このような構成において、パルス幅変調信
号発生回路１においてパルス幅変調信号が発生される
と、トランジスタ４および５は、この信号によりオン／
オフされ、ソレノイド６は、パルス幅変調信号が”Ｈ”
レベルの間通電される。そして、トランジスタ５がオフ
の期間には、接続点ａの電位、すなわち、トランジスタ
５のコレクタ電位がほぼ電源電圧ＶDD［Ｖ］（１２０
［Ｖ］）となり、接続点ｃの電位が、ツェナーダイオー
ド２４の臨界電圧ＶZと、電源電圧ＶDD［Ｖ］（１２０
［Ｖ］）からツェナーダイオード２４の臨界電圧ＶZを
差し引いた電圧の抵抗２２および２３と抵抗２６とによ
る分圧電圧（約４．０９［Ｖ］）との和（約７９．１
［Ｖ］）であるので、ダイオード９は非導通状態であ
る。
号発生回路１においてパルス幅変調信号が発生される
と、トランジスタ４および５は、この信号によりオン／
オフされ、ソレノイド６は、パルス幅変調信号が”Ｈ”
レベルの間通電される。そして、トランジスタ５がオフ
の期間には、接続点ａの電位、すなわち、トランジスタ
５のコレクタ電位がほぼ電源電圧ＶDD［Ｖ］（１２０
［Ｖ］）となり、接続点ｃの電位が、ツェナーダイオー
ド２４の臨界電圧ＶZと、電源電圧ＶDD［Ｖ］（１２０
［Ｖ］）からツェナーダイオード２４の臨界電圧ＶZを
差し引いた電圧の抵抗２２および２３と抵抗２６とによ
る分圧電圧（約４．０９［Ｖ］）との和（約７９．１
［Ｖ］）であるので、ダイオード９は非導通状態であ
る。
【００１７】また、接続点ｄの電位が電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約４．０９［Ｖ］）であ
り、接続点ｂの電位が電源電圧ＶＣＣ［Ｖ］（５
［Ｖ］）の抵抗１２と１３とによる分圧電圧（約４．７
８［Ｖ］）にほぼ等しいので、ダイオード２５は非導通
状態である。これにより、コンデンサ１６は、電源電圧
ＶＣＣ［Ｖ］、抵抗１２、ダイオード１５を介して充電
される。この場合の充電時間は、ほぼ抵抗１２およびコ
ンデンサ１６のそれぞれの値によって決定される時定数
による。
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約４．０９［Ｖ］）であ
り、接続点ｂの電位が電源電圧ＶＣＣ［Ｖ］（５
［Ｖ］）の抵抗１２と１３とによる分圧電圧（約４．７
８［Ｖ］）にほぼ等しいので、ダイオード２５は非導通
状態である。これにより、コンデンサ１６は、電源電圧
ＶＣＣ［Ｖ］、抵抗１２、ダイオード１５を介して充電
される。この場合の充電時間は、ほぼ抵抗１２およびコ
ンデンサ１６のそれぞれの値によって決定される時定数
による。
【００１８】いっぽう、トランジスタ５がオンの期間に
は、接続点ａの電位、すなわち、トランジスタ５のコレ
クタ電位がほぼ０［Ｖ］となるが、接続点ｃの電位が、
ツェナーダイオード２４の臨界電圧ＶZと、電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約４．０９［Ｖ］）との
和（約７９．１［Ｖ］）のままであるので、ダイオード
９は導通状態となる。
は、接続点ａの電位、すなわち、トランジスタ５のコレ
クタ電位がほぼ０［Ｖ］となるが、接続点ｃの電位が、
ツェナーダイオード２４の臨界電圧ＶZと、電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約４．０９［Ｖ］）との
和（約７９．１［Ｖ］）のままであるので、ダイオード
９は導通状態となる。
【００１９】これにより、接続点ｃの電位が約０．７
［Ｖ］となるので、ツェナーダイオード２４には、逆方
向電流が流れなくなる。いっぽう、接続点ｂの電位は、
電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３とに
よる分圧電圧（約４．７８［Ｖ］）にほぼ等しいままで
あるので、ダイオード２５が導通状態となるとともに、
ツェナーダイオード２４には、順方向電流が流れるよう
になる。
［Ｖ］となるので、ツェナーダイオード２４には、逆方
向電流が流れなくなる。いっぽう、接続点ｂの電位は、
電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３とに
よる分圧電圧（約４．７８［Ｖ］）にほぼ等しいままで
あるので、ダイオード２５が導通状態となるとともに、
ツェナーダイオード２４には、順方向電流が流れるよう
になる。
【００２０】したがって、接続点ｂの電位は、ダイオー
ド９、ツェナーダイオード２４およびダイオード２５の
それぞれの順方向電圧の合計、すなわち、約２．１
［Ｖ］にほぼ等しくなるので、トランジスタ５がオフの
期間にコンデンサ１６に充電された電荷は、抵抗１４、
ダイオード２５および抵抗２６を介して放電される。こ
の場合の放電時間は、ほぼ抵抗１４およびコンデンサ１
６のそれぞれの値によって決定される時定数による。
ド９、ツェナーダイオード２４およびダイオード２５の
それぞれの順方向電圧の合計、すなわち、約２．１
［Ｖ］にほぼ等しくなるので、トランジスタ５がオフの
期間にコンデンサ１６に充電された電荷は、抵抗１４、
ダイオード２５および抵抗２６を介して放電される。こ
の場合の放電時間は、ほぼ抵抗１４およびコンデンサ１
６のそれぞれの値によって決定される時定数による。
【００２１】正常時は、以上説明したコンデンサ１６の
充電および放電動作がパルス幅変調信号発生回路１から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ１６の電位は、常に、あらかじめ設定さ
れた基準電圧Ｖref以上である。したがって、出力端子
２１から正常であることを示す”Ｈ”レベルの信号が出
力されている。
充電および放電動作がパルス幅変調信号発生回路１から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ１６の電位は、常に、あらかじめ設定さ
れた基準電圧Ｖref以上である。したがって、出力端子
２１から正常であることを示す”Ｈ”レベルの信号が出
力されている。
【００２２】ところが、トランジスタ５がショート状
態、あるいは、何らかの原因によってトランジスタ５の
オン状態が連続する、すなわち、ソレノイド６が長い時
間通電され続けると、コンデンサ１６の放電時間が長く
なるので、コンデンサ１６の電位は基準電圧Ｖref以下
となり、出力端子２１から異常であることを示す”Ｌ”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド６
の通電を停止し、ソレノイド６の焼損を保護する。
態、あるいは、何らかの原因によってトランジスタ５の
オン状態が連続する、すなわち、ソレノイド６が長い時
間通電され続けると、コンデンサ１６の放電時間が長く
なるので、コンデンサ１６の電位は基準電圧Ｖref以下
となり、出力端子２１から異常であることを示す”Ｌ”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド６
の通電を停止し、ソレノイド６の焼損を保護する。
【００２３】また、トランジスタ５が、何らかの原因に
よって半ショート状態となった場合、すなわち、トラン
ジスタ５が所定の抵抗値を有しており、トランジスタ５
のコレクタ−エミッタ間に、たとえば、６０［Ｖ］程度
の電位差が生じている場合、ソレノイド６の両端には、
約４０［Ｖ］以上の電圧が印加されることになるが、こ
のような場合、ソレノイド６は発熱し始め、焼損する可
能性が高い。
よって半ショート状態となった場合、すなわち、トラン
ジスタ５が所定の抵抗値を有しており、トランジスタ５
のコレクタ−エミッタ間に、たとえば、６０［Ｖ］程度
の電位差が生じている場合、ソレノイド６の両端には、
約４０［Ｖ］以上の電圧が印加されることになるが、こ
のような場合、ソレノイド６は発熱し始め、焼損する可
能性が高い。
【００２４】そこで、この実施例によるソレノイド異常
検出回路は、以下に示す動作により、ソレノイド６の焼
損を防止する。トランジスタ５が、何らかの原因によっ
て半ショート状態となり、トランジスタ５のコレクタ電
位、すなわち、接続点ａの電位が、たとえば、６０
［Ｖ］程度となっている場合、接続点ｃの電位は、ツェ
ナーダイオード２４の臨界電圧ＶZと、電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約４．０９［Ｖ］）との
和（約７９．１［Ｖ］）のままであるので、ダイオード
９は導通状態となる。
検出回路は、以下に示す動作により、ソレノイド６の焼
損を防止する。トランジスタ５が、何らかの原因によっ
て半ショート状態となり、トランジスタ５のコレクタ電
位、すなわち、接続点ａの電位が、たとえば、６０
［Ｖ］程度となっている場合、接続点ｃの電位は、ツェ
ナーダイオード２４の臨界電圧ＶZと、電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約４．０９［Ｖ］）との
和（約７９．１［Ｖ］）のままであるので、ダイオード
９は導通状態となる。
【００２５】これにより、接続点ｃの電位がほぼ６０
［Ｖ］となるので、ツェナーダイオード２４には、逆方
向電流が流れなくなる。いっぽう、接続点ｂの電位は、
電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３とに
よる分圧電圧（約４．７８［Ｖ］）にほぼ等しいままで
あるので、ダイオード２５が導通状態となる。ツェナー
ダイオード２４には、電流は流れない。
［Ｖ］となるので、ツェナーダイオード２４には、逆方
向電流が流れなくなる。いっぽう、接続点ｂの電位は、
電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３とに
よる分圧電圧（約４．７８［Ｖ］）にほぼ等しいままで
あるので、ダイオード２５が導通状態となる。ツェナー
ダイオード２４には、電流は流れない。
【００２６】したがって、接続点ｂの電位は、抵抗１
２、ダイオード２５および抵抗２６で決定される電圧、
すなわち、約１．３［Ｖ］となるので、コンデンサ１６
に充電された電荷は、抵抗１４、ダイオード２５および
抵抗２６を介して放電される。そして、このトランジス
タ５の半ショート状態がある時間以上連続すると、コン
デンサ１６の電位は基準電圧Ｖref以下となり、出力端
子２１から異常であることを示す”Ｌ”レベルの異常検
出信号が出力される。これにより、図示せぬ制御回路
は、異常検出信号を入力し、ソレノイド６の通電を停止
し、ソレノイド６の焼損を保護する。
２、ダイオード２５および抵抗２６で決定される電圧、
すなわち、約１．３［Ｖ］となるので、コンデンサ１６
に充電された電荷は、抵抗１４、ダイオード２５および
抵抗２６を介して放電される。そして、このトランジス
タ５の半ショート状態がある時間以上連続すると、コン
デンサ１６の電位は基準電圧Ｖref以下となり、出力端
子２１から異常であることを示す”Ｌ”レベルの異常検
出信号が出力される。これにより、図示せぬ制御回路
は、異常検出信号を入力し、ソレノイド６の通電を停止
し、ソレノイド６の焼損を保護する。
【００２７】次に、本発明の第２の実施例について説明
する。図２は本発明の第２の実施例によるソレノイド異
常検出回路の構成を示す回路図であり、この図におい
て、図１の各部に対応した部分には同一の符号を付け、
その説明を省略する。図２において、２７はツェナーダ
イオード２４と同一の臨界電圧ＶZを有するツェナーダ
イオード、２８はＰＮＰ型のトランジスタ、２９〜３２
は電源電圧ＶDD遮断時にトランジスタ２８を所定の動作
点で動作させるためにトランジスタ２８にバイアスを印
加するための抵抗である。トランジスタ２８としては、
たとえば、ベース・エミッタ間電圧ＶBEのティピカル値
が−０．６［Ｖ］、コレクタ−エミッタ間電圧ＶCEのテ
ィピカル値が−０．０７［Ｖ］、直流電流増幅率ｈFEの
ティピカル値が２００、エミッタ・ベース電圧ＶEB0の
最大値が−５［Ｖ］の特性を有するものを使用する。
する。図２は本発明の第２の実施例によるソレノイド異
常検出回路の構成を示す回路図であり、この図におい
て、図１の各部に対応した部分には同一の符号を付け、
その説明を省略する。図２において、２７はツェナーダ
イオード２４と同一の臨界電圧ＶZを有するツェナーダ
イオード、２８はＰＮＰ型のトランジスタ、２９〜３２
は電源電圧ＶDD遮断時にトランジスタ２８を所定の動作
点で動作させるためにトランジスタ２８にバイアスを印
加するための抵抗である。トランジスタ２８としては、
たとえば、ベース・エミッタ間電圧ＶBEのティピカル値
が−０．６［Ｖ］、コレクタ−エミッタ間電圧ＶCEのテ
ィピカル値が−０．０７［Ｖ］、直流電流増幅率ｈFEの
ティピカル値が２００、エミッタ・ベース電圧ＶEB0の
最大値が−５［Ｖ］の特性を有するものを使用する。
【００２８】また、電源電圧ＶDDが１２０［Ｖ］であっ
て、トランジスタ５の半ショート状態の場合のコレクタ
−エミッタ間電圧ＶCEが６２．７［Ｖ］であるとした
時、ツェナーダイオード２４および２７には、臨界電圧
ＶZが６２［Ｖ］であるものを使用する。また、抵抗２
２，２３および２６の値は、たとえば、それぞれ１２
［ｋΩ］、１０［ｋΩ］および２．７［ｋΩ］とする。
さらに、抵抗２９〜３２の値は、たとえば、それぞれ１
５［ｋΩ］、２．７［ｋΩ］、１［ｋΩ］および１［ｋ
Ω］とする。
て、トランジスタ５の半ショート状態の場合のコレクタ
−エミッタ間電圧ＶCEが６２．７［Ｖ］であるとした
時、ツェナーダイオード２４および２７には、臨界電圧
ＶZが６２［Ｖ］であるものを使用する。また、抵抗２
２，２３および２６の値は、たとえば、それぞれ１２
［ｋΩ］、１０［ｋΩ］および２．７［ｋΩ］とする。
さらに、抵抗２９〜３２の値は、たとえば、それぞれ１
５［ｋΩ］、２．７［ｋΩ］、１［ｋΩ］および１［ｋ
Ω］とする。
【００２９】このような構成において、パルス幅変調信
号発生回路１においてパルス幅変調信号が発生される
と、トランジスタ４および５は、この信号によりオン／
オフされ、ソレノイド６は、パルス幅変調信号が”Ｈ”
レベルの間通電される。そして、トランジスタ５がオフ
の期間には、接続点ａの電位、すなわち、トランジスタ
５のコレクタ電位がほぼ電源電圧ＶDD［Ｖ］（１２０
［Ｖ］）となるとともに、接続点ｃの電位がツェナーダ
イオード２４の臨界電圧ＶZと、電源電圧ＶDD［Ｖ］
（１２０［Ｖ］）からツェナーダイオード２４の臨界電
圧ＶZを差し引いた電圧の抵抗２２および２３と抵抗２
６とによる分圧電圧（約６．３［Ｖ］）との和（約６
８．３［Ｖ］）であるので、ダイオード９は非導通状態
である。
号発生回路１においてパルス幅変調信号が発生される
と、トランジスタ４および５は、この信号によりオン／
オフされ、ソレノイド６は、パルス幅変調信号が”Ｈ”
レベルの間通電される。そして、トランジスタ５がオフ
の期間には、接続点ａの電位、すなわち、トランジスタ
５のコレクタ電位がほぼ電源電圧ＶDD［Ｖ］（１２０
［Ｖ］）となるとともに、接続点ｃの電位がツェナーダ
イオード２４の臨界電圧ＶZと、電源電圧ＶDD［Ｖ］
（１２０［Ｖ］）からツェナーダイオード２４の臨界電
圧ＶZを差し引いた電圧の抵抗２２および２３と抵抗２
６とによる分圧電圧（約６．３［Ｖ］）との和（約６
８．３［Ｖ］）であるので、ダイオード９は非導通状態
である。
【００３０】また、接続点ｄの電位が電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約６．３［Ｖ］）であ
り、接続点ｂの電位が電源電圧ＶCC［Ｖ］（５［Ｖ］）
の抵抗１２および１３による分圧電圧（約４．７８
［Ｖ］）より高いので、ダイオード２５は非導通状態で
ある。これにより、コンデンサ１６は、電源電圧Ｖ
CC［Ｖ］、抵抗１２、ダイオード１５を介して充電され
る。この場合の充電時間は、ほぼ抵抗１２およびコンデ
ンサ１６のそれぞれの値によって決定される時定数によ
る。
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約６．３［Ｖ］）であ
り、接続点ｂの電位が電源電圧ＶCC［Ｖ］（５［Ｖ］）
の抵抗１２および１３による分圧電圧（約４．７８
［Ｖ］）より高いので、ダイオード２５は非導通状態で
ある。これにより、コンデンサ１６は、電源電圧Ｖ
CC［Ｖ］、抵抗１２、ダイオード１５を介して充電され
る。この場合の充電時間は、ほぼ抵抗１２およびコンデ
ンサ１６のそれぞれの値によって決定される時定数によ
る。
【００３１】このとき、接続点ｅの電位が電源電圧ＶDD
［Ｖ］（１２０［Ｖ］）からツェナーダイオード２７の
臨界電圧ＶZを差し引いた電圧の抵抗２９と抵抗３０と
による分圧電圧（約８．８［Ｖ］）であり、トランジス
タ２８のエミッタには、電源電圧ＶCC（５［Ｖ］）が印
加されているので、トランジスタ２８のベース・エミッ
タ間電圧ＶBEは、ほぼ接続点ｅの電位（約８．８
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（約３．８［Ｖ］）であるから、トランジスタ２８は遮
断状態である。
［Ｖ］（１２０［Ｖ］）からツェナーダイオード２７の
臨界電圧ＶZを差し引いた電圧の抵抗２９と抵抗３０と
による分圧電圧（約８．８［Ｖ］）であり、トランジス
タ２８のエミッタには、電源電圧ＶCC（５［Ｖ］）が印
加されているので、トランジスタ２８のベース・エミッ
タ間電圧ＶBEは、ほぼ接続点ｅの電位（約８．８
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（約３．８［Ｖ］）であるから、トランジスタ２８は遮
断状態である。
【００３２】いっぽう、トランジスタ５がオンの期間に
は、接続点ａの電位、すなわち、トランジスタ５のコレ
クタ電位がほぼ０［Ｖ］となるが、接続点ｃの電位が、
ツェナーダイオード２４の臨界電圧ＶZと、電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約６．３［Ｖ］）との和
（約６８．３［Ｖ］）のままであるので、ダイオード９
は導通状態となる。
は、接続点ａの電位、すなわち、トランジスタ５のコレ
クタ電位がほぼ０［Ｖ］となるが、接続点ｃの電位が、
ツェナーダイオード２４の臨界電圧ＶZと、電源電圧Ｖ
DD［Ｖ］（１２０［Ｖ］）からツェナーダイオード２４
の臨界電圧ＶZを差し引いた電圧の抵抗２２および２３
と抵抗２６とによる分圧電圧（約６．３［Ｖ］）との和
（約６８．３［Ｖ］）のままであるので、ダイオード９
は導通状態となる。
【００３３】これにより、接続点ｃの電位が約０．７
［Ｖ］となるので、ツェナーダイオード２４には、逆方
向電流が流れなくなる。いっぽう、接続点ｂの電位は、
電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３とに
よる分圧電圧（約４．７８［Ｖ］）にほぼ等しいままで
あるので、ダイオード２５が導通状態となるとともに、
ツェナーダイオード２４には、順方向電流が流れるよう
になる。
［Ｖ］となるので、ツェナーダイオード２４には、逆方
向電流が流れなくなる。いっぽう、接続点ｂの電位は、
電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３とに
よる分圧電圧（約４．７８［Ｖ］）にほぼ等しいままで
あるので、ダイオード２５が導通状態となるとともに、
ツェナーダイオード２４には、順方向電流が流れるよう
になる。
【００３４】したがって、接続点ｂの電位は、ダイオー
ド９、ツェナーダイオード２４およびダイオード２５の
それぞれの順方向電圧の合計、すなわち、約２．１
［Ｖ］にほぼ等しくなるので、トランジスタ５がオフの
期間にコンデンサ１６に充電された電荷は、抵抗１４、
ダイオード２５および抵抗２６を介して放電される。こ
の場合の放電時間は、ほぼ抵抗１４およびコンデンサ１
６のそれぞれの値によって決定される時定数による。
ド９、ツェナーダイオード２４およびダイオード２５の
それぞれの順方向電圧の合計、すなわち、約２．１
［Ｖ］にほぼ等しくなるので、トランジスタ５がオフの
期間にコンデンサ１６に充電された電荷は、抵抗１４、
ダイオード２５および抵抗２６を介して放電される。こ
の場合の放電時間は、ほぼ抵抗１４およびコンデンサ１
６のそれぞれの値によって決定される時定数による。
【００３５】このとき、接続点ｅの電位が電源電圧ＶDD
［Ｖ］（１２０［Ｖ］）からツェナーダイオード２７の
臨界電圧ＶZを差し引いた電圧の抵抗２９と抵抗３０と
による分圧電圧（約８．８［Ｖ］）であり、トランジス
タ２８のエミッタには、電源電圧ＶCC（５［Ｖ］）が印
加されているので、トランジスタ２８のベース・エミッ
タ間電圧ＶBEは、ほぼ接続点ｅの電位（約８．８
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（約３．８［Ｖ］）であるから、トランジスタ２８は遮
断状態のままである。
［Ｖ］（１２０［Ｖ］）からツェナーダイオード２７の
臨界電圧ＶZを差し引いた電圧の抵抗２９と抵抗３０と
による分圧電圧（約８．８［Ｖ］）であり、トランジス
タ２８のエミッタには、電源電圧ＶCC（５［Ｖ］）が印
加されているので、トランジスタ２８のベース・エミッ
タ間電圧ＶBEは、ほぼ接続点ｅの電位（約８．８
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（約３．８［Ｖ］）であるから、トランジスタ２８は遮
断状態のままである。
【００３６】正常時は、以上説明したコンデンサ１６の
充電および放電動作がパルス幅変調信号発生回路１から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ１６の電位は、常に、あらかじめ設定さ
れた基準電圧Ｖref以上である。したがって、出力端子
２１から正常であることを示す”Ｈ”レベルの信号が出
力されている。
充電および放電動作がパルス幅変調信号発生回路１から
出力されるパルス幅変調信号に応じて繰り返されるの
で、コンデンサ１６の電位は、常に、あらかじめ設定さ
れた基準電圧Ｖref以上である。したがって、出力端子
２１から正常であることを示す”Ｈ”レベルの信号が出
力されている。
【００３７】ところが、トランジスタ５がショート状
態、あるいは、何らかの原因によってトランジスタ５の
オン状態が連続する、すなわち、ソレノイド６が長い時
間通電され続けると、コンデンサ１６の放電時間が長く
なるので、コンデンサ１６の電位は基準電圧Ｖref以下
となり、出力端子２１から異常であることを示す”Ｌ”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド６
の通電を停止し、ソレノイド６の焼損を保護する。
態、あるいは、何らかの原因によってトランジスタ５の
オン状態が連続する、すなわち、ソレノイド６が長い時
間通電され続けると、コンデンサ１６の放電時間が長く
なるので、コンデンサ１６の電位は基準電圧Ｖref以下
となり、出力端子２１から異常であることを示す”Ｌ”
レベルの異常検出信号が出力される。これにより、図示
せぬ制御回路は、異常検出信号を入力し、ソレノイド６
の通電を停止し、ソレノイド６の焼損を保護する。
【００３８】また、トランジスタ５が、図３に示すよう
に、何らかの原因によって半ショート状態となり、トラ
ンジスタ５のコレクタ電位、すなわち、接続点ａの電位
が、たとえば、１２０［Ｖ］から下がって時刻ｔ1に６
２．７［Ｖ］となった場合、ソレノイド６の両端には、
約５７［Ｖ］以上の電圧が印加されることになるので、
ソレノイド６は発熱している。
に、何らかの原因によって半ショート状態となり、トラ
ンジスタ５のコレクタ電位、すなわち、接続点ａの電位
が、たとえば、１２０［Ｖ］から下がって時刻ｔ1に６
２．７［Ｖ］となった場合、ソレノイド６の両端には、
約５７［Ｖ］以上の電圧が印加されることになるので、
ソレノイド６は発熱している。
【００３９】このとき、接続点ｃの電位は、ツェナーダ
イオード２４の臨界電圧ＶZと、電源電圧ＶDD［Ｖ］
（１２０［Ｖ］）からツェナーダイオード２４の臨界電
圧ＶZを差し引いた電圧の抵抗２２および２３と抵抗２
６とによる分圧電圧（約６．３［Ｖ］）との和（約６
８．３［Ｖ］）のままであるので、ダイオード９は導通
状態となる。これにより、接続点ｃの電位がほぼ６３．
４［Ｖ］となるので、ツェナーダイオード２４には、逆
方向電流が流れなくなる。いっぽう、接続点ｂの電位
は、電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３
とによる分圧電圧（約４．７８［Ｖ］）にほぼ等しいま
まであるので、ダイオード２５が導通状態となる。ツェ
ナーダイオード２４には、電流が流れない。
イオード２４の臨界電圧ＶZと、電源電圧ＶDD［Ｖ］
（１２０［Ｖ］）からツェナーダイオード２４の臨界電
圧ＶZを差し引いた電圧の抵抗２２および２３と抵抗２
６とによる分圧電圧（約６．３［Ｖ］）との和（約６
８．３［Ｖ］）のままであるので、ダイオード９は導通
状態となる。これにより、接続点ｃの電位がほぼ６３．
４［Ｖ］となるので、ツェナーダイオード２４には、逆
方向電流が流れなくなる。いっぽう、接続点ｂの電位
は、電源電圧ＶCC［Ｖ］（５［Ｖ］）の抵抗１２と１３
とによる分圧電圧（約４．７８［Ｖ］）にほぼ等しいま
まであるので、ダイオード２５が導通状態となる。ツェ
ナーダイオード２４には、電流が流れない。
【００４０】したがって、接続点ｄの電位は、図３に示
すように、抵抗１２、ダイオード２５および抵抗２６で
決定される電圧、すなわち、約１．６［Ｖ］となり、接
続点ｂの電位が約２．３［Ｖ］になるので、コンデンサ
１６に充電された電荷は、抵抗１４、ダイオード２５お
よび抵抗２６を介して放電される。そして、このトラン
ジスタ５の半ショート状態がある時間以上連続すると、
コンデンサ１６の電位は基準電圧Ｖref以下となり、出
力端子２１から異常であることを示す”Ｌ”レベルの異
常検出信号が出力される。これにより、図示せぬ制御回
路は、異常検出信号を入力し、ソレノイド６の通電を停
止し、ソレノイド６の焼損を保護する。
すように、抵抗１２、ダイオード２５および抵抗２６で
決定される電圧、すなわち、約１．６［Ｖ］となり、接
続点ｂの電位が約２．３［Ｖ］になるので、コンデンサ
１６に充電された電荷は、抵抗１４、ダイオード２５お
よび抵抗２６を介して放電される。そして、このトラン
ジスタ５の半ショート状態がある時間以上連続すると、
コンデンサ１６の電位は基準電圧Ｖref以下となり、出
力端子２１から異常であることを示す”Ｌ”レベルの異
常検出信号が出力される。これにより、図示せぬ制御回
路は、異常検出信号を入力し、ソレノイド６の通電を停
止し、ソレノイド６の焼損を保護する。
【００４１】このとき、接続点ｅの電位が電源電圧ＶDD
［Ｖ］（１２０［Ｖ］）からツェナーダイオード２７の
臨界電圧ＶZを差し引いた電圧の抵抗２９と抵抗３０と
による分圧電圧（約８．８［Ｖ］）であり、トランジス
タ２８のエミッタには、電源電圧ＶCC（５［Ｖ］）が印
加されているので、トランジスタ２８のベース・エミッ
タ間電圧ＶBEは、ほぼ接続点ｅの電位（約８．８
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（約３．８［Ｖ］）であるから、トランジスタ２８は遮
断状態のままである。
［Ｖ］（１２０［Ｖ］）からツェナーダイオード２７の
臨界電圧ＶZを差し引いた電圧の抵抗２９と抵抗３０と
による分圧電圧（約８．８［Ｖ］）であり、トランジス
タ２８のエミッタには、電源電圧ＶCC（５［Ｖ］）が印
加されているので、トランジスタ２８のベース・エミッ
タ間電圧ＶBEは、ほぼ接続点ｅの電位（約８．８
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（約３．８［Ｖ］）であるから、トランジスタ２８は遮
断状態のままである。
【００４２】さて、この実施例が適用される自動演奏ピ
アノにおいては、装置全体の電源は投入されたままであ
るが、動作休止時にソレノイドに印加される電源電圧Ｖ
DDを遮断する場合がある。以下、そのような場合の図２
に示す回路の動作について説明する。図４に示すよう
に、時刻ｔ0にソレノイド６に印加されていた電源電圧
ＶDDが遮断されると、その電圧が１２０［Ｖ］から０
［Ｖ］に向かって徐々に下がっていくとともに、接続点
ａの電位、すなわち、トランジスタ５のコレクタ電位も
１２０［Ｖ］から０［Ｖ］に向かって徐々に下がってい
く（電源電圧ＶDDが遮断される直前がトランジスタ５が
オフの期間であった場合）。
アノにおいては、装置全体の電源は投入されたままであ
るが、動作休止時にソレノイドに印加される電源電圧Ｖ
DDを遮断する場合がある。以下、そのような場合の図２
に示す回路の動作について説明する。図４に示すよう
に、時刻ｔ0にソレノイド６に印加されていた電源電圧
ＶDDが遮断されると、その電圧が１２０［Ｖ］から０
［Ｖ］に向かって徐々に下がっていくとともに、接続点
ａの電位、すなわち、トランジスタ５のコレクタ電位も
１２０［Ｖ］から０［Ｖ］に向かって徐々に下がってい
く（電源電圧ＶDDが遮断される直前がトランジスタ５が
オフの期間であった場合）。
【００４３】また、電源電圧ＶDDが１２０［Ｖ］から０
［Ｖ］に向かって徐々に下がっていくに応じて接続点ｃ
の電位も約６８．３［Ｖ］から０［Ｖ］に向かって徐々
に下がっていくので、図４に示すように、電源電圧ＶDD
が６５．７［Ｖ］まで下がった時点（時刻ｔ2）で、ツ
ェナーダイオード２４には、逆方向電流が流れなくな
る。
［Ｖ］に向かって徐々に下がっていくに応じて接続点ｃ
の電位も約６８．３［Ｖ］から０［Ｖ］に向かって徐々
に下がっていくので、図４に示すように、電源電圧ＶDD
が６５．７［Ｖ］まで下がった時点（時刻ｔ2）で、ツ
ェナーダイオード２４には、逆方向電流が流れなくな
る。
【００４４】ところで、電源電圧ＶDDが１２０［Ｖ］か
ら０［Ｖ］に向かって徐々に下がっていくのに応じて接
続点ｅの電位も、図４に示すように、８．８［Ｖ］から
０［Ｖ］に向かって徐々に下がっていくが、４．４
［Ｖ］まで下がると、トランジスタ２８のベース・エミ
ッタ間電圧ＶBEは、ほぼ接続点ｅの電位（４．４
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（−０．６［Ｖ］）となるから、トランジスタ２８はオ
ンする（時刻ｔ1）。
ら０［Ｖ］に向かって徐々に下がっていくのに応じて接
続点ｅの電位も、図４に示すように、８．８［Ｖ］から
０［Ｖ］に向かって徐々に下がっていくが、４．４
［Ｖ］まで下がると、トランジスタ２８のベース・エミ
ッタ間電圧ＶBEは、ほぼ接続点ｅの電位（４．４
［Ｖ］）から電源電圧ＶCC（５［Ｖ］）を引いた電位
（−０．６［Ｖ］）となるから、トランジスタ２８はオ
ンする（時刻ｔ1）。
【００４５】これにより、トランジスタ２８のコレクタ
電流が接続点ｄに流れ込むので、図４に示すように、接
続点ｄの電位の低下が阻止され、３．６５［Ｖ］以下に
は下がらない。したがって、コンデンサ１６の電位が基
準電圧Ｖref以下とならず、出力端子２１から異常であ
ることを示す”Ｌ”レベルの異常検出信号が出力されな
い。
電流が接続点ｄに流れ込むので、図４に示すように、接
続点ｄの電位の低下が阻止され、３．６５［Ｖ］以下に
は下がらない。したがって、コンデンサ１６の電位が基
準電圧Ｖref以下とならず、出力端子２１から異常であ
ることを示す”Ｌ”レベルの異常検出信号が出力されな
い。
【００４６】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、ソレノイドを駆動するトランジスタの半シ
ョート状態も検出できるという効果がある。これによ
り、ソレノイドの異常通電の検出範囲が広くなり、ソレ
ノイドの焼損を従来よりもさらに防止することができ、
装置の信頼性が向上する。
明によれば、ソレノイドを駆動するトランジスタの半シ
ョート状態も検出できるという効果がある。これによ
り、ソレノイドの異常通電の検出範囲が広くなり、ソレ
ノイドの焼損を従来よりもさらに防止することができ、
装置の信頼性が向上する。
【００４７】また、請求項２記載の発明によれば、装置
全体の電源は投入されたままであるが、動作休止時にソ
レノイドに印加される電源を遮断した場合でも、ソレノ
イドの動作休止時とソレノイドの動作時とが区別され、
回路がトランジスタがショート状態であると誤検出しな
いという効果がある。
全体の電源は投入されたままであるが、動作休止時にソ
レノイドに印加される電源を遮断した場合でも、ソレノ
イドの動作休止時とソレノイドの動作時とが区別され、
回路がトランジスタがショート状態であると誤検出しな
いという効果がある。
【図１】 本発明の第１の実施例によるソレノイド異常
検出回路の構成を示す回路図である。
検出回路の構成を示す回路図である。
【図２】 本発明の第２の実施例によるソレノイド異常
検出回路の構成を示す回路図である。
検出回路の構成を示す回路図である。
【図３】 図２の回路の動作を説明するための図であ
る。
る。
【図４】 図２の回路の動作を説明するための図であ
る。
る。
【図５】 従来のソレノイド異常検出回路の構成例を示
す回路図である。
す回路図である。
５，２８……トランジスタ、６……ソレノイド、２２，
２３，２６，２９〜３２……抵抗、２４，２７……ツェ
ナーダイオード、２５……ダイオード。
２３，２６，２９〜３２……抵抗、２４，２７……ツェ
ナーダイオード、２５……ダイオード。
Claims (2)
- 【請求項１】 パルス幅変調信号に応じて通電／通電遮
断されるソレノイドの通電／通電遮断に応じて充放電さ
れる第１の充放電手段と、 該第１の充放電手段の電位を所定の電位と比較して前記
ソレノイドの通電異常を検出する検出手段と、 前記ソレノイドに所定の電圧以上印加されている場合に
のみ、前記第１の充放電手段を充電または放電する第２
の充放電手段とを具備することを特徴とするソレノイド
異常検出回路。 - 【請求項２】 パルス幅変調信号に応じて通電／通電遮
断されるソレノイドの通電／通電遮断に応じて充放電さ
れる第１の充放電手段と、 該第１の充放電手段の電位を所定の電位と比較して前記
ソレノイドの通電異常を検出する検出手段と、 前記ソレノイドに所定の電圧以上印加されている場合
に、前記第１の充放電手段を充電または放電する第２の
充放電手段と、 前記ソレノイドに印加される電源が遮断された場合に、
前記第１の充放電手段への充電または放電を阻止する阻
止手段とを具備することを特徴とするソレノイド異常検
出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317060A JP2500714B2 (ja) | 1991-11-29 | 1991-11-29 | ソレノイド異常検出回路 |
| US07/914,785 US5345181A (en) | 1991-07-19 | 1992-07-16 | Circuit for a detecting state of conduction of current through a solenoid |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3317060A JP2500714B2 (ja) | 1991-11-29 | 1991-11-29 | ソレノイド異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152127A JPH05152127A (ja) | 1993-06-18 |
| JP2500714B2 true JP2500714B2 (ja) | 1996-05-29 |
Family
ID=18083975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3317060A Expired - Lifetime JP2500714B2 (ja) | 1991-07-19 | 1991-11-29 | ソレノイド異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500714B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259319B2 (en) | 2003-12-17 | 2007-08-21 | Yamaha Corporation | Performance operator control apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886711A (ja) * | 1981-11-19 | 1983-05-24 | Canon Inc | 誤動作検出方式 |
-
1991
- 1991-11-29 JP JP3317060A patent/JP2500714B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152127A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623254A (en) | Drive circuit fault detection drive | |
| CA1122663A (en) | Protection circuit for transistorized switch | |
| US5345181A (en) | Circuit for a detecting state of conduction of current through a solenoid | |
| US4947091A (en) | Device for preventing a coil of a brushless motor from burning | |
| EP0050033B1 (en) | A line driver circuit including a protective circuit against excess current | |
| JP2500714B2 (ja) | ソレノイド異常検出回路 | |
| US4845379A (en) | Sense circuit for detecting absence of a pulse train | |
| US5852377A (en) | Reset circuit for ensuring proper reset when used with decaying power supplies | |
| US4903011A (en) | Lamp drive circuit | |
| US6545478B2 (en) | Electronic ignition device for an engine | |
| US4682120A (en) | Short circuit protection device for an integrated circuit and a load connected thereto | |
| KR19990072223A (ko) | 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로 | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| JP3157042B2 (ja) | 過電流保護装置 | |
| JP3401827B2 (ja) | ２極性出力回路 | |
| JPH0592824U (ja) | 過電流検出回路 | |
| JP2520765B2 (ja) | ドライブ回路 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JP3670446B2 (ja) | 安定化電源回路 | |
| JPH0311745Y2 (ja) | ||
| JPS6116086B2 (ja) | ||
| JP3349340B2 (ja) | 増幅器 | |
| JPH06252721A (ja) | 半導体スイッチの駆動回路 | |
| JP3069182B2 (ja) | 検出スイッチ | |
| JP3263478B2 (ja) | 垂直偏向回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 16 |