JPH05145065A - サージ防護素子 - Google Patents

Abstract

(57)【要約】 【目的】 通信装置等の被サージ防護装置の絶縁耐圧を
小さくできるサージ防護素子を提供する。 【構成】 サイリスタ素子を構成するＰ型ベース領域１
のチャネルストッパ領域４表面に第一の絶縁物６を形成
し、その第一の絶縁物６上に電極を施してコンデンサを
形成し、該電極を前記サイリスタ素子のアノード電極８
に接続し、かつ、アノード電極８とゲート電極１２の間
に定電圧素子１４を接続する。これにより、立ち上がり
の急峻なサージ電圧に対しては、その時間変化（ｄＶ／
ｄｔ）を利用して、変位電流でサイリスタ素子をオンに
スイッチングさせ、また、立ち上がりの緩慢なサージ電
圧に対しては、定電圧素子１４でサイリスタ素子をオン
にスイッチングして、短時間に低いオン電圧にすること
により、通信装置の絶縁耐圧を小さくする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電話回線等に誘導され
た雷サージ等の高電圧から、通信端末や保守作業を保護
する、サージ防護素子に関するものである。

【０００２】

【従来の技術】図６に、従来のサージ防護素子である双
方向性２端子サイリスタの断面構造を示す。この従来例
は、Ｐ型ベース領域４１、Ｎ型ベース領域４２，４
２′、Ｐ型アノード領域４３，４３′、Ｎ型カソード領
域４４，４４′、高濃度のＰ型不純物を含むチャネルス
トッパ領域４５，４５′、第一の絶縁物４６，４６′、
第二の絶縁物４７，４７′および電極４８，４８′から
構成される。

【０００３】図７に、図６に示した従来のサージ防護素
子の電圧−電流特性を示す。図６のサージ防護素子は、
その電極４８あるいは４８′への印加電圧がブレークオ
ーバ電圧Ｖｂｏ以上になると、低電圧のオン電圧Ｖｏｎ
になり、被サージ防護装置を過電圧から防護する。

【０００４】ここで、被サージ防護装置の耐電圧を低く
し、コストを低減するためには、サージ防護素子はでき
るだけ低い電圧でスイッチングし、短時間でオン電圧Ｖ
ｏｎとなることが望ましい。

【０００５】

【発明が解決しようとする課題】しかしながら、図６に
示す従来のサージ防護素子は、電極４８に正の電圧が印
加されたとすると、Ｎ型ベース領域４２とＰ型ベース領
域４１の間の空乏層がアバランシ降伏するまでスイッチ
ングしないため、素子の電極間（電極４８と４８′の
間）には高いブレークオーバ電圧Ｖｂｏが発生し、この
ような高い電圧でスイッチングするものであった。

【０００６】さらに、Ｎ型ベース領域４２，４２′はＰ
型基板（ここではＰ型ベース領域４１）に深く拡散して
形成されるため、Ｎ型ベース領域４２，４２′とＰ型ベ
ース領域４１の間に形成される空乏層の制御が難しく、
ブレークオーバ電圧Ｖｂｏのバラツキが大きい欠点があ
った。したがって、従来のサージ防護素子では、ブレー
クオーバ電圧を揃えるための選別、あるいは、ブレーク
オーバ電圧のバラツキを見込んだ被サージ防護装置の耐
電圧設計等が必要であった。

【０００７】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、被サージ防護装置の絶
縁耐圧を小さくすることが可能な、新たなサージ防護素
子を提供することにある。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のサージ防護素子は、サイリスタ素子から成
るサージ防護素子においては、Ｐ型ベース領域表面に絶
縁物を形成し該絶縁物上に電極を施してコンデンサを形
成し、該電極を前記サイリスタ素子のアノード電極に接
続し、かつ、該アノード電極とゲート電極の間に定電圧
素子あるいはダイオードを接続した構成とし、双方向性
サイリスタ素子から成るサージ防護素子においては、Ｐ
型ベース領域の両表面にそれぞれ絶縁物を形成し該絶縁
物上にそれぞれ電極を施してコンデンサを形成し、該電
極のそれぞれを前記双方向性サイリスタ素子のそれぞれ
の電極に接続し、かつ、前記双方向性サイリスタ素子の
アノード電極とゲート電極の間に定電圧素子あるいはダ
イオードを接続した構成とすることを特徴としている。

【０００９】

【作用】本発明のサージ防護素子では、立ち上がりの急
峻な電圧に対しては、その時間変化（ｄＶ／ｄｔ）を利
用して、変位電流でサイリスタ素子をスイッチングさ
せ、また、立ち上がりの緩慢な電圧に対しては、アノー
ド−ゲート間に接続した定電圧素子でサイリスタ素子を
スイッチングすることにより、低い電圧で、かつ短時間
で低いオン電圧にスイッチング可能にし、通信装置等の
被サージ防護装置の絶縁耐圧を小さくする。

【００１０】

【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。

【００１１】図１は本発明の第一の実施例を示す断面構
造図である。本実施例のサージ防護素子は、サイリスタ
構造を有する素子から成り、Ｐ型ベース領域１、Ｎ型ベ
ース領域２、Ｐ型アノード領域３、チャネルストッパ領
域４、Ｎ型カソード領域５、第一の絶縁物６，６′、第
二の絶縁物７，７′、アノード電極８、カソード電極
９、アノード端子１０、カソード端子１１、ゲート電極
１２、ゲート端子１３、および定電圧素子１４で構成さ
れる。

【００１２】本実施例では、Ｐ型ベース領域１の一部の
表面に高濃度のＰ型不純物を導入して形成したチャネル
ストッパ領域４の表面に、第一の絶縁物６およびさらに
その上部に第二の絶縁物７を形成し、その上にＰ型アノ
ード領域３の上のアノード電極８を拡張して電極を形成
する。これにより、チャネルストッパ領域４を一方の電
極とし、アノード電極８を拡張した電極を他方の電極と
するコンデンサが構成される。このコンデンサは、アノ
ード電極８とＰ型ベース領域１との間に接続された構造
になる。ゲート電極１２はチャネルストッパ領域４に直
に接続され、Ｐ型ベース領域１に接続される。また、ア
ノード端子１０とゲート端子１３との間には、ツェナー
ダイオード等の定電圧素子１４が接続されている。

【００１３】なお、上記構成において、第二の絶縁物
７，７′は、第一の絶縁物６，６′が非常に薄い場合等
に有効であり、省くことも可能である。また、第一およ
び第二の絶縁物６，７は、本来、ＰＮ接合面等を保護す
る表面保護膜であるが、本表面保護膜をコンデンサの絶
縁物として利用することにより、従来のプロセスの工程
をそのまま利用することができる利点を有する。

【００１４】図２は図１に示した第一の実施例の等価回
路であり、サイリスタ素子のアノード電極８とゲート端
子１３すなわちＰ型ベース領域１の間に、第一の絶縁物
６などから成るコンデンサ６ａと低電圧素子１４が接続
された回路となる。ここで、図１のＰ型ベース領域１は
サイリスタ素子のゲートとして機能し、ゲート電極１２
と接続され、ゲート端子１３に接続されている。

【００１５】以上の構成の第一の実施例の動作および作
用を説明する。いま、図１および図２において、アノー
ド電極１０に正の雷サージが印加されたとすると、雷サ
ージ特有の急峻な電圧時間変化ｄＶ／ｄｔにより、電極
８とＰ型ベース領域１の間に形成されたコンデンサ６ａ
の容量Ｃで決まる変位電流Ｉｄ（＝Ｃ・ｄＶ／ｄｔ）
が、サージ防護素子のＰ型ベース領域１に流れる。すな
わち、変位電流Ｉｄはサイリスタのゲート電流Ｉｇとな
る。

【００１６】図３は一般のサイリスタの電圧（Ｖ）−電
流（Ｉ）特性図であるが、これに示すように、ゲート電
流Ｉｇの値によりサイリスタ素子のアノード−カソード
間に発生する電圧Ｖｓが異なり、ゲート電圧Ｉｇが大き
い（Ｉｇ１＞Ｉｇ２）ほど発生電圧Ｖｓが小さく（Ｖｓ
１＜Ｖｓ２）なる。すなわち、変位電流Ｉｄでサイリス
タ素子をオンさせることは、ゲート電流Ｉｇでオンさせ
ることに等しく、ブレークオーバによりオンさせた場合
の発生電圧Ｖｂｏに比べて、サイリスタ素子の発生電圧
Ｖｓを素子のオン電圧Ｖｏｎ程度と非常に小さくするこ
とができる。

【００１７】一方、立ち上がりが緩慢で変位電流Ｉｄの
小さい電圧が印加された場合は、印加電圧が定電圧素子
１４のクランプ電圧になったときに、ゲート電流Ｉｇが
流れる。したがって、サイリスタ素子のブレークオーバ
電圧Ｖｂｏ以下の電圧で、サージ防護素子をオンさせる
ことができる。すなわち、定電圧素子１４のクランプ電
圧を適当な値に選択することにより、サージ防護素子の
スイッチング電圧を任意の値に、かつ精度良く設定する
ことができる。ここで、定電圧素子１４としては、通常
ツェナーダイオードを用いるが、一般のダイオードを複
数個縦続接続しても、同様の効果が得られる。

【００１８】図４は本発明の上記実施例のサージ防護素
子における、サージ印加時の時間応答を示した特性図で
あり、（１）は上記実施例において急峻な電圧の時間変
化ｄＶ／ｄＴで動作した場合の応答特性、（２）は同じ
く上記実施例においては定電圧素子１４で動作した場合
の応答特性、（３）は従来の応答特性、（４）は入力サ
ージを示す曲線である。従来のようにブレークオーバで
オンしていたサージ防護素子は発生電圧がＶｂｏと高か
ったのに対し、ｄＶ／ｄｔでオンする本実施例のサージ
防護素子は直ちにオン電圧Ｖｏｎになることがわかる。
また、立ち上がりの緩慢な入力電圧に対しては、接続さ
れる定電圧素子１４の特性に応じて、発生電圧はＶｓ
１，Ｖｓ２のように任意の値をとることができる。した
がって、サージ防護素子を構成するサイリスタ素子のブ
レークオーバ電圧Ｖｂｏにバラツキがあったとしても、
発生電圧を定電圧素子１４のクランプ電圧以下に高精度
で設定することができる。

【００１９】本実施例では、本来、表面の反転層等によ
るリーク電流を防止するために形成した、Ｐ型ベース領
域１の一部の表面に高濃度のＰ型不純物を導入したチャ
ネルストッパ領域４を利用して、その特性がオーミック
に近いことから、それをコンデンサの電極として利用し
ている。このチャネルストッパ領域４を電極と見なすこ
とにより、絶縁物６の誘電率，厚さ，面積等でコンデン
サの静電容量値の設計精度を向上させることができる。
もちろん、チャネルストッパ領域４がなくてもコンデン
サが構成できることは明らかである。

【００２０】以上に述べたように本実施例のサージ防護
素子では、入力サージの電圧の時間変化ｄＶ／ｄｔが大
きい場合はその変位電流でサイリスタ素子をスイッチン
グし、時間変化の小さい場合は定電圧素子でスイッチン
グさせるため、発生電圧をサイリスタ素子のブレークオ
ーバ電圧以下にすることができる。このため、被サージ
防護装置の耐電圧を小さくできるとともに、サージ防護
素子の高速応答が可能となる。

【００２１】次に、本発明の第２の実施例を説明する。

【００２２】図５は、その構成を示す断面構造図であ
る。本実施例は、基本構造を双方向特性サイリスタとし
た例であり、Ｐ型ベース領域２１、Ｎ型ベース領域２
２、Ｐ型アノード領域２３，２３′、チャネルストッパ
領域２４，２４′、第一の絶縁物２５，２５′、第二の
絶縁物２６，２６′、電極２７，２７′、Ｎ型カソード
領域２８，２８′、ゲート電極２９，２９′、端子３
０，３０′、ゲート端子３１，３１′、およびツェナー
ダイオード等の定電圧素子３２，３２′から構成され
る。

【００２３】本実施例では、チャネルストッパ領域２４
および２４′の表面にそれぞれ少なくとも第一の絶縁物
２５および２５′を形成し、その上にＰ型アノード領域
２３および２３′の電極２７，２７′を拡張して電極を
形成する。これにより、チャネルストッパ領域２４，２
４′の両表面にコンデンサが構成されるとともに、これ
らのコンデンサの電極（電極２７，２７′の拡張部分）
とＰ型アノード領域２３，２３′の電極２７，２７′が
接続され、それぞれのコンデンサがＰ型アノード領域２
３および２３′とＰ型ベース領域２１にそれぞれ接続さ
れた構造になる。また、端子３０，３０′とゲート端子
３１，３１′との間には、定電圧素子３２および３２′
がそれぞれ接続されている。なお、第二の絶縁物２６，
２６′は第一の実施例において説明した第二の絶縁物
７，７′と同様のものである。

【００２４】このような構造になっていることから、電
極２７に正の雷サージが印加されると、立ち上がりが急
な場合は、第一の絶縁物２５，２５′を誘電体とするコ
ンデンサの容量Ｃで決まる変位電流Ｉｄ（＝Ｃ・ｄＶ／
ｄｔ）が、Ｐ型ベース領域２１に流れ、サージ防護素子
はオン状態にスイッチングする。

【００２５】一方、立ち上がりの遅い電圧が印加された
ときは、定電圧素子３２のクランプ電圧となったとき
に、Ｐ型ベース領域２１に電流が注入され、サージ防護
素子がスイッチングする。ここで、定電圧素子３２と３
２′のクランプ電圧をそれぞれ異なる値にしたとすれ
ば、サージ防護素子に正の電圧が印加されたときと、負
の電圧が印加されたときで、スイッチングする電圧を変
えることもできる。

【００２６】なお、本発明は、上記実施例においても述
べたように、その主旨に沿って種々に応用され、種々の
実施態様を取り得るものである。

【００２７】

【発明の効果】以上の説明で明らかなように、本発明の
サージ防護素子は、表面保護膜でコンデンサを形成し、
これをサイリスタ素子のアノードとＰ型ベース領域の間
に接続することにより、変位電流でサージ防護素子をオ
ンすることができるため、ブレークオーバ電圧のような
高い電圧を発生することなく、低電圧で素子をオンする
ことができる。また、十分な変位電流が流れないよう
な、立ち上がりの緩慢な雷サージ等に対しては、定電圧
素子を通してゲート電流が流れるため、同様に低い電圧
で素子をオンすることができる。したがって、被防護装
置の絶縁耐圧を低減することができ、装置のコスト低減
が図れる。また、素子のスイッチング電圧を定電圧素子
で制御できるため、ブレークオーバ電圧を精度良く作る
必要がなくなり、素子のコスト低減が図れる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す構造断面図

【図２】上記第一の実施例の等価回路図

【図３】サイリスタの電圧（Ｖ）−電流（Ｉ）特性図

【図４】上記第一の実施例のサージ応答特性図

【図５】本発明の第二の実施例を示す断面構造図

【図６】従来例を示す構造断面図

【図７】上記従来例の電圧−電流特性図

【符号の説明】

１…Ｐ型ベース領域、２…Ｎ型ベース領域、３…Ｐ型ア
ノード領域、４…チャネルストッパ領域、５…Ｎ型カソ
ード領域、６，６′…第一の絶縁物、７，７′…第二の
絶縁物、８…アノード電極、９…カソード電極、１０…
アノード端子、１１…カソード端子、１２…ゲート電
極、１３…ゲート端子、１４…定電圧素子、２１…Ｐ型
ベース領域、２２…Ｎ型ベース領域、２３，２３′…Ｐ
型アノード領域、２４，２４′…チャネルストッパ領
域、２５，２５′…第一の絶縁物、２６，２６′…第２
の絶縁物、２７，２７′…電極、２８，２８′…Ｎ型カ
ソード領域、２９，２９′…ゲート電極、３０，３０′
…端子、３１，３１′…ゲート端子、３２，３２′…定
電圧素子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 雷サージ等の過電圧から装置を防護す
   る、サイリスタ素子から成るサージ防護素子において、 Ｐ型ベース領域表面に絶縁物を形成し該絶縁物上に電極
   を施してコンデンサを形成し、該電極を前記サイリスタ
   素子のアノード電極に接続し、かつ、該アノード電極と
   ゲート電極の間に定電圧素子あるいはダイオードを接続
   したことを特徴とするサージ防護素子。
2. 【請求項２】 雷サージ等の過電圧から装置を防護す
   る、双方向性サイリスタ素子から成るサージ防護素子に
   おいて、 Ｐ型ベース領域の両表面にそれぞれ絶縁物を形成し該絶
   縁物上にそれぞれ電極を施してコンデンサを形成し、該
   電極のそれぞれを前記双方向性サイリスタ素子のそれぞ
   れの電極に接続し、かつ、前記双方向性サイリスタ素子
   のアノード電極とゲート電極の間に定電圧素子あるいは
   ダイオードを接続したことを特徴とするサージ防護素
   子。