JPH05145065A - サージ防護素子 - Google Patents
サージ防護素子Info
- Publication number
- JPH05145065A JPH05145065A JP30284991A JP30284991A JPH05145065A JP H05145065 A JPH05145065 A JP H05145065A JP 30284991 A JP30284991 A JP 30284991A JP 30284991 A JP30284991 A JP 30284991A JP H05145065 A JPH05145065 A JP H05145065A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- surge
- surge protection
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 通信装置等の被サージ防護装置の絶縁耐圧を
小さくできるサージ防護素子を提供する。 【構成】 サイリスタ素子を構成するP型ベース領域1
のチャネルストッパ領域4表面に第一の絶縁物6を形成
し、その第一の絶縁物6上に電極を施してコンデンサを
形成し、該電極を前記サイリスタ素子のアノード電極8
に接続し、かつ、アノード電極8とゲート電極12の間
に定電圧素子14を接続する。これにより、立ち上がり
の急峻なサージ電圧に対しては、その時間変化(dV/
dt)を利用して、変位電流でサイリスタ素子をオンに
スイッチングさせ、また、立ち上がりの緩慢なサージ電
圧に対しては、定電圧素子14でサイリスタ素子をオン
にスイッチングして、短時間に低いオン電圧にすること
により、通信装置の絶縁耐圧を小さくする。
小さくできるサージ防護素子を提供する。 【構成】 サイリスタ素子を構成するP型ベース領域1
のチャネルストッパ領域4表面に第一の絶縁物6を形成
し、その第一の絶縁物6上に電極を施してコンデンサを
形成し、該電極を前記サイリスタ素子のアノード電極8
に接続し、かつ、アノード電極8とゲート電極12の間
に定電圧素子14を接続する。これにより、立ち上がり
の急峻なサージ電圧に対しては、その時間変化(dV/
dt)を利用して、変位電流でサイリスタ素子をオンに
スイッチングさせ、また、立ち上がりの緩慢なサージ電
圧に対しては、定電圧素子14でサイリスタ素子をオン
にスイッチングして、短時間に低いオン電圧にすること
により、通信装置の絶縁耐圧を小さくする。
Description
【0001】
【産業上の利用分野】本発明は、電話回線等に誘導され
た雷サージ等の高電圧から、通信端末や保守作業を保護
する、サージ防護素子に関するものである。
た雷サージ等の高電圧から、通信端末や保守作業を保護
する、サージ防護素子に関するものである。
【0002】
【従来の技術】図6に、従来のサージ防護素子である双
方向性2端子サイリスタの断面構造を示す。この従来例
は、P型ベース領域41、N型ベース領域42,4
2′、P型アノード領域43,43′、N型カソード領
域44,44′、高濃度のP型不純物を含むチャネルス
トッパ領域45,45′、第一の絶縁物46,46′、
第二の絶縁物47,47′および電極48,48′から
構成される。
方向性2端子サイリスタの断面構造を示す。この従来例
は、P型ベース領域41、N型ベース領域42,4
2′、P型アノード領域43,43′、N型カソード領
域44,44′、高濃度のP型不純物を含むチャネルス
トッパ領域45,45′、第一の絶縁物46,46′、
第二の絶縁物47,47′および電極48,48′から
構成される。
【0003】図7に、図6に示した従来のサージ防護素
子の電圧−電流特性を示す。図6のサージ防護素子は、
その電極48あるいは48′への印加電圧がブレークオ
ーバ電圧Vbo以上になると、低電圧のオン電圧Von
になり、被サージ防護装置を過電圧から防護する。
子の電圧−電流特性を示す。図6のサージ防護素子は、
その電極48あるいは48′への印加電圧がブレークオ
ーバ電圧Vbo以上になると、低電圧のオン電圧Von
になり、被サージ防護装置を過電圧から防護する。
【0004】ここで、被サージ防護装置の耐電圧を低く
し、コストを低減するためには、サージ防護素子はでき
るだけ低い電圧でスイッチングし、短時間でオン電圧V
onとなることが望ましい。
し、コストを低減するためには、サージ防護素子はでき
るだけ低い電圧でスイッチングし、短時間でオン電圧V
onとなることが望ましい。
【0005】
【発明が解決しようとする課題】しかしながら、図6に
示す従来のサージ防護素子は、電極48に正の電圧が印
加されたとすると、N型ベース領域42とP型ベース領
域41の間の空乏層がアバランシ降伏するまでスイッチ
ングしないため、素子の電極間(電極48と48′の
間)には高いブレークオーバ電圧Vboが発生し、この
ような高い電圧でスイッチングするものであった。
示す従来のサージ防護素子は、電極48に正の電圧が印
加されたとすると、N型ベース領域42とP型ベース領
域41の間の空乏層がアバランシ降伏するまでスイッチ
ングしないため、素子の電極間(電極48と48′の
間)には高いブレークオーバ電圧Vboが発生し、この
ような高い電圧でスイッチングするものであった。
【0006】さらに、N型ベース領域42,42′はP
型基板(ここではP型ベース領域41)に深く拡散して
形成されるため、N型ベース領域42,42′とP型ベ
ース領域41の間に形成される空乏層の制御が難しく、
ブレークオーバ電圧Vboのバラツキが大きい欠点があ
った。したがって、従来のサージ防護素子では、ブレー
クオーバ電圧を揃えるための選別、あるいは、ブレーク
オーバ電圧のバラツキを見込んだ被サージ防護装置の耐
電圧設計等が必要であった。
型基板(ここではP型ベース領域41)に深く拡散して
形成されるため、N型ベース領域42,42′とP型ベ
ース領域41の間に形成される空乏層の制御が難しく、
ブレークオーバ電圧Vboのバラツキが大きい欠点があ
った。したがって、従来のサージ防護素子では、ブレー
クオーバ電圧を揃えるための選別、あるいは、ブレーク
オーバ電圧のバラツキを見込んだ被サージ防護装置の耐
電圧設計等が必要であった。
【0007】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、被サージ防護装置の絶
縁耐圧を小さくすることが可能な、新たなサージ防護素
子を提供することにある。
されたものであり、その目的は、被サージ防護装置の絶
縁耐圧を小さくすることが可能な、新たなサージ防護素
子を提供することにある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のサージ防護素子は、サイリスタ素子から成
るサージ防護素子においては、P型ベース領域表面に絶
縁物を形成し該絶縁物上に電極を施してコンデンサを形
成し、該電極を前記サイリスタ素子のアノード電極に接
続し、かつ、該アノード電極とゲート電極の間に定電圧
素子あるいはダイオードを接続した構成とし、双方向性
サイリスタ素子から成るサージ防護素子においては、P
型ベース領域の両表面にそれぞれ絶縁物を形成し該絶縁
物上にそれぞれ電極を施してコンデンサを形成し、該電
極のそれぞれを前記双方向性サイリスタ素子のそれぞれ
の電極に接続し、かつ、前記双方向性サイリスタ素子の
アノード電極とゲート電極の間に定電圧素子あるいはダ
イオードを接続した構成とすることを特徴としている。
め、本発明のサージ防護素子は、サイリスタ素子から成
るサージ防護素子においては、P型ベース領域表面に絶
縁物を形成し該絶縁物上に電極を施してコンデンサを形
成し、該電極を前記サイリスタ素子のアノード電極に接
続し、かつ、該アノード電極とゲート電極の間に定電圧
素子あるいはダイオードを接続した構成とし、双方向性
サイリスタ素子から成るサージ防護素子においては、P
型ベース領域の両表面にそれぞれ絶縁物を形成し該絶縁
物上にそれぞれ電極を施してコンデンサを形成し、該電
極のそれぞれを前記双方向性サイリスタ素子のそれぞれ
の電極に接続し、かつ、前記双方向性サイリスタ素子の
アノード電極とゲート電極の間に定電圧素子あるいはダ
イオードを接続した構成とすることを特徴としている。
【0009】
【作用】本発明のサージ防護素子では、立ち上がりの急
峻な電圧に対しては、その時間変化(dV/dt)を利
用して、変位電流でサイリスタ素子をスイッチングさ
せ、また、立ち上がりの緩慢な電圧に対しては、アノー
ド−ゲート間に接続した定電圧素子でサイリスタ素子を
スイッチングすることにより、低い電圧で、かつ短時間
で低いオン電圧にスイッチング可能にし、通信装置等の
被サージ防護装置の絶縁耐圧を小さくする。
峻な電圧に対しては、その時間変化(dV/dt)を利
用して、変位電流でサイリスタ素子をスイッチングさ
せ、また、立ち上がりの緩慢な電圧に対しては、アノー
ド−ゲート間に接続した定電圧素子でサイリスタ素子を
スイッチングすることにより、低い電圧で、かつ短時間
で低いオン電圧にスイッチング可能にし、通信装置等の
被サージ防護装置の絶縁耐圧を小さくする。
【0010】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【0011】図1は本発明の第一の実施例を示す断面構
造図である。本実施例のサージ防護素子は、サイリスタ
構造を有する素子から成り、P型ベース領域1、N型ベ
ース領域2、P型アノード領域3、チャネルストッパ領
域4、N型カソード領域5、第一の絶縁物6,6′、第
二の絶縁物7,7′、アノード電極8、カソード電極
9、アノード端子10、カソード端子11、ゲート電極
12、ゲート端子13、および定電圧素子14で構成さ
れる。
造図である。本実施例のサージ防護素子は、サイリスタ
構造を有する素子から成り、P型ベース領域1、N型ベ
ース領域2、P型アノード領域3、チャネルストッパ領
域4、N型カソード領域5、第一の絶縁物6,6′、第
二の絶縁物7,7′、アノード電極8、カソード電極
9、アノード端子10、カソード端子11、ゲート電極
12、ゲート端子13、および定電圧素子14で構成さ
れる。
【0012】本実施例では、P型ベース領域1の一部の
表面に高濃度のP型不純物を導入して形成したチャネル
ストッパ領域4の表面に、第一の絶縁物6およびさらに
その上部に第二の絶縁物7を形成し、その上にP型アノ
ード領域3の上のアノード電極8を拡張して電極を形成
する。これにより、チャネルストッパ領域4を一方の電
極とし、アノード電極8を拡張した電極を他方の電極と
するコンデンサが構成される。このコンデンサは、アノ
ード電極8とP型ベース領域1との間に接続された構造
になる。ゲート電極12はチャネルストッパ領域4に直
に接続され、P型ベース領域1に接続される。また、ア
ノード端子10とゲート端子13との間には、ツェナー
ダイオード等の定電圧素子14が接続されている。
表面に高濃度のP型不純物を導入して形成したチャネル
ストッパ領域4の表面に、第一の絶縁物6およびさらに
その上部に第二の絶縁物7を形成し、その上にP型アノ
ード領域3の上のアノード電極8を拡張して電極を形成
する。これにより、チャネルストッパ領域4を一方の電
極とし、アノード電極8を拡張した電極を他方の電極と
するコンデンサが構成される。このコンデンサは、アノ
ード電極8とP型ベース領域1との間に接続された構造
になる。ゲート電極12はチャネルストッパ領域4に直
に接続され、P型ベース領域1に接続される。また、ア
ノード端子10とゲート端子13との間には、ツェナー
ダイオード等の定電圧素子14が接続されている。
【0013】なお、上記構成において、第二の絶縁物
7,7′は、第一の絶縁物6,6′が非常に薄い場合等
に有効であり、省くことも可能である。また、第一およ
び第二の絶縁物6,7は、本来、PN接合面等を保護す
る表面保護膜であるが、本表面保護膜をコンデンサの絶
縁物として利用することにより、従来のプロセスの工程
をそのまま利用することができる利点を有する。
7,7′は、第一の絶縁物6,6′が非常に薄い場合等
に有効であり、省くことも可能である。また、第一およ
び第二の絶縁物6,7は、本来、PN接合面等を保護す
る表面保護膜であるが、本表面保護膜をコンデンサの絶
縁物として利用することにより、従来のプロセスの工程
をそのまま利用することができる利点を有する。
【0014】図2は図1に示した第一の実施例の等価回
路であり、サイリスタ素子のアノード電極8とゲート端
子13すなわちP型ベース領域1の間に、第一の絶縁物
6などから成るコンデンサ6aと低電圧素子14が接続
された回路となる。ここで、図1のP型ベース領域1は
サイリスタ素子のゲートとして機能し、ゲート電極12
と接続され、ゲート端子13に接続されている。
路であり、サイリスタ素子のアノード電極8とゲート端
子13すなわちP型ベース領域1の間に、第一の絶縁物
6などから成るコンデンサ6aと低電圧素子14が接続
された回路となる。ここで、図1のP型ベース領域1は
サイリスタ素子のゲートとして機能し、ゲート電極12
と接続され、ゲート端子13に接続されている。
【0015】以上の構成の第一の実施例の動作および作
用を説明する。いま、図1および図2において、アノー
ド電極10に正の雷サージが印加されたとすると、雷サ
ージ特有の急峻な電圧時間変化dV/dtにより、電極
8とP型ベース領域1の間に形成されたコンデンサ6a
の容量Cで決まる変位電流Id(=C・dV/dt)
が、サージ防護素子のP型ベース領域1に流れる。すな
わち、変位電流Idはサイリスタのゲート電流Igとな
る。
用を説明する。いま、図1および図2において、アノー
ド電極10に正の雷サージが印加されたとすると、雷サ
ージ特有の急峻な電圧時間変化dV/dtにより、電極
8とP型ベース領域1の間に形成されたコンデンサ6a
の容量Cで決まる変位電流Id(=C・dV/dt)
が、サージ防護素子のP型ベース領域1に流れる。すな
わち、変位電流Idはサイリスタのゲート電流Igとな
る。
【0016】図3は一般のサイリスタの電圧(V)−電
流(I)特性図であるが、これに示すように、ゲート電
流Igの値によりサイリスタ素子のアノード−カソード
間に発生する電圧Vsが異なり、ゲート電圧Igが大き
い(Ig1>Ig2)ほど発生電圧Vsが小さく(Vs
1<Vs2)なる。すなわち、変位電流Idでサイリス
タ素子をオンさせることは、ゲート電流Igでオンさせ
ることに等しく、ブレークオーバによりオンさせた場合
の発生電圧Vboに比べて、サイリスタ素子の発生電圧
Vsを素子のオン電圧Von程度と非常に小さくするこ
とができる。
流(I)特性図であるが、これに示すように、ゲート電
流Igの値によりサイリスタ素子のアノード−カソード
間に発生する電圧Vsが異なり、ゲート電圧Igが大き
い(Ig1>Ig2)ほど発生電圧Vsが小さく(Vs
1<Vs2)なる。すなわち、変位電流Idでサイリス
タ素子をオンさせることは、ゲート電流Igでオンさせ
ることに等しく、ブレークオーバによりオンさせた場合
の発生電圧Vboに比べて、サイリスタ素子の発生電圧
Vsを素子のオン電圧Von程度と非常に小さくするこ
とができる。
【0017】一方、立ち上がりが緩慢で変位電流Idの
小さい電圧が印加された場合は、印加電圧が定電圧素子
14のクランプ電圧になったときに、ゲート電流Igが
流れる。したがって、サイリスタ素子のブレークオーバ
電圧Vbo以下の電圧で、サージ防護素子をオンさせる
ことができる。すなわち、定電圧素子14のクランプ電
圧を適当な値に選択することにより、サージ防護素子の
スイッチング電圧を任意の値に、かつ精度良く設定する
ことができる。ここで、定電圧素子14としては、通常
ツェナーダイオードを用いるが、一般のダイオードを複
数個縦続接続しても、同様の効果が得られる。
小さい電圧が印加された場合は、印加電圧が定電圧素子
14のクランプ電圧になったときに、ゲート電流Igが
流れる。したがって、サイリスタ素子のブレークオーバ
電圧Vbo以下の電圧で、サージ防護素子をオンさせる
ことができる。すなわち、定電圧素子14のクランプ電
圧を適当な値に選択することにより、サージ防護素子の
スイッチング電圧を任意の値に、かつ精度良く設定する
ことができる。ここで、定電圧素子14としては、通常
ツェナーダイオードを用いるが、一般のダイオードを複
数個縦続接続しても、同様の効果が得られる。
【0018】図4は本発明の上記実施例のサージ防護素
子における、サージ印加時の時間応答を示した特性図で
あり、(1)は上記実施例において急峻な電圧の時間変
化dV/dTで動作した場合の応答特性、(2)は同じ
く上記実施例においては定電圧素子14で動作した場合
の応答特性、(3)は従来の応答特性、(4)は入力サ
ージを示す曲線である。従来のようにブレークオーバで
オンしていたサージ防護素子は発生電圧がVboと高か
ったのに対し、dV/dtでオンする本実施例のサージ
防護素子は直ちにオン電圧Vonになることがわかる。
また、立ち上がりの緩慢な入力電圧に対しては、接続さ
れる定電圧素子14の特性に応じて、発生電圧はVs
1,Vs2のように任意の値をとることができる。した
がって、サージ防護素子を構成するサイリスタ素子のブ
レークオーバ電圧Vboにバラツキがあったとしても、
発生電圧を定電圧素子14のクランプ電圧以下に高精度
で設定することができる。
子における、サージ印加時の時間応答を示した特性図で
あり、(1)は上記実施例において急峻な電圧の時間変
化dV/dTで動作した場合の応答特性、(2)は同じ
く上記実施例においては定電圧素子14で動作した場合
の応答特性、(3)は従来の応答特性、(4)は入力サ
ージを示す曲線である。従来のようにブレークオーバで
オンしていたサージ防護素子は発生電圧がVboと高か
ったのに対し、dV/dtでオンする本実施例のサージ
防護素子は直ちにオン電圧Vonになることがわかる。
また、立ち上がりの緩慢な入力電圧に対しては、接続さ
れる定電圧素子14の特性に応じて、発生電圧はVs
1,Vs2のように任意の値をとることができる。した
がって、サージ防護素子を構成するサイリスタ素子のブ
レークオーバ電圧Vboにバラツキがあったとしても、
発生電圧を定電圧素子14のクランプ電圧以下に高精度
で設定することができる。
【0019】本実施例では、本来、表面の反転層等によ
るリーク電流を防止するために形成した、P型ベース領
域1の一部の表面に高濃度のP型不純物を導入したチャ
ネルストッパ領域4を利用して、その特性がオーミック
に近いことから、それをコンデンサの電極として利用し
ている。このチャネルストッパ領域4を電極と見なすこ
とにより、絶縁物6の誘電率,厚さ,面積等でコンデン
サの静電容量値の設計精度を向上させることができる。
もちろん、チャネルストッパ領域4がなくてもコンデン
サが構成できることは明らかである。
るリーク電流を防止するために形成した、P型ベース領
域1の一部の表面に高濃度のP型不純物を導入したチャ
ネルストッパ領域4を利用して、その特性がオーミック
に近いことから、それをコンデンサの電極として利用し
ている。このチャネルストッパ領域4を電極と見なすこ
とにより、絶縁物6の誘電率,厚さ,面積等でコンデン
サの静電容量値の設計精度を向上させることができる。
もちろん、チャネルストッパ領域4がなくてもコンデン
サが構成できることは明らかである。
【0020】以上に述べたように本実施例のサージ防護
素子では、入力サージの電圧の時間変化dV/dtが大
きい場合はその変位電流でサイリスタ素子をスイッチン
グし、時間変化の小さい場合は定電圧素子でスイッチン
グさせるため、発生電圧をサイリスタ素子のブレークオ
ーバ電圧以下にすることができる。このため、被サージ
防護装置の耐電圧を小さくできるとともに、サージ防護
素子の高速応答が可能となる。
素子では、入力サージの電圧の時間変化dV/dtが大
きい場合はその変位電流でサイリスタ素子をスイッチン
グし、時間変化の小さい場合は定電圧素子でスイッチン
グさせるため、発生電圧をサイリスタ素子のブレークオ
ーバ電圧以下にすることができる。このため、被サージ
防護装置の耐電圧を小さくできるとともに、サージ防護
素子の高速応答が可能となる。
【0021】次に、本発明の第2の実施例を説明する。
【0022】図5は、その構成を示す断面構造図であ
る。本実施例は、基本構造を双方向特性サイリスタとし
た例であり、P型ベース領域21、N型ベース領域2
2、P型アノード領域23,23′、チャネルストッパ
領域24,24′、第一の絶縁物25,25′、第二の
絶縁物26,26′、電極27,27′、N型カソード
領域28,28′、ゲート電極29,29′、端子3
0,30′、ゲート端子31,31′、およびツェナー
ダイオード等の定電圧素子32,32′から構成され
る。
る。本実施例は、基本構造を双方向特性サイリスタとし
た例であり、P型ベース領域21、N型ベース領域2
2、P型アノード領域23,23′、チャネルストッパ
領域24,24′、第一の絶縁物25,25′、第二の
絶縁物26,26′、電極27,27′、N型カソード
領域28,28′、ゲート電極29,29′、端子3
0,30′、ゲート端子31,31′、およびツェナー
ダイオード等の定電圧素子32,32′から構成され
る。
【0023】本実施例では、チャネルストッパ領域24
および24′の表面にそれぞれ少なくとも第一の絶縁物
25および25′を形成し、その上にP型アノード領域
23および23′の電極27,27′を拡張して電極を
形成する。これにより、チャネルストッパ領域24,2
4′の両表面にコンデンサが構成されるとともに、これ
らのコンデンサの電極(電極27,27′の拡張部分)
とP型アノード領域23,23′の電極27,27′が
接続され、それぞれのコンデンサがP型アノード領域2
3および23′とP型ベース領域21にそれぞれ接続さ
れた構造になる。また、端子30,30′とゲート端子
31,31′との間には、定電圧素子32および32′
がそれぞれ接続されている。なお、第二の絶縁物26,
26′は第一の実施例において説明した第二の絶縁物
7,7′と同様のものである。
および24′の表面にそれぞれ少なくとも第一の絶縁物
25および25′を形成し、その上にP型アノード領域
23および23′の電極27,27′を拡張して電極を
形成する。これにより、チャネルストッパ領域24,2
4′の両表面にコンデンサが構成されるとともに、これ
らのコンデンサの電極(電極27,27′の拡張部分)
とP型アノード領域23,23′の電極27,27′が
接続され、それぞれのコンデンサがP型アノード領域2
3および23′とP型ベース領域21にそれぞれ接続さ
れた構造になる。また、端子30,30′とゲート端子
31,31′との間には、定電圧素子32および32′
がそれぞれ接続されている。なお、第二の絶縁物26,
26′は第一の実施例において説明した第二の絶縁物
7,7′と同様のものである。
【0024】このような構造になっていることから、電
極27に正の雷サージが印加されると、立ち上がりが急
な場合は、第一の絶縁物25,25′を誘電体とするコ
ンデンサの容量Cで決まる変位電流Id(=C・dV/
dt)が、P型ベース領域21に流れ、サージ防護素子
はオン状態にスイッチングする。
極27に正の雷サージが印加されると、立ち上がりが急
な場合は、第一の絶縁物25,25′を誘電体とするコ
ンデンサの容量Cで決まる変位電流Id(=C・dV/
dt)が、P型ベース領域21に流れ、サージ防護素子
はオン状態にスイッチングする。
【0025】一方、立ち上がりの遅い電圧が印加された
ときは、定電圧素子32のクランプ電圧となったとき
に、P型ベース領域21に電流が注入され、サージ防護
素子がスイッチングする。ここで、定電圧素子32と3
2′のクランプ電圧をそれぞれ異なる値にしたとすれ
ば、サージ防護素子に正の電圧が印加されたときと、負
の電圧が印加されたときで、スイッチングする電圧を変
えることもできる。
ときは、定電圧素子32のクランプ電圧となったとき
に、P型ベース領域21に電流が注入され、サージ防護
素子がスイッチングする。ここで、定電圧素子32と3
2′のクランプ電圧をそれぞれ異なる値にしたとすれ
ば、サージ防護素子に正の電圧が印加されたときと、負
の電圧が印加されたときで、スイッチングする電圧を変
えることもできる。
【0026】なお、本発明は、上記実施例においても述
べたように、その主旨に沿って種々に応用され、種々の
実施態様を取り得るものである。
べたように、その主旨に沿って種々に応用され、種々の
実施態様を取り得るものである。
【0027】
【発明の効果】以上の説明で明らかなように、本発明の
サージ防護素子は、表面保護膜でコンデンサを形成し、
これをサイリスタ素子のアノードとP型ベース領域の間
に接続することにより、変位電流でサージ防護素子をオ
ンすることができるため、ブレークオーバ電圧のような
高い電圧を発生することなく、低電圧で素子をオンする
ことができる。また、十分な変位電流が流れないよう
な、立ち上がりの緩慢な雷サージ等に対しては、定電圧
素子を通してゲート電流が流れるため、同様に低い電圧
で素子をオンすることができる。したがって、被防護装
置の絶縁耐圧を低減することができ、装置のコスト低減
が図れる。また、素子のスイッチング電圧を定電圧素子
で制御できるため、ブレークオーバ電圧を精度良く作る
必要がなくなり、素子のコスト低減が図れる。
サージ防護素子は、表面保護膜でコンデンサを形成し、
これをサイリスタ素子のアノードとP型ベース領域の間
に接続することにより、変位電流でサージ防護素子をオ
ンすることができるため、ブレークオーバ電圧のような
高い電圧を発生することなく、低電圧で素子をオンする
ことができる。また、十分な変位電流が流れないよう
な、立ち上がりの緩慢な雷サージ等に対しては、定電圧
素子を通してゲート電流が流れるため、同様に低い電圧
で素子をオンすることができる。したがって、被防護装
置の絶縁耐圧を低減することができ、装置のコスト低減
が図れる。また、素子のスイッチング電圧を定電圧素子
で制御できるため、ブレークオーバ電圧を精度良く作る
必要がなくなり、素子のコスト低減が図れる。
【図1】本発明の第一の実施例を示す構造断面図
【図2】上記第一の実施例の等価回路図
【図3】サイリスタの電圧(V)−電流(I)特性図
【図4】上記第一の実施例のサージ応答特性図
【図5】本発明の第二の実施例を示す断面構造図
【図6】従来例を示す構造断面図
【図7】上記従来例の電圧−電流特性図
1…P型ベース領域、2…N型ベース領域、3…P型ア
ノード領域、4…チャネルストッパ領域、5…N型カソ
ード領域、6,6′…第一の絶縁物、7,7′…第二の
絶縁物、8…アノード電極、9…カソード電極、10…
アノード端子、11…カソード端子、12…ゲート電
極、13…ゲート端子、14…定電圧素子、21…P型
ベース領域、22…N型ベース領域、23,23′…P
型アノード領域、24,24′…チャネルストッパ領
域、25,25′…第一の絶縁物、26,26′…第2
の絶縁物、27,27′…電極、28,28′…N型カ
ソード領域、29,29′…ゲート電極、30,30′
…端子、31,31′…ゲート端子、32,32′…定
電圧素子。
ノード領域、4…チャネルストッパ領域、5…N型カソ
ード領域、6,6′…第一の絶縁物、7,7′…第二の
絶縁物、8…アノード電極、9…カソード電極、10…
アノード端子、11…カソード端子、12…ゲート電
極、13…ゲート端子、14…定電圧素子、21…P型
ベース領域、22…N型ベース領域、23,23′…P
型アノード領域、24,24′…チャネルストッパ領
域、25,25′…第一の絶縁物、26,26′…第2
の絶縁物、27,27′…電極、28,28′…N型カ
ソード領域、29,29′…ゲート電極、30,30′
…端子、31,31′…ゲート端子、32,32′…定
電圧素子。
Claims (2)
- 【請求項1】 雷サージ等の過電圧から装置を防護す
る、サイリスタ素子から成るサージ防護素子において、 P型ベース領域表面に絶縁物を形成し該絶縁物上に電極
を施してコンデンサを形成し、該電極を前記サイリスタ
素子のアノード電極に接続し、かつ、該アノード電極と
ゲート電極の間に定電圧素子あるいはダイオードを接続
したことを特徴とするサージ防護素子。 - 【請求項2】 雷サージ等の過電圧から装置を防護す
る、双方向性サイリスタ素子から成るサージ防護素子に
おいて、 P型ベース領域の両表面にそれぞれ絶縁物を形成し該絶
縁物上にそれぞれ電極を施してコンデンサを形成し、該
電極のそれぞれを前記双方向性サイリスタ素子のそれぞ
れの電極に接続し、かつ、前記双方向性サイリスタ素子
のアノード電極とゲート電極の間に定電圧素子あるいは
ダイオードを接続したことを特徴とするサージ防護素
子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30284991A JPH05145065A (ja) | 1991-11-19 | 1991-11-19 | サージ防護素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30284991A JPH05145065A (ja) | 1991-11-19 | 1991-11-19 | サージ防護素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05145065A true JPH05145065A (ja) | 1993-06-11 |
Family
ID=17913839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30284991A Pending JPH05145065A (ja) | 1991-11-19 | 1991-11-19 | サージ防護素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05145065A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014613A (ja) * | 2009-06-30 | 2011-01-20 | Sanken Electric Co Ltd | 半導体装置 |
JP2011040590A (ja) * | 2009-08-12 | 2011-02-24 | Sanken Electric Co Ltd | 半導体装置 |
-
1991
- 1991-11-19 JP JP30284991A patent/JPH05145065A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014613A (ja) * | 2009-06-30 | 2011-01-20 | Sanken Electric Co Ltd | 半導体装置 |
JP2011040590A (ja) * | 2009-08-12 | 2011-02-24 | Sanken Electric Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
US9087809B2 (en) | Ultra-fast breakover diode | |
US4322767A (en) | Bidirectional solid-state protector circuitry using gated diode switches | |
US5166089A (en) | Method of making electrostatic discharge protection for semiconductor input devices | |
US10304970B2 (en) | Packaged overvoltage protection circuit for triggering thyristors | |
US5828089A (en) | Full protection component for a subscriber line interface circuit | |
US3886432A (en) | Overvoltage protective circuit for high power thyristors | |
US4509089A (en) | Two-pole overcurrent protection device | |
US3427512A (en) | Semiconductor low voltage switch | |
US4323942A (en) | Solid-state protector circuitry using gated diode switch | |
US4797720A (en) | Controlled breakover bidirectional semiconductor switch | |
US20140332841A1 (en) | High voltage breakover diode having comparable forward breakover and reverse breakdown voltages | |
US5274253A (en) | Semiconductor protection device against abnormal voltage | |
JPH05145065A (ja) | サージ防護素子 | |
CA1163020A (en) | High voltage semiconductor device having improvements to the dv/dt capability and plasma spreading | |
US4071779A (en) | Semiconductor switch | |
IE71164B1 (en) | Protection of power integrated circuits against load voltage surges | |
US4271445A (en) | Solid-state protector circuitry using gated diode switch | |
JP2747908B2 (ja) | 2端子pnpnサージ防護デバイス | |
US4084207A (en) | Adjustable overvoltage protected circuit for high power thyristors | |
GB2208257A (en) | Overvoltage protector | |
US20020125507A1 (en) | Interruptable high-voltage current limiter suitable for monolithic integration | |
JP2781298B2 (ja) | サージ防護素子 | |
JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
US4080538A (en) | Method of controlling switching of PNPN semiconductor switching device |