JPH05144805A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05144805A
JPH05144805A JP33435791A JP33435791A JPH05144805A JP H05144805 A JPH05144805 A JP H05144805A JP 33435791 A JP33435791 A JP 33435791A JP 33435791 A JP33435791 A JP 33435791A JP H05144805 A JPH05144805 A JP H05144805A
Authority
JP
Japan
Prior art keywords
region
silicon substrate
element isolation
oxygen
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33435791A
Other languages
English (en)
Inventor
Kiwa Yoneda
喜和 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33435791A priority Critical patent/JPH05144805A/ja
Publication of JPH05144805A publication Critical patent/JPH05144805A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 シリコン基板の素子分離の形状を制御するこ
とのできる素子分離方法を得る。 【構成】 シリコン基板上に薄い酸化膜、窒化膜を形成
し、窒化膜をパターニングした後に、酸素注入、窒素注
入を行い、LOCOS酸化し、窒化膜、酸化膜を除去す
る。また、シリコン基板上に薄い酸化膜、窒化膜を形成
し、窒化膜をパターニングした後に、エッチングし、酸
素注入、窒素注入を行い、LOCOS酸化し、窒化膜、
酸化膜を除去する。 【効果】 素子分離の形状を制御でき、分離の深さを深
くするとともに、バーズビークを低減することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に半導体基板上に素子分離領域を形成する方
法に関するものである。
【0002】
【従来の技術】シリコン基板を素子分離するには、LO
COS分離,トレンチ分離などがある。ここでは、最も
一般的な分離であるLOCOS分離を図を用いて説明す
る。
【0003】図6は従来のLOCOS分離を示す工程断
面図である。まず、シリコン基板1に薄い熱酸化膜2と
CVD窒化膜3を堆積する。次に、フォトリソグラフィ
ーにより素子の形成される領域(活性領域)にレジスト
パターンを形成する。これをマスクとして、窒化膜3を
エッチングする。レジストを除去した後(図6(a))に、
窒化膜3をマスクとしてO2 /H2 O雰囲気で、例えば
1000℃で酸化する。このとき、窒化膜は耐酸化性が
強いため、活性領域はほとんど酸化されず、非活性領域
(フィールド領域)のみが酸化される(図6(b))。この
工程をLOCOS(Local Oxidation of Silicon) 酸化
と呼び、分離酸化膜をフィールド酸化膜4と呼ぶ。この
後、窒化膜3を除去し、下地の薄い熱酸化膜2をエッチ
ングする。これでLOCOS素子分離が完了する(図6
(c))。
【0004】
【発明が解決しようとする課題】従来のシリコン基板の
LOCOS分離は以上のようになされているので、図6
(b) に図示されているように、分離の深さや横方向への
広がりを制御できない。また、活性領域の仕上がり寸法
l+2mは、マスク寸法lに比べてバーズビーク分2m
だけ小さくなるといった問題点があった。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、分離酸化膜の形状を素子に適す
る形に製造することができ、バーズビークの低減やシリ
コン基板表面の段差を小さくすることができる素子分離
領域の形成方法を提供することを目的とする。
【0006】
【課題を解決するための手段】この発明に係る、シリコ
ン基板上に素子分離領域を形成する方法は、シリコン基
板の素子分離領域となるべき領域に高濃度の酸素を注入
し、さらに前記酸素注入工程よりも高エネルギーで高濃
度の窒素を注入し、素子分離酸化を行うものである。
【0007】またこの発明に係る、シリコン基板上に素
子分離領域を形成する方法は、シリコン基板の素子分離
領域となるべき領域に高濃度の酸素を注入し、前記高濃
度酸素注入層の両側部にのみ、前記酸素注入工程よりも
高濃度の窒素を注入し、素子分離酸化を行うものであ
る。
【0008】またこの発明に係る、シリコン基板上に素
子分離領域を形成する方法は、シリコン基板の素子分離
領域となるべき領域に高濃度の酸素を注入し、前記高濃
度の酸素注入層の両側部の一方のみに、前記酸素注入工
程よりも高濃度の窒素を注入し、素子分離酸化を行うも
のである。
【0009】またこの発明に係る、シリコン基板上に素
子分離領域を形成する方法は、シリコン基板の素子分離
領域となるべき領域をエッチングし、高濃度の酸素を注
入し、前記エッチングしてできた凹部の両側面に高濃度
の窒素を注入し、素子分離酸化を行うものである。
【0010】またこの発明に係る、シリコン基板上に素
子分離領域を形成する方法は、シリコン基板の素子分離
領域となるべき領域をエッチングし、高濃度の酸素を注
入し、前記エッチングしてできた凹部の片側側面に高濃
度の窒素を注入し、素子分離酸化を行うものである。
【0011】
【作用】この発明に係るシリコン基板の素子分離方法に
おいては、シリコン基板の素子分離領域となるべき領域
に高濃度の酸素を注入し、さらに前記酸素注入工程より
も高エネルギーで高濃度の窒素を注入し、素子分離酸化
を行うするようにしたので、また、シリコン基板の素子
分離領域となるべき領域に高濃度の酸素を注入し、前記
高濃度酸素注入層の両側部、あるいはその一方にのみ、
前記酸素注入工程よりも高濃度の窒素を注入し、素子分
離酸化を行うようにしたので、また、シリコン基板の素
子分離領域となるべき領域をエッチングし、高濃度の酸
素を注入し、前記エッチングしてできた凹部の両、ある
いは片側側面に高濃度の窒素を注入し、素子分離酸化を
行うようにしたので、分離の形状を制御し、分離の深さ
を深くするとともに、バーズビークを低減することがで
きる。
【0012】
【実施例】以下、この発明の一実施例を図を用いて説明
する。図1は本発明の第1の実施例による素子分離方法
を示す断面図である。図1(a) において、1はシリコン
基板、2は薄い熱酸化膜、3は窒化膜であり、これらは
従来例と同様に、薄い熱酸化膜2,CVD窒化膜3を形
成した後、窒化膜3をリソグラフィーによってパターニ
ングしたものである。図1(b) において、5は高濃度の
酸素イオン注入層、6は高濃度の窒素イオン注入層であ
る。酸素イオンの注入エネルギーは窒素イオンの注入エ
ネルギーよりも小さく、窒素イオンの注入エネルギーに
より、分離酸化膜の深さが決められる。次に、図1(c)
に示すように、素子全面を酸化し、フィールド酸化膜4
を形成する。
【0013】最後に、図1(d) では、窒化膜3と薄い酸
化膜2を除去し、LOCOS分離を完了する。
【0014】このように本実施例では、従来のLOCO
S分離工程と異なり、LOCOS酸化前に非活性領域に
高濃度の酸素の注入と、より高エネルギーで高濃度の窒
素を注入しているために、フィールド分離酸化膜は酸素
イオンの存在によりシリコン基板内での厚みを増すこと
ができ、また窒素イオンの注入エネルギーを制御するこ
とによりフィールド酸化膜のシリコン基板内の厚みを制
御することができる。また、素子分離膜のシリコン基板
内での厚みを増すことにより、シリコン基板表面の段差
を小さくすることができる。
【0015】図2は本発明の第2の実施例による素子分
離を示す断面図である。上記第1の実施例と同様に、窒
化膜パターン3を形成した後、高濃度酸素を注入(図2
(a))する。次に、図2(b) に示すように、レジストパタ
ーン7を形成した後、前記高濃度酸素注入領域15の片
端部により高濃度な窒素を注入し、窒素領域16aを設
ける。そして、レジストパターン7を除去した後、図2
(c) に示すように、再びレジストパターン8を形成し、
高濃度酸素注入領域15のもう一方の端部に窒素領域1
6aと同様、高濃度な窒素を注入し、窒素領域16bを
形成する。次に、レジストパターン8を除去した後、L
OCOS酸化を行い、フィールド酸化膜24を形成する
(図2(d))。最後に、図2(e) に示すように、薄い熱酸
化膜2と窒化膜3を除去し、LOCOS素子分離法を完
了する。
【0016】このように本実施例では、非活性領域に高
濃度な酸素を注入し、その酸素注入領域の両端部に、よ
り高濃度な窒素領域を設けたので、フィールド酸化膜の
シリコン基板内の厚みを増すことができ、シリコン基板
表面の段差を小さくすることができる上に、非活性領域
両端部の高濃度窒素領域によりバーズビークを抑えるこ
とができ、活性領域の縮小を防ぐことができる。
【0017】図3は本発明の第3の実施例による素子分
離を示す断面図である。上記第2の実施例と同様に、ま
ず高濃度酸素注入層25を形成した後、図3(b) に図示
されているように、高濃度窒素注入層26を形成する。
その後、LOCOS酸化を行い、フィールド酸化膜34
を形成する(図3(c))。最後に図3(d)に示したよう
に、薄い熱酸化膜2と窒化膜3を除去し、素子分離方法
を完了する。
【0018】このように本実施例では、非活性領域に高
濃度な酸素を注入し、その酸素注入領域の片端部に、よ
り高濃度な窒素領域を設けたので、フィールド酸化膜の
シリコン基板内の厚みを増すことができ、シリコン基板
表面の段差を小さくすることができる上に、非活性領域
片端部の高濃度窒素領域によりバーズビークを抑えるこ
とができ、活性領域の縮小を防ぐことができる。
【0019】本実施例では、第2の実施例に比べてバー
ズビークを抑える効果は少ないが、製造工程が少なく、
かつ非対称な形状を形成することができる。
【0020】図4は本発明の第4の実施例による素子分
離を示す断面図である。前記第1の実施例と同様、シリ
コン基板1上に薄い熱酸化膜2、CVD窒化膜3を形成
する。前記窒化膜パターン3を形成した後、シリコン基
板をエッチング9する(図4(b))。次に、高濃度酸素を
注入する(図4(b))。そして、高濃度の窒素10をエッ
チング領域9の両側に斜めに注入し、高濃度窒素注入領
域36を形成する(図4(c))。次に、LOCOS酸化を
行い、フィールド酸化膜44を形成する(図4(e))。最
後に、図4(f) に示すように、薄い熱酸化膜2と窒化膜
3を除去し、素子分離方法を完了する。
【0021】このように本実施例では、非活性領域とな
る領域のシリコン基板をエッチングして、高濃度な酸素
を注入し、エッチング領域9の両側に高濃度な窒素領域
を設けたので、フィールド酸化膜のシリコン基板内の厚
みを増すことができ、シリコン基板表面の段差を小さく
することができる上に、エッチング領域両端部の高濃度
窒素領域によりバーズビークを抑えることができ、活性
領域の縮小を防ぐことができる。
【0022】図5は本発明の第5の実施例による素子分
離を示す断面図である。上記第4の実施例と同様に、シ
リコン基板をエッチングした後(図5(b))、高濃度の窒
素10をエッチング領域9の片側に斜めに注入し、高濃
度窒素注入領域46を形成する(図5(d))。
【0023】次に、LOCOS酸化を行い、フィールド
酸化膜54を形成する(図5(e))。最後に、図5(f) に
示すように、薄い熱酸化膜2と窒化膜3を除去し、素子
分離方法を完了する。
【0024】このように本実施例では、第4の実施例に
比べてバーズビークを抑える効果は少ないが、同様の効
果を奏し、さらに非対称な形状を形成できる。
【0025】
【発明の効果】以上のように、この発明によれば、シリ
コン基板の素子分離領域となるべき領域に高濃度の酸素
を注入し、さらに前記酸素注入工程よりも高エネルギー
で高濃度の窒素を注入し、素子分離酸化を行うようにし
たので、素子分離をシリコン基板深くまで行えるととも
にシリコン基板表面の段差を小さくすることができる。
【0026】また、シリコン基板の素子分離領域となる
べき領域に高濃度の酸素を注入し、前記高濃度酸素注入
層の両側部、あるいはその一方にのみ、前記酸素注入工
程よりも高濃度の窒素を注入し、素子分離酸化を行うよ
うにしたので、素子分離をシリコン基板深くまで行える
とともにシリコン基板表面の段差を小さくすることがで
き、さらにバーズビークを低減することができる。
【0027】また、シリコン基板の素子分離領域となる
べき領域をエッチングし、高濃度の酸素を注入し、前記
エッチングしてできた凹部の両、あるいは片側側面に高
濃度の窒素を注入し、素子分離酸化を行うようにしたの
で、素子分離をシリコン基板深くまで行えるとともにシ
リコン基板表面の段差を小さくすることができ、さらに
バーズビークを低減することができるという効果があ
る。
【図面の簡単な説明】
【図1】この発明の第1の実施例によるシリコン基板の
素子分離を示す断面図である。
【図2】この発明の第2の実施例によるシリコン基板の
素子分離を示す断面図である。
【図3】この発明の第3の実施例によるシリコン基板の
素子分離を示す断面図である。
【図4】この発明の第4の実施例によるシリコン基板の
素子分離を示す断面図である。
【図5】この発明の第5の実施例によるシリコン基板の
素子分離を示す断面図である。
【図6】従来のシリコン基板の素子分離を示す断面図で
ある。
【符号の説明】
1 シリコン基板 2 薄い酸化膜 3 窒化膜 4 分離酸化膜 5 高濃度酸素注入層 6 高濃度窒素注入層 7 パターニングされたレジスト 8 パターニングされたレジスト 9 エッチング領域 10 斜め高濃度窒素注入 14 分離酸化膜 15 高濃度酸素注入層 16a 高濃度窒素注入層 16b 高濃度窒素注入層 17 パターニングされたレジスト 20 斜め高濃度窒素注入 24 分離酸化膜 25 高濃度酸素注入層 26 高濃度窒素注入層 34 分離酸化膜 35 高濃度酸素注入層 36 高濃度窒素注入層 44 分離酸化膜 45 高濃度酸素注入層 46 高濃度窒素注入層 54 分離酸化膜 l 窒化膜パターンの幅 m バーズビークの伸び

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に素子分離領域を形成す
    る方法において、 前記シリコン基板の素子分離領域となるべき領域に高濃
    度の酸素を注入する工程と、 前記領域に前記酸素注入工程よりも高エネルギーで高濃
    度の窒素を注入する工程と、 前記処理した領域を酸化する工程とを有することを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 シリコン基板上に素子分離領域を形成す
    る方法において、 前記シリコン基板の素子分離領域となるべき領域に高濃
    度の酸素を注入する工程と、 前記高濃度酸素注入層の両側部にのみ、前記酸素注入工
    程よりも高濃度の窒素を注入する工程と、 前記処理した領域を酸化する工程とを有することを特徴
    とする半導体装置の製造方法。
  3. 【請求項3】 シリコン基板上に素子分離領域を形成す
    る方法において、 前記シリコン基板の素子分離領域となるべき領域に高濃
    度の酸素を注入する工程と、 前記高濃度の酸素注入層の両側部の一方のみに、前記酸
    素注入工程よりも高濃度の窒素を注入する工程と、 前記処理した領域を酸化する工程とを有することを特徴
    とする半導体装置の製造方法。
  4. 【請求項4】 シリコン基板上に素子分離領域を形成す
    る方法において、 前記シリコン基板の素子分離領域となるべき領域をエッ
    チングする工程と、 前記領域に高濃度の酸素を注入する工程と、 前記エッチングしてできた凹部の両側面に高濃度の窒素
    を注入する工程と、 前記処理した領域を酸化する工程とを有することを特徴
    とする半導体装置の製造方法。
  5. 【請求項5】 シリコン基板上に素子分離領域を形成す
    る方法において、 前記シリコン基板の素子分離領域となるべき領域をエッ
    チングする工程と、 前記領域に高濃度の酸素を注入する工程と、 前記エッチングしてできた凹部の片側側面に高濃度の窒
    素を注入する工程と、 前記処理した領域を酸化する工程とを有することを特徴
    とする半導体装置の製造方法。
JP33435791A 1991-11-22 1991-11-22 半導体装置の製造方法 Pending JPH05144805A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33435791A JPH05144805A (ja) 1991-11-22 1991-11-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33435791A JPH05144805A (ja) 1991-11-22 1991-11-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05144805A true JPH05144805A (ja) 1993-06-11

Family

ID=18276472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33435791A Pending JPH05144805A (ja) 1991-11-22 1991-11-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05144805A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599731A (en) * 1994-07-06 1997-02-04 Hyundai Electronics Industries Co., Ltd. Method of forming a field oxide film in a semiconductor device
US5712186A (en) * 1996-06-12 1998-01-27 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length
US5841171A (en) * 1996-05-08 1998-11-24 Mitsubishi Denki Kabushiki Kaisha SOI Semiconductor devices
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
US7855744B2 (en) 2005-06-24 2010-12-21 Canon Kabushiki Kaisha Image pickup apparatus and a notification operation control method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
US5599731A (en) * 1994-07-06 1997-02-04 Hyundai Electronics Industries Co., Ltd. Method of forming a field oxide film in a semiconductor device
US5841171A (en) * 1996-05-08 1998-11-24 Mitsubishi Denki Kabushiki Kaisha SOI Semiconductor devices
US6096583A (en) * 1996-05-08 2000-08-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5712186A (en) * 1996-06-12 1998-01-27 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length
US6333243B1 (en) 1996-06-12 2001-12-25 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length
US7855744B2 (en) 2005-06-24 2010-12-21 Canon Kabushiki Kaisha Image pickup apparatus and a notification operation control method

Similar Documents

Publication Publication Date Title
US6358819B1 (en) Dual gate oxide process for deep submicron ICS
JPH05144805A (ja) 半導体装置の製造方法
KR100195846B1 (ko) 반도체 장치의 제조 방법
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPH098020A (ja) 半導体装置の製造方法
JPH07307305A (ja) 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法
JPH0268930A (ja) 半導体装置の製造法
KR960014453B1 (ko) 필드 산화막 제조방법
JPH0779101B2 (ja) 半導体装置の製法
KR100239669B1 (ko) 반도체 디바이스의 필드 산화 마스크 및 그것의 제조방법
JPS6331124A (ja) 半導体装置の製造方法
JPH0316150A (ja) 半導体素子の製造方法
JPH04123431A (ja) 半導体装置及びその製造方法
JPH01179431A (ja) 半導体装置の製造方法
JPS61290754A (ja) 半導体装置の製造方法
JPS61184833A (ja) 半導体装置の製造方法
JPH06167802A (ja) 位相シフトマスクの製造方法
KR960000381B1 (ko) 반도체소자의 필드산화막 형성방법
JPH03229421A (ja) 半導体装置の製造方法
JPH02206148A (ja) 半導体装置の製造方法
JPS58180062A (ja) 半導体装置の製造方法
JPS60245250A (ja) 半導体装置の製造方法
JPH1167752A (ja) 半導体装置の製造方法
JPH04309226A (ja) 半導体装置の製造方法
JPS62248236A (ja) 半導体装置の製造方法