JPH05144370A - 微小電界放出陰極アレイ - Google Patents
微小電界放出陰極アレイInfo
- Publication number
- JPH05144370A JPH05144370A JP33902991A JP33902991A JPH05144370A JP H05144370 A JPH05144370 A JP H05144370A JP 33902991 A JP33902991 A JP 33902991A JP 33902991 A JP33902991 A JP 33902991A JP H05144370 A JPH05144370 A JP H05144370A
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- gate electrode
- emission cathode
- electrode
- cathode array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】本発明は微小電界放出陰極アレイに関し、特
に、電子を放出するエミッタコーンを幾つかづつまとめ
て小ブロックにし、ある一部で電極間短絡が発生した場
合にも障害がその小ブロックだけに限定されるようにし
て、アレイ全体の信頼性を向上させることを目的とす
る。 【構成】基板１上に複数の先端が尖ったコーン２が形成
され、夫々のコーン２Ｋ先端２０を取り囲んでゲート電
極開口部３が設けられ、前記コーン２の先端２０から電
界放出により電子ビームが取り出されてなる微小電界放
出陰極アレイにおいて、前記コーン２を複数個づつまと
めて小ブロック４とし、該小ブロック４毎に膜状に形成
されているゲート電極３０へ供電する引き出し電極部３
１が設けられ、該引き出し電極部３１が前記小ブロック
４内での電極間短絡発生時に過電流により溶断されるよ
うにして微小電界放出陰極アレイを構成する。
に、電子を放出するエミッタコーンを幾つかづつまとめ
て小ブロックにし、ある一部で電極間短絡が発生した場
合にも障害がその小ブロックだけに限定されるようにし
て、アレイ全体の信頼性を向上させることを目的とす
る。 【構成】基板１上に複数の先端が尖ったコーン２が形成
され、夫々のコーン２Ｋ先端２０を取り囲んでゲート電
極開口部３が設けられ、前記コーン２の先端２０から電
界放出により電子ビームが取り出されてなる微小電界放
出陰極アレイにおいて、前記コーン２を複数個づつまと
めて小ブロック４とし、該小ブロック４毎に膜状に形成
されているゲート電極３０へ供電する引き出し電極部３
１が設けられ、該引き出し電極部３１が前記小ブロック
４内での電極間短絡発生時に過電流により溶断されるよ
うにして微小電界放出陰極アレイを構成する。
Description
【０００１】
【産業上の利用分野】本発明は微小電界放出陰極アレイ
に関する。詳しくは、電子を放出するエミッタコーンを
幾つかづつまとめて小ブロックにし、ある一部分で電極
間短絡が発生した場合にも障害がその小ブロックだけに
限定されるようにして、アレイ全体の信頼性を向上する
ようにした微小電界放出陰極アレイの構造の改良に関す
る。
に関する。詳しくは、電子を放出するエミッタコーンを
幾つかづつまとめて小ブロックにし、ある一部分で電極
間短絡が発生した場合にも障害がその小ブロックだけに
限定されるようにして、アレイ全体の信頼性を向上する
ようにした微小電界放出陰極アレイの構造の改良に関す
る。
【０００２】
【従来の技術】微小電界放出陰極は極微小のマイクロ波
真空管や微小な表示素子など、いわゆる、真空マイクロ
デバイス用の放射電極として欠くことのできない構成要
素である。
真空管や微小な表示素子など、いわゆる、真空マイクロ
デバイス用の放射電極として欠くことのできない構成要
素である。
【０００３】図５は微小電界放出陰極の構造を示す図
で、同図（イ）は斜視図、同図（ロ）は断面図である。
で、同図（イ）は斜視図、同図（ロ）は断面図である。
【０００４】たとえば、半導体からなる基板１’にエミ
ッタとなるコーン２を形成し、その先端20’を取り囲む
ようにゲート電極30を形成する。基板１’とゲート電極
30は図示してないゲート絶縁膜で分離されており、ま
た、コーンの先端20’の周囲はゲート電極開口部３が開
いている構造である。微小電界放出陰極の動作特性を決
める主なパラメータはゲート電極開口部３の半径
（R9），コーン２の高さ(Ht )，ゲート絶縁膜の厚さ（H
9）などである。
ッタとなるコーン２を形成し、その先端20’を取り囲む
ようにゲート電極30を形成する。基板１’とゲート電極
30は図示してないゲート絶縁膜で分離されており、ま
た、コーンの先端20’の周囲はゲート電極開口部３が開
いている構造である。微小電界放出陰極の動作特性を決
める主なパラメータはゲート電極開口部３の半径
（R9），コーン２の高さ(Ht )，ゲート絶縁膜の厚さ（H
9）などである。
【０００５】なお、この例では基板１’の半導体がカソ
ード電極を兼ねている構造であるが、基板に絶縁体を用
い導体膜からなるカソード電極をコーンとの間に設けて
もよい。通常、これらは半導体ＩＣなどで公知のホトリ
ソグラフィ技術を用いて作製され、従って、数μm 以下
の大きさに構成することが容易である。
ード電極を兼ねている構造であるが、基板に絶縁体を用
い導体膜からなるカソード電極をコーンとの間に設けて
もよい。通常、これらは半導体ＩＣなどで公知のホトリ
ソグラフィ技術を用いて作製され、従って、数μm 以下
の大きさに構成することが容易である。
【０００６】いま、コーン２をマイナスにしゲート電極
30をプラスにして電圧を上げていくと、先端20’から電
子が放出されて微小電界放出陰極として動作する。
30をプラスにして電圧を上げていくと、先端20’から電
子が放出されて微小電界放出陰極として動作する。
【０００７】以上の例はエミッタコーンが１つの場合の
例であるが、用途によってはこのようなコーン２を一枚
の基板に複数個配列してアレイとしてのデバイスを構成
する場合がある。
例であるが、用途によってはこのようなコーン２を一枚
の基板に複数個配列してアレイとしてのデバイスを構成
する場合がある。
【０００８】図６は微小電界放出陰極アレイの応用例を
示す図で、ディスプレイ装置などに応用する場合を原理
的に図示したものである。同図（イ）は要部の構成を示
す断面図、同図（ロ）はその駆動方法を説明する図であ
る。
示す図で、ディスプレイ装置などに応用する場合を原理
的に図示したものである。同図（イ）は要部の構成を示
す断面図、同図（ロ）はその駆動方法を説明する図であ
る。
【０００９】図中、50’は微小電界放出陰極アレイで上
記に説明した微小電界放出陰極を多数基板１’上に形成
したものであり、２次元的に埋め尽くすように配列する
か、あるいは、縦横複数列の微小電界放出陰極群をＸ−
Ｙマトリクス状に配列してある。
記に説明した微小電界放出陰極を多数基板１’上に形成
したものであり、２次元的に埋め尽くすように配列する
か、あるいは、縦横複数列の微小電界放出陰極群をＸ−
Ｙマトリクス状に配列してある。
【００１０】微小電界放出陰極アレイ自体はすでに公知
であり、たとえば、本発明者らが既に発表した方法によ
り所定の大きさとピッチで形成すればよい（1990電子情
報通信学会秋期全国大会SC-8-2,5-28-2 参照）。
であり、たとえば、本発明者らが既に発表した方法によ
り所定の大きさとピッチで形成すればよい（1990電子情
報通信学会秋期全国大会SC-8-2,5-28-2 参照）。
【００１１】この微小電界放出陰極アレイ50’と対面す
るようにガラス板などからなる透明電極10の下面に、ア
ノード電極12，たとえば、厚さ200 〜300 nmのITO （In
2 O3-SnO2 ）膜からなる大きさ100 ×100 μm 程度のも
のを30μm 程度のピッチで配置し、その上にはそれぞれ
アノード電極12よりも小さめの蛍光体ドット11，たとえ
ば、厚さ２μm のZnO:Znからなる膜が各画素を構成して
いる。
るようにガラス板などからなる透明電極10の下面に、ア
ノード電極12，たとえば、厚さ200 〜300 nmのITO （In
2 O3-SnO2 ）膜からなる大きさ100 ×100 μm 程度のも
のを30μm 程度のピッチで配置し、その上にはそれぞれ
アノード電極12よりも小さめの蛍光体ドット11，たとえ
ば、厚さ２μm のZnO:Znからなる膜が各画素を構成して
いる。
【００１２】両基板を、たとえば、200 μm 程度の間隔
をあけて図示したごとく対面配置して固定しディスプレ
イパネル100 が構成される。
をあけて図示したごとく対面配置して固定しディスプレ
イパネル100 が構成される。
【００１３】以上のディスプレイパネル100 を駆動制御
するには、たとえば、同図（ロ）に示したように制御回
路200 ，すなわち、アノード選択回路をアノード電極１
２に接続し、ゲート電源260 で印加されたゲート電圧に
より一斉に引き出された電子が制御回路200 により選択
された特定のアノード電極12だけに強く引きつけられる
ようにする。特定のアノード電極12に引き付けられた電
子はそのアノード電極12の上に形成された蛍光体ドット
11を照射して発光させる。
するには、たとえば、同図（ロ）に示したように制御回
路200 ，すなわち、アノード選択回路をアノード電極１
２に接続し、ゲート電源260 で印加されたゲート電圧に
より一斉に引き出された電子が制御回路200 により選択
された特定のアノード電極12だけに強く引きつけられる
ようにする。特定のアノード電極12に引き付けられた電
子はそのアノード電極12の上に形成された蛍光体ドット
11を照射して発光させる。
【００１４】すなわち、制御回路200 により正電位を与
えるアノード電極12を適宜選択することにより任意の蛍
光体ドット11を発光させることができるので、ディスプ
レイ装置として動作する。
えるアノード電極12を適宜選択することにより任意の蛍
光体ドット11を発光させることができるので、ディスプ
レイ装置として動作する。
【００１５】図７は従来の微小電界放出陰極アレイの構
成例を示す図で、同図（イ）は斜視図、同図（ロ）は部
分拡大図、同図（ハ）はＸ−Ｘ断面図である。
成例を示す図で、同図（イ）は斜視図、同図（ロ）は部
分拡大図、同図（ハ）はＸ−Ｘ断面図である。
【００１６】この例では基板１にガラス基板を用い、そ
の上にカソード電極６を形成したあと、絶縁膜７と電子
を放出する多数のコーン２とを図示したごとく２次元的
に形成し、さらに、各コーンの先端20を取り囲むように
ゲート開口部３を設けたゲート電極30を積層形成して、
微小電界放出陰極アレイ50’が構成されている。図では
コーン２を２次元的に埋め尽くすように配列している
が、画素単位に縦横複数列の微小電界放出陰極群をＸ−
Ｙマトリクス状に配列している例もある（IEEE Trans.o
n ElectronDevice,Vol.36,p225,1989 参照）。
の上にカソード電極６を形成したあと、絶縁膜７と電子
を放出する多数のコーン２とを図示したごとく２次元的
に形成し、さらに、各コーンの先端20を取り囲むように
ゲート開口部３を設けたゲート電極30を積層形成して、
微小電界放出陰極アレイ50’が構成されている。図では
コーン２を２次元的に埋め尽くすように配列している
が、画素単位に縦横複数列の微小電界放出陰極群をＸ−
Ｙマトリクス状に配列している例もある（IEEE Trans.o
n ElectronDevice,Vol.36,p225,1989 参照）。
【００１７】
【発明が解決しようとする課題】微小電界放出陰極アレ
イ50’の各陰極部分は既に述べたごとく、数μm φ程度
の大きさで数μm のピッチに配列することが可能であ
り、100 ×100 μm 程度の大きさの画素に対して数100
個といった放出陰極を配設することができ、明るい表示
と個々の陰極の特性による輝度むらなどに対する冗長性
が高いといった長所がある。
イ50’の各陰極部分は既に述べたごとく、数μm φ程度
の大きさで数μm のピッチに配列することが可能であ
り、100 ×100 μm 程度の大きさの画素に対して数100
個といった放出陰極を配設することができ、明るい表示
と個々の陰極の特性による輝度むらなどに対する冗長性
が高いといった長所がある。
【００１８】しかし、何らかの障害、たとえば、導電性
の塵埃やエミッタコーンのかけ屑などにより、コーン２
の先端20とゲート電極30とが短絡したような場合には、
画素あるいはディスプレイ画面全体にわたって電子放出
が停止してしまうといった致命的な問題が生じ、その解
決が必要であった。
の塵埃やエミッタコーンのかけ屑などにより、コーン２
の先端20とゲート電極30とが短絡したような場合には、
画素あるいはディスプレイ画面全体にわたって電子放出
が停止してしまうといった致命的な問題が生じ、その解
決が必要であった。
【００１９】本発明は上記の点に鑑みてなされたもので
あり、一部においてコーンのとゲート電極とが短絡した
としても装置全体としての動作を保障し得る微小電界放
出陰極アレイを提供することを目的とする。
あり、一部においてコーンのとゲート電極とが短絡した
としても装置全体としての動作を保障し得る微小電界放
出陰極アレイを提供することを目的とする。
【００２０】
【課題を解決するための手段】上記の課題は、基板１上
に複数の先端が尖ったコーン２が形成され、それぞれの
コーン２の先端20を取り囲んでゲート電極開口部３が設
けられ、前記コーン２の先端20から電界放出により電子
ビームが取り出されてなる微小電界放出陰極アレイにお
いて、前記コーン２を複数個づつまとめて小ブロック４
とし、該小ブロック４毎に膜状に形成されているゲート
電極30へ給電する引き出し電極部31が設けられ、該引き
出し電極部31が前記小ブロック４内での電極間短絡発生
時に過電流によって溶断されるように構成した微小電界
放出陰極アレイによって解決することができる。
に複数の先端が尖ったコーン２が形成され、それぞれの
コーン２の先端20を取り囲んでゲート電極開口部３が設
けられ、前記コーン２の先端20から電界放出により電子
ビームが取り出されてなる微小電界放出陰極アレイにお
いて、前記コーン２を複数個づつまとめて小ブロック４
とし、該小ブロック４毎に膜状に形成されているゲート
電極30へ給電する引き出し電極部31が設けられ、該引き
出し電極部31が前記小ブロック４内での電極間短絡発生
時に過電流によって溶断されるように構成した微小電界
放出陰極アレイによって解決することができる。
【００２１】具体的には、前記引き出し電極31がゲート
電極30を形成している電極膜の狭小部分であるようにし
たり、前記該小ブロック４毎に膜状に形成されているゲ
ート電極30に接続された低融点導体路からなるようにし
て効果的に解決できる。
電極30を形成している電極膜の狭小部分であるようにし
たり、前記該小ブロック４毎に膜状に形成されているゲ
ート電極30に接続された低融点導体路からなるようにし
て効果的に解決できる。
【００２２】また、上記の課題は、基板１上に複数の先
端が尖ったコーン２が形成され、それぞれのコーン２の
先端２０を取り囲んでゲート電極開口部３が設けられ、
前記コーン２の先端２０から電界放出により電子ビーム
が取り出されてなる微小電界放出陰極アレイにおいて、
前記コーン２を複数個づつまとめて小ブロック４とし、
この小ブロック４毎に膜状に形成されているゲート電極
４１を高抵抗材料により構成したことを特徴とする微小
電界放出陰極アレイによって解決することができる。
端が尖ったコーン２が形成され、それぞれのコーン２の
先端２０を取り囲んでゲート電極開口部３が設けられ、
前記コーン２の先端２０から電界放出により電子ビーム
が取り出されてなる微小電界放出陰極アレイにおいて、
前記コーン２を複数個づつまとめて小ブロック４とし、
この小ブロック４毎に膜状に形成されているゲート電極
４１を高抵抗材料により構成したことを特徴とする微小
電界放出陰極アレイによって解決することができる。
【００２３】具体的には、前記コーン２の近傍位置にお
けるゲート電極４１を高抵抗材料により構成すると共
に、前記高抵抗材料よりなるゲート電極４１の周囲に低
抵抗材料よりなる配線４２を設けることにより効果的に
解決することができる。
けるゲート電極４１を高抵抗材料により構成すると共
に、前記高抵抗材料よりなるゲート電極４１の周囲に低
抵抗材料よりなる配線４２を設けることにより効果的に
解決することができる。
【００２４】
【作用】本発明によれば、微小電界放出陰極アレイの小
ブロック４毎に膜状に形成されているゲート電極30へ給
電する引き出し電極31が設けられ、その部分があたかも
ヒユーズとして動作するように構成されているので、か
りに、一部のコーン２がゲート電極30と短絡した場合に
も、電子放出停止の障害は該当する小ブロック４だけに
極限される。したがって、一画素領域内を多数の小ブロ
ック４で分割しておくことにより、冗長性が高まり装
置、たとえば、ディスプレイ装置の信頼性が向上する。
ブロック４毎に膜状に形成されているゲート電極30へ給
電する引き出し電極31が設けられ、その部分があたかも
ヒユーズとして動作するように構成されているので、か
りに、一部のコーン２がゲート電極30と短絡した場合に
も、電子放出停止の障害は該当する小ブロック４だけに
極限される。したがって、一画素領域内を多数の小ブロ
ック４で分割しておくことにより、冗長性が高まり装
置、たとえば、ディスプレイ装置の信頼性が向上する。
【００２５】また、ゲート電極４１を高抵抗材料により
構成とすることにより、コーン２とゲート電極４１が短
絡しても、このゲート電極４１に対応するブロックはコ
ーン２とゲート電極４１が同電位となり動作しなくなる
が、他のブロックのゲート電極４１は低抵抗材料よりな
る配線４２に接続されているため、他のブロックは正常
に動作する。従って、この構成によっても冗長性が高ま
り装置、たとえば、ディスプレイ装置の信頼性を向上さ
せることができる。
構成とすることにより、コーン２とゲート電極４１が短
絡しても、このゲート電極４１に対応するブロックはコ
ーン２とゲート電極４１が同電位となり動作しなくなる
が、他のブロックのゲート電極４１は低抵抗材料よりな
る配線４２に接続されているため、他のブロックは正常
に動作する。従って、この構成によっても冗長性が高ま
り装置、たとえば、ディスプレイ装置の信頼性を向上さ
せることができる。
【００２６】
【実施例】図１は本発明の第１実施例を示す図である。
同図（イ）は平面図で便宜上一画素領域５の部分だけを
示し、同図（ロ）はＡ−Ａ断面図、同図（ハ）はＢ−Ｂ
断面図である。
同図（イ）は平面図で便宜上一画素領域５の部分だけを
示し、同図（ロ）はＡ−Ａ断面図、同図（ハ）はＢ−Ｂ
断面図である。
【００２７】同図において、４は複数個の微小電界放出
陰極をまとめた小ブロック、５は１画素領域、３１は小
ブロック４内外のゲート電極３０間を接続する引き出し
電極部である。尚、前記の諸図面で説明したものと同等
の部分については同一符号を付してその説明は省略す
る。
陰極をまとめた小ブロック、５は１画素領域、３１は小
ブロック４内外のゲート電極３０間を接続する引き出し
電極部である。尚、前記の諸図面で説明したものと同等
の部分については同一符号を付してその説明は省略す
る。
【００２８】基板１としては、例えば厚さ1.1 mmのガラ
ス板を使用し、その上にカソード電極６となる、例えば
厚さ100 nmのＴａ膜をスパッタ法で形成する。
ス板を使用し、その上にカソード電極６となる、例えば
厚さ100 nmのＴａ膜をスパッタ法で形成する。
【００２９】その後、基板１上に絶縁膜７となる、例え
ば厚さ1000nmのSiO2膜を被着し、既に公知の方法でゲー
ト電極３０を形成する金属膜、例えば、厚さ150 nm程度
のＣｒ，Ｔａ，Ｍｏなどの膜を被着し、その膜に所定の
ゲート電極開口部３と、前記絶縁膜７にコーン用空孔を
形成し、空孔底面に露出したカソード電極６の上にコー
ン２が形成されるように、例えば、Ｍｏを垂直蒸着する
（J.Appl.Phys.,Vol.39,p3504,1968 参照）。
ば厚さ1000nmのSiO2膜を被着し、既に公知の方法でゲー
ト電極３０を形成する金属膜、例えば、厚さ150 nm程度
のＣｒ，Ｔａ，Ｍｏなどの膜を被着し、その膜に所定の
ゲート電極開口部３と、前記絶縁膜７にコーン用空孔を
形成し、空孔底面に露出したカソード電極６の上にコー
ン２が形成されるように、例えば、Ｍｏを垂直蒸着する
（J.Appl.Phys.,Vol.39,p3504,1968 参照）。
【００３０】すなわち、同図（イ）に示した如く１画素
領域５，例えば、100 ×100 μm の大きさの中に、９×
９＝81個のコーン２，すなわち、微小電界放出陰極をマ
トリクス状に形成する。ただし、それら81個は３×３＝
９個づつにまとめられた９つの小ブロック４で群分けさ
れており。各小ブロック４はゲート電極３０の切れ目
（たとえば、巾５μm 程度）によって図示したごとく堀
状に取り囲まれ、その一部に、たとえば、巾２〜３μm
の電極引き出し部３１が形成されて、各小ブロック４内
外のゲート電極30が電気的に接続されている。
領域５，例えば、100 ×100 μm の大きさの中に、９×
９＝81個のコーン２，すなわち、微小電界放出陰極をマ
トリクス状に形成する。ただし、それら81個は３×３＝
９個づつにまとめられた９つの小ブロック４で群分けさ
れており。各小ブロック４はゲート電極３０の切れ目
（たとえば、巾５μm 程度）によって図示したごとく堀
状に取り囲まれ、その一部に、たとえば、巾２〜３μm
の電極引き出し部３１が形成されて、各小ブロック４内
外のゲート電極30が電気的に接続されている。
【００３１】このように微小電界放出陰極アレイを構成
することにより、たとえば、図中のＸ，Ｙ（２，１）の
小ブロック４の中のの微小電界放出陰極が短絡した場
合には、この小ブロック４のゲート電極３０に流れる電
流はそこの引き出し電極部３１に集中するので高熱を発
生して溶断する。その結果、障害はＸ，Ｙ（２，１）の
小ブロック４だけに止まり、他の８個の小ブロック４は
正常に動作し続けるので、１画素領域５の表示も正常に
行われディスプレイ装置全体の信頼性が大巾に向上す
る。
することにより、たとえば、図中のＸ，Ｙ（２，１）の
小ブロック４の中のの微小電界放出陰極が短絡した場
合には、この小ブロック４のゲート電極３０に流れる電
流はそこの引き出し電極部３１に集中するので高熱を発
生して溶断する。その結果、障害はＸ，Ｙ（２，１）の
小ブロック４だけに止まり、他の８個の小ブロック４は
正常に動作し続けるので、１画素領域５の表示も正常に
行われディスプレイ装置全体の信頼性が大巾に向上す
る。
【００３２】たとえば、本実施例でゲート電極３０を厚
さ150 nmのＣｒ膜で形成し、引き出し電極部を巾２μm
の同一のＣｒ膜を残してホトエッチング法で形成した場
合、ゲート電極80ｖ，正常ゲート電流１μＡの微小電界
放出陰極アレイに対して、１つの小ブロック４のある１
つのコーン２が短絡すると約10ｍＡの大電流が流れ、そ
の小ブロック４の引き出し電極部３１は極めて短時間に
溶断することが確認された。
さ150 nmのＣｒ膜で形成し、引き出し電極部を巾２μm
の同一のＣｒ膜を残してホトエッチング法で形成した場
合、ゲート電極80ｖ，正常ゲート電流１μＡの微小電界
放出陰極アレイに対して、１つの小ブロック４のある１
つのコーン２が短絡すると約10ｍＡの大電流が流れ、そ
の小ブロック４の引き出し電極部３１は極めて短時間に
溶断することが確認された。
【００３３】図２は本発明の第２実施例を示す図であ
る。同図（イ）は平面図で１つの小ブロック４の部分だ
けを示してあり、同図（ロ）はＡ−Ａ断面図である。
る。同図（イ）は平面図で１つの小ブロック４の部分だ
けを示してあり、同図（ロ）はＡ−Ａ断面図である。
【００３４】上記の実施例では引き出し電極部３１はゲ
ート電極３０と同一の金属膜で形成されていたが、本実
施例では小ブロック４はゲート電極30の切れ目で堀状に
完全に取り囲まれて分離されており、その一部に、例え
ば、巾５〜10μm の別個の電極引き出し部３１を形成し
て、小ブロック４内外のゲート電極膜３０が接続されて
いる点が異なっている。
ート電極３０と同一の金属膜で形成されていたが、本実
施例では小ブロック４はゲート電極30の切れ目で堀状に
完全に取り囲まれて分離されており、その一部に、例え
ば、巾５〜10μm の別個の電極引き出し部３１を形成し
て、小ブロック４内外のゲート電極膜３０が接続されて
いる点が異なっている。
【００３５】通常、ゲート電極３０はＣｒ，Ｔａ，Ｍｏ
などの高融点金属で形成されているので、引き出し部電
極３１の巾は２μm 程度の狭いパターンに形成すること
が必要である。
などの高融点金属で形成されているので、引き出し部電
極３１の巾は２μm 程度の狭いパターンに形成すること
が必要である。
【００３６】そこで、本実施例ではゲート電極３０の切
れ目を小ブロック４の回りを完全に取り囲むように形成
し、その一部に比較的広い巾で引き出し部電極３１を、
例えば、ハンダのような低融点導体路により形成するも
のである。この場合には電極引き出し部３１の巾を５〜
10μm と広くすることができ、また、必要に応じて任意
の電流値で引き出し部電極３１が溶断するように設計す
ることが容易であるという利点がある。
れ目を小ブロック４の回りを完全に取り囲むように形成
し、その一部に比較的広い巾で引き出し部電極３１を、
例えば、ハンダのような低融点導体路により形成するも
のである。この場合には電極引き出し部３１の巾を５〜
10μm と広くすることができ、また、必要に応じて任意
の電流値で引き出し部電極３１が溶断するように設計す
ることが容易であるという利点がある。
【００３７】図３は本発明の第３実施例を示す図であ
る。同図（イ）は平面図で便宜上一画素領域５の部分だ
けを示し、同図（ロ）はＡ−Ａ断面図である。尚、同図
において前記の各図面で説明したものと同等の部分につ
いては同一符号を付してその説明は省略する。
る。同図（イ）は平面図で便宜上一画素領域５の部分だ
けを示し、同図（ロ）はＡ−Ａ断面図である。尚、同図
において前記の各図面で説明したものと同等の部分につ
いては同一符号を付してその説明は省略する。
【００３８】同図において、４は複数個の微小電界放出
陰極をまとめた小ブロック（９個の小ブロックに分割さ
れている）、５は１画素領域、４０はゲート電極を示し
ている。本実施例では、電子引き出し用のゲート電極４
０を、高抵抗材料よりなる高抵抗膜４１と低抵抗材料よ
りなる低抵抗膜４２とにより構成したことを特徴とする
ものである。高抵抗膜４１は、小ブロック４に対応した
コーン２の近傍位置に配設されており、また低抵抗膜４
２は高抵抗膜４１の周囲に配設されている。この低抵抗
膜４２は高抵抗膜４１と電気的に接続されており、高抵
抗膜４１を所定の電位とする配線として機能する。ま
た、図中４３はエミッタ配線でありコーン２と電気的に
接続されている。
陰極をまとめた小ブロック（９個の小ブロックに分割さ
れている）、５は１画素領域、４０はゲート電極を示し
ている。本実施例では、電子引き出し用のゲート電極４
０を、高抵抗材料よりなる高抵抗膜４１と低抵抗材料よ
りなる低抵抗膜４２とにより構成したことを特徴とする
ものである。高抵抗膜４１は、小ブロック４に対応した
コーン２の近傍位置に配設されており、また低抵抗膜４
２は高抵抗膜４１の周囲に配設されている。この低抵抗
膜４２は高抵抗膜４１と電気的に接続されており、高抵
抗膜４１を所定の電位とする配線として機能する。ま
た、図中４３はエミッタ配線でありコーン２と電気的に
接続されている。
【００３９】前記したように、微小電界放出陰極アレイ
では、欠陥によりゲート電極とコーンが短絡してしまう
と、その画素全体の電子放出が止まってしまう致命的な
欠陥となる。これを防止する手段として、図４に示すよ
うに、コーン２の下層にエミッタ配線として高抵抗膜９
を配設することが考えられる。
では、欠陥によりゲート電極とコーンが短絡してしまう
と、その画素全体の電子放出が止まってしまう致命的な
欠陥となる。これを防止する手段として、図４に示すよ
うに、コーン２の下層にエミッタ配線として高抵抗膜９
を配設することが考えられる。
【００４０】しかるに、コーン２から電子放出させるた
め、コーン２に接続されたエミッタ電極には大きな電流
を流す必要があり、従ってエミッタ配線の抵抗は低くす
る必要がある。従って、コーン２の下層に高抵抗膜９を
配設する構成では、ゲート電極とコーンが短絡した場合
における不都合は解決できるが、コーン２からの電子放
出が不良となってしまう。また、大面積のディスプレイ
を作る場合には、消費電力等の面よりエミッタ配線の低
抵抗化を図る必要があるが、上記構成ではこのエミッタ
配線の低抵抗化に反することとなる。
め、コーン２に接続されたエミッタ電極には大きな電流
を流す必要があり、従ってエミッタ配線の抵抗は低くす
る必要がある。従って、コーン２の下層に高抵抗膜９を
配設する構成では、ゲート電極とコーンが短絡した場合
における不都合は解決できるが、コーン２からの電子放
出が不良となってしまう。また、大面積のディスプレイ
を作る場合には、消費電力等の面よりエミッタ配線の低
抵抗化を図る必要があるが、上記構成ではこのエミッタ
配線の低抵抗化に反することとなる。
【００４１】これに対して図３に示される本実施例で
は、ゲート電極４０側に高抵抗膜４１が形成されてい
る。従って、本実施例に係る微小電界放出陰極アレイに
おいて、コーン２とゲート電極４０が短絡した場合を想
定すると（小ブロック４-1において短絡が発生したとす
る）、コーン２とゲート電極４０は電気的に接続する
が、小ブロック４-1に対応するゲート電極４０は高抵抗
膜４１-1により構成されているため、小ブロック４-1の
エミッタ配線４３は電圧降下が起こり作動しなくなる
が、他の小ブロック４のコーン２はこの影響はなく動作
を維持することがで、このため高い欠陥冗長性を得るこ
とができる。
は、ゲート電極４０側に高抵抗膜４１が形成されてい
る。従って、本実施例に係る微小電界放出陰極アレイに
おいて、コーン２とゲート電極４０が短絡した場合を想
定すると（小ブロック４-1において短絡が発生したとす
る）、コーン２とゲート電極４０は電気的に接続する
が、小ブロック４-1に対応するゲート電極４０は高抵抗
膜４１-1により構成されているため、小ブロック４-1の
エミッタ配線４３は電圧降下が起こり作動しなくなる
が、他の小ブロック４のコーン２はこの影響はなく動作
を維持することがで、このため高い欠陥冗長性を得るこ
とができる。
【００４２】一方、通常時（短絡が発生していない時）
においては、ゲート電極４０には、ほとんど電流が流れ
ないため、ゲート電極４０として高抵抗膜４１を使用し
ても電圧降下は発生せず、消費電力が増大することはな
く、当然に微小電界放出陰極アレイとしての機能を影響
を及ぼすようなことはない。
においては、ゲート電極４０には、ほとんど電流が流れ
ないため、ゲート電極４０として高抵抗膜４１を使用し
ても電圧降下は発生せず、消費電力が増大することはな
く、当然に微小電界放出陰極アレイとしての機能を影響
を及ぼすようなことはない。
【００４３】以上の諸実施例はいずれも例として示した
ものであり、本発明の趣旨に反しない限りこれらに限定
されるものではなく、その他の素材、プロセスや各部の
寸法、あるいは、他の類似の構成を用いて本発明を実現
してもよいことは言うまでもない。
ものであり、本発明の趣旨に反しない限りこれらに限定
されるものではなく、その他の素材、プロセスや各部の
寸法、あるいは、他の類似の構成を用いて本発明を実現
してもよいことは言うまでもない。
【００４４】
【発明の効果】上記の如く本発明によれば微小電界放出
陰極アレイの小ブロック毎に膜状に形成されているゲー
ト電極へ給電する引き出し電極部が設けられ、その部分
があたかもヒユーズとして動作するように構成されてい
るので、仮に、一部のコーンがゲート電極と短絡した場
合にも、電子放出停止の障害は該当する小ブロックだけ
に極限される。したがって、一画素領域内を多数の小ブ
ロックで分割しておくことにより、冗長性が高まり装
置、たとえば、ディスプレイ装置の信頼性の向上に寄与
するところが極めて大きい。
陰極アレイの小ブロック毎に膜状に形成されているゲー
ト電極へ給電する引き出し電極部が設けられ、その部分
があたかもヒユーズとして動作するように構成されてい
るので、仮に、一部のコーンがゲート電極と短絡した場
合にも、電子放出停止の障害は該当する小ブロックだけ
に極限される。したがって、一画素領域内を多数の小ブ
ロックで分割しておくことにより、冗長性が高まり装
置、たとえば、ディスプレイ装置の信頼性の向上に寄与
するところが極めて大きい。
【００４５】また、ゲート電極を高抵抗材料により構成
とすることにより、コーンとゲート電極が短絡しても、
このゲート電極に対応するブロックはコーンとゲート電
極が同電位となり動作しなくなるが、他のブロックのゲ
ート電極は低抵抗材料よりなる配線に接続されているた
め、他のブロックは正常に動作する。従って、この構成
によっても冗長性が高まり装置、たとえば、ディスプレ
イ装置の信頼性を向上させることができる。
とすることにより、コーンとゲート電極が短絡しても、
このゲート電極に対応するブロックはコーンとゲート電
極が同電位となり動作しなくなるが、他のブロックのゲ
ート電極は低抵抗材料よりなる配線に接続されているた
め、他のブロックは正常に動作する。従って、この構成
によっても冗長性が高まり装置、たとえば、ディスプレ
イ装置の信頼性を向上させることができる。
【図１】本発明の第１実施例を示す図である。
【図２】本発明の第２実施例を示す図である。
【図３】本発明の第３実施例を示す図である。
【図４】エミッタ配線を高抵抗膜により形成した微小電
界放出陰極の構造を示す図である。
界放出陰極の構造を示す図である。
【図５】微小電界放出陰極の構造を示す図である。
【図６】微小電界放出陰極アレイの応用例を示す図であ
る。
る。
【図７】従来の微小電界放出陰極アレイの構成例を示す
図である。
図である。
１ 基板 ２ コーン ３ ゲート電極開口部 ４，４-1 小ブロック ５ １画素領域 ６ カソード電極 ７ 絶縁膜 ２０ コーンの先端 ３０，４０ ゲート電極 ３１ 引き出し電極部 ４１，４１-1 高抵抗膜 ４２ 低抵抗膜 ４３ エミッタ配線
Claims (5)
- 【請求項１】 基板(1) 上に複数の先端が尖ったコーン
(2) が形成され、それぞれのコーン(2) の先端(20)を取
り囲んでゲート電極開口部(3) が設けられ、前記コーン
(2) の先端(20)から電界放出により電子ビームが取り出
されてなる微小電界放出陰極アレイにおいて、 前記コーン(2) を複数個づつまとめて小ブロック(4) と
し、該小ブロック(4)毎に膜状に形成されているゲート
電極(30)へ給電する引き出し電極部(31)が設けられ、該
引き出し電極部(31)が前記小ブロック(4) 内での電極間
短絡発生時に過電流によって溶断されることを特徴とし
た微小電界放出陰極アレイ。 - 【請求項２】 前記引き出し電極部(31)が、ゲート電極
(30)を形成している電極膜の狭小部分であることを特徴
とした請求項１記載の微小電界放出陰極アレイ。 - 【請求項３】 前記引き出し電極部(31)が前記小ブロッ
ク(4) 毎に膜状に形成されているゲート電極(30)に接続
された低融点導体路からなることを特徴とした請求項１
記載の微小電界放出陰極アレイ。 - 【請求項４】 基板(1) 上に複数の先端が尖ったコーン
(2) が形成され、それぞれのコーン(2) の先端(20)を取
り囲んでゲート電極開口部(3) が設けられ、前記コーン
(2) の先端(20)から電界放出により電子ビームが取り出
されてなる微小電界放出陰極アレイにおいて、 前記コーン(2) を複数個づつまとめて小ブロック(4) と
し、該小ブロック(4)毎に膜状に形成されているゲート
電極(41)を高抵抗材料により構成したことを特徴とする
微小電界放出陰極アレイ。 - 【請求項５】 前記コーン(2) の近傍位置における該ゲ
ート電極(41)を高抵抗材料により構成すると共に、前記
高抵抗材料よりなるゲート電極(41)の周囲に低抵抗材料
よりなる配線(42)を設けたことを特徴とする請求項５の
微小電界放出陰極アレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-84852 | 1991-04-17 | ||
| JP8485291 | 1991-04-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144370A true JPH05144370A (ja) | 1993-06-11 |
Family
ID=13842331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33902991A Pending JPH05144370A (ja) | 1991-04-17 | 1991-12-20 | 微小電界放出陰極アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144370A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717279A (en) * | 1995-02-28 | 1998-02-10 | Nec Corporation | Field emission cathode with resistive gate areas and electron gun using same |
| KR100264066B1 (ko) * | 1996-06-19 | 2000-09-01 | 가네꼬 히사시 | 전계전자방출장치 |
| US6414421B1 (en) | 1998-11-06 | 2002-07-02 | Nec Corporation | Field emission cold cathode |
| US6445113B1 (en) | 1998-03-26 | 2002-09-03 | Nec Corporation | Field emission cold cathode device and method of manufacturing the same |
| JP2006012779A (ja) * | 2004-06-29 | 2006-01-12 | Samsung Sdi Co Ltd | 電子放出素子及びこれを用いた電子放出表示装置 |
-
1991
- 1991-12-20 JP JP33902991A patent/JPH05144370A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717279A (en) * | 1995-02-28 | 1998-02-10 | Nec Corporation | Field emission cathode with resistive gate areas and electron gun using same |
| KR100264066B1 (ko) * | 1996-06-19 | 2000-09-01 | 가네꼬 히사시 | 전계전자방출장치 |
| US6445113B1 (en) | 1998-03-26 | 2002-09-03 | Nec Corporation | Field emission cold cathode device and method of manufacturing the same |
| KR100353128B1 (ko) * | 1998-03-26 | 2002-09-18 | 닛본 덴기 가부시끼가이샤 | 전계 방출 냉음극 장치 및 그 제조 방법 |
| US6414421B1 (en) | 1998-11-06 | 2002-07-02 | Nec Corporation | Field emission cold cathode |
| JP2006012779A (ja) * | 2004-06-29 | 2006-01-12 | Samsung Sdi Co Ltd | 電子放出素子及びこれを用いた電子放出表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005760B1 (ko) | 마이크로포인트 방출 음극을 가진 전자원과 상기 전자원을 이용한 필드 방출로 여기되는 음극루미네센스에 의한 디스플레이 수단 | |
| EP0497627B1 (en) | Field emission microcathode arrays | |
| US7156715B2 (en) | Triode structure of field emission display and fabrication method thereof | |
| JP4234794B2 (ja) | 梯子型エミッタ電極を有する電子放出デバイスの構造及び製造方法 | |
| JP2699827B2 (ja) | 電界放出カソード素子 | |
| US6060841A (en) | Field emission element | |
| JP2004355947A (ja) | 表示装置及びその製造方法 | |
| KR100281814B1 (ko) | 전계방출소자 | |
| US7339324B2 (en) | Electron emission device and electron emission display using the same | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JPH05144370A (ja) | 微小電界放出陰極アレイ | |
| JP2001229805A (ja) | 電界放出カソードならびに電界放出型表示装置 | |
| JPH08306299A (ja) | 電子源およびそのための方法 | |
| WO2003050848A9 (en) | Structure, fabrication, and corrective test of electron-emitting device having electrode configured to reduce cross-over capacitance and/or facilitate short-circuit repair | |
| KR100329438B1 (ko) | 전계방출소자 | |
| JPH08115677A (ja) | 冗長導体電子ソース | |
| JPH0773800A (ja) | 電界放出カソード素子 | |
| JP2006128073A (ja) | 電子放出表示装置 | |
| JPH09219141A (ja) | 電界放出素子 | |
| JP3752808B2 (ja) | 電界電子放出素子 | |
| JP3797145B2 (ja) | マトリクス電子源およびそれを用いた表示装置 | |
| JPH07182966A (ja) | 電界放出形電子源 | |
| KR100195174B1 (ko) | 전계방출표시소자용 음극 구조체 | |
| JP2907024B2 (ja) | 電子放出素子 | |
| JPH08111167A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001107 |