JPH0514388A - Atm網における帯域制御方式 - Google Patents

Atm網における帯域制御方式

Info

Publication number
JPH0514388A
JPH0514388A JP3159334A JP15933491A JPH0514388A JP H0514388 A JPH0514388 A JP H0514388A JP 3159334 A JP3159334 A JP 3159334A JP 15933491 A JP15933491 A JP 15933491A JP H0514388 A JPH0514388 A JP H0514388A
Authority
JP
Japan
Prior art keywords
cell
cells
vci
band
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3159334A
Other languages
English (en)
Other versions
JP2862709B2 (ja
Inventor
Edamasu Kamoi
條益 鴨井
Tomoji Kuroyanagi
智司 黒柳
Kazuo Hajikano
一雄 初鹿野
Ryuichi Takechi
竜一 武智
Takeshi Kawasaki
健 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15933491A priority Critical patent/JP2862709B2/ja
Publication of JPH0514388A publication Critical patent/JPH0514388A/ja
Application granted granted Critical
Publication of JP2862709B2 publication Critical patent/JP2862709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】本発明はATM網の通信路上を伝送されるセル
の帯域制御方式に関し,瞬時的にトラヒックが増大した
セルに対してセル廃棄を少なくすると共に申告された帯
域を越えないように制御することができることを目的と
する。 【構成】複数の異なる呼識別用のVCI(仮想チャネル
番号)を持つセルが統計多重された通信路からVCI毎
にセルを振り分けるセル分離手段,VCI毎にセルを蓄
積するセル蓄積手段,セル蓄積手段からのセルの読出し
を制御する読出し制御手段,及び読出し制御手段からの
制御によりセル蓄積手段から読出されたセルを多重する
セル多重手段を備える。読出し制御手段は,各VCI対
応のセル蓄積手段からの読出しを,セルを送出する通信
路の帯域中の各VCIに対して予め申告した帯域の比率
により読出すよう構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はATM網における帯域制
御方式に関し,特にATM網の通信路上へ送出されるセ
ルの帯域が申告値通りに守られているかを監視するポリ
シング機構を備える帯域制御方式に関する。
【0002】ATM(Asynchronous Transfer Mode) の
通信では,一定速度の音声やデータの他に可変速度の画
像やバーストデータのような情報を扱うため,網側では
通信帯域を把握することが非常に困難である。従って,
瞬時的に申告された帯域よりも大きいトラヒックが入力
されることがある。そのため,網が過負荷状態となって
サービス品質が低下(セル廃棄など)する可能性があ
る。
【0003】このような問題に対処するために,網の入
力部にトラヒック量を監視して何らかの規制処理を行う
帯域制御を行う必要がある。
【0004】
【従来の技術】図8は従来例1の構成である。図8にお
いて,80は入力通信路の各セルのヘッダに含まれたV
CI(各呼に対応して付与された仮想チャネル番号:Vi
rtual Channel Identifire) を識別するVCI識別手
段,81は各VCIの番号#1〜#nに対応して設けら
れたセル通過計数手段,82は各VCIに対応する呼に
ついて予め申告された帯域(例えば,ピーク値)に対応
するセル数の値(一定時間内のセル数)を保持する申告
計数保持手段,83は比較手段,84は論理和手段,8
5は廃棄手段である。
【0005】動作を説明すると,入力通信路上に複数の
呼のセルが多重化されて入力すると,VCI識別手段8
0において各セルのVCIが識別され,識別されたVC
Iに対応する出力(VCI#1〜#n)を発生する。こ
れにより,出力が供給された各VCI番号毎のセル通過
計数手段81が計数を行う。各VCIに対応するセル通
過計数手段81の一定時間内の計数値(これをAとす
る)と,申告計数保持手段82に設定された申告数(こ
れをBとする)は比較手段83で比較され,Aの値がB
の値をオーバすると,そのVCIを表示する出力が発生
し,論理和手段84から廃棄手段85に対してこのVC
Iを持つセルを廃棄する指示が与えられる。これにより
廃棄手段は,該当VCIを持つセルを廃棄して出力通信
路へ送出しない。
【0006】次に図9に示す従来例2の構成を説明す
る。図9の,90は帯域監視手段,91はマーク付加手
段,92はATM網である。この従来例2は,マークド
セル(marked cell)方式と称され,帯域監視手段90
は,上記従来例1と同様に入力通信路上のセルをVCI
毎に一定時間内の到着数を計数し,各VCI毎の申告値
(制御部より入力する)と比較して到着セル数が申告値
をオーバすると,該当VCIが違反したことをマーク付
加手段91に指示する。これにより,マーク付加手段9
1は,該当VCIを持つセルに対しマーク(例えば,ヘ
ッダ内の予め決められた特定ビットに“1”を設定)を
付して,ATM網92に送出する。ATM網92では,
網内において輻輳が発生するとマークが付されたセルを
優先的に廃棄する処理を行う。
【0007】
【発明が解決しようとする課題】上記した従来例1の方
式では,一定時間内のセルの到着数を監視していたため
平均的なトラヒックの変動にしか対応できず,瞬時的に
トラヒックが増大した場合には制御できないという問題
があった。
【0008】従来例2の方式では,平均的には帯域が守
られているにも関わらず何らかの影響で瞬時的にバース
ト性が増大したセルの場合,ポリシング制御部から出力
するセルのトラヒック特性は何ら変化しないためATM
網でセルが廃棄されてサービス品質が低下するという問
題があった。
【0009】本発明は瞬時的にトラヒックが増大したセ
ルに対してセル廃棄を少なくすると共に申告された帯域
を越えないように制御することができるATM網におけ
る帯域制御方式を提供することを目的とする。
【0010】
【課題を解決するための手段】図1は本発明の原理構成
図,図2は読出し制御手段の第1の原理構成図,図3は
読出し制御手段の第2の原理構成図である。
【0011】図1において,1はセルをVCIに応じて
分離するセル分離手段,2は各VCIに対応して設けら
れたセル蓄積手段,3はセル蓄積手段2に蓄積可能なセ
ル数が設定される最大セル蓄積量設定手段,4はセル多
重手段,5は申告帯域に応じてセル蓄積手段からのセル
を読出す読出し制御手段である。
【0012】また,図2,図3において,20は選択番
号蓄積手段,21は周期カウンタ,22はランダムカウ
ンタを表す。本発明は入力セルをVCI毎に設けられた
セル蓄積手段に各VCIのセルを蓄積し,その際最大セ
ル蓄積量設定手段に設定されたセル量以上のセルは廃棄
する一方で,各セル蓄積手段に蓄積したセルはそれぞれ
のVCIの申告帯域に対応した周期で読み出すものであ
る。
【0013】
【作用】図1において入力通信路からのセルはセル分離
手段1に入力してセルのヘッダに設定されたVCIの番
号に応じて分離され,各VCIに対応する各セル蓄積手
段2に蓄積される。各セル蓄積手段2はFIFO(Firs
t In First Out) 型のメモリで構成され一定容量を持
ち, 蓄積されたデータはセル多重手段4により選択され
た1つのセル蓄積手段2の先頭のセルを読出すと,次の
タイミングでは他のセル蓄積手段2が選択され,その中
の先頭のセルを読出すことにより出力通信路に多重化し
て出力される。
【0014】読出しは読出し制御手段5により行われ,
読出し制御手段5には予め各VCI(呼)に対して予め
申告された帯域申告値に対応するデータが制御部(図示
せず)から設定されており,各タイミング毎に読出し制
御手段5からセル蓄積手段2を選択する信号が発生する
と,対応するセル蓄積手段2からセルが読出される。
【0015】このように各VCIに応じてそれぞれの申
告帯域に対応した割合の周期で各セル蓄積手段2を読出
すことにより,出力通信路には各VCIのセルが申告帯
域内の速度で且つバースト的なセルを平滑化して出力す
ることができる。
【0016】図1には各セル蓄積手段2に対応して最大
セル蓄積量設定手段3が設けられている。この最大セル
蓄積量設定手段3には,制御部から各VCI毎に申告さ
れた帯域申告値に応じたセル蓄積手段2に蓄積格納なセ
ル数(最大値)を設定してセル蓄積量を制御可能にする
場合に使用する。この最大セル蓄積量設定手段3から最
大値がセル蓄積手段2に供給されると,セル蓄積手段2
は蓄積されたセル数が最大値に達するとそれ以上のセル
が入力されても蓄積を行わない(セル廃棄)。このた
め,バースト的に瞬間的にセルが多数到着してもこの段
階で抑制することができる。
【0017】図2に示す読出し制御手段(図1の5)の
第1の原理構成を説明する。制御部から,選択番号蓄積
手段20の各アドレスに,VCIの番号(またはセル蓄
積手段2の番号)のデータが書き込まれる。このデータ
は,各セル蓄積手段2に蓄積される各VCIの申告帯域
に比例した個数だけ均等な間隔をおいたアドレスに格納
される。選択番号蓄積手段20は,周期カウンタ21の
カウント値を読出しアドレスとして読出され,読出され
たデータはセル多重手段4へ供給される。この例では,
選択番号蓄積手段20の各アドレスは周期カウンタ21
によりアドレスの順に読出される。
【0018】次に図3に示す読出し制御手段の第2の原
理構成を説明する。図3の選択番号蓄積手段20は,上
記図2の第1の原理構成と同様に各アドレスにVCIの
番号(またはセル蓄積手段2の番号)のデータが制御部
から書き込まれるが,書き込み位置は任意である(均等
間隔にする必要がない)。このデータを読み出すアドレ
スはランダムカウンタ22から発生する。このため,選
択番号蓄積手段20の書き込みアドレスの位置に関係の
無い順にセル蓄積手段2の読み出しが行われる。
【0019】
【実施例】図4は実施例1の構成図,図5は実施例2の
構成図,図6はFIFOの構成例,図7はATM網にお
ける本発明が適用される部分を示す図である。
【0020】図4の実施例1の構成では入力通信路が8
Mbps(メガビット・パー・セコンド)の帯域を持つ
ものとし,入力通信路上にVCIが1番(#1で表示)
のセル(申告帯域が4Mbps)と,VCIが4番(#
4)のセル(申告帯域が1Mbps)が現在入力されて
いるものとする。
【0021】図4において,40はVCI抽出部,41
はデコーダ,42は各VCI毎に設けられセル蓄積用の
バッファであるFIFO(書き込みと読み出しを同時に
行う2ポートメモリ),43は各FIFOに対応してセ
ル蓄積量のしきい値(セル蓄積量の最大値)が設定され
るしきい値設定部,44はセルを多重化するセレクタ,
45はデコーダ,46はセレクタにおける選択動作を制
御するデータが格納されたRAM(Random Access Memo
ry) ,47は8周期カウンタである。なお,RAMは8
個のアドレスに対応するデータ蓄積容量を持つ。
【0022】図4の実施例の動作を説明すると,8Mb
psの入力通信路上に申告帯域4MbpsのVCI#1
のセルと申告帯域1MbpsのVCI#4のセルが統計
多重されて入力通信路に送られくると,しかしこれらの
セルは申告値どうりの帯域で到着するとは限らない。
【0023】VCI抽出部40は入力通信路上のセルの
ヘッダからVCIを抽出してデコーダ41において識別
する。デコーダ41の識別結果に応じて対応する番号の
FIFO42が書込み駆動され,到着したセルが対応す
るFIFO42,即ちFIFO#1とFIFO#4に書
込まれる。
【0024】各VCIに対応するFIFO42に対し,
最大蓄積セル量を設定して蓄積量の制御を行う場合,予
め制御部(図示せず)よりしきい値をしきい値設定部4
3に設定する。この出力は対応するFIFO42に供給
され,各FIFO42はそのしきい値を越えない範囲で
入力するセルの蓄積動作を行う。
【0025】図6にFIFOの構成例を示す。この動作
を説明すると,FIFOに入力したセルは,書込信号が
供給されるとセルバッファに書込まれ,セル数カウンタ
61がカウントアップ(+1)し,読出し信号が入力し
てセルが1つ読出されると,セル数カウンタ61はカウ
ントダウン(−1)する。従って,このセル数カウンタ
61のカウント数はセルバッファ60に蓄積されている
セル数を表す。
【0026】セル数カウンタ61のカウント値は比較回
路62において,しきい値設定部(図4の43)から出
力されたしきい値と比較され,カウンタ値がしきい値を
越えると“0”が発生し,それ以外の場合は“1”が発
生する。このため,セルバッファ60の書込み信号は,
アンド回路63が比較回路62から“1”が供給されて
いる時セルバッファに供給され,“0”の時セルバッフ
ァに供給されず,この時入力したセルは書込まれない
(廃棄される)。
【0027】このしきい値設定設定部43に設定するし
きい値に応じて入力トラヒック特性に対するセル廃棄等
の通信品質を調整する。例えば,しきい値を高めに設定
すると,瞬時的なバーストに対するセルの廃棄率を少な
くすることができる。
【0028】なお,このFIFOのバッファは,図6の
場合1つのVCIに対応して1つ設けられているが,実
際には物理的に1つのバッファを論理的にVCI毎に分
離して複数個のVCIのセルを蓄積させる構成をとるこ
とができる。
【0029】図4の説明に戻って,RAM46には制御
部よりVCI#1とVCI#4の申告帯域4Mbpsと
1Mbpsに応じて,図6に示すようにアドレスの間隔
ができるだけ均等になるようにVCI番号が割り付けら
れる(書込む)。すなわち,VCI#1のセルの帯域は
4Mbpsなので,通信路の帯域8Mbpsに対し1/
2であり,RAM46の全アドレス8個の内の4個(A
DDR1,3,5,7)を使用し,更にその割り付け方
は1アドレスおきとする。同様にVCI#4のセルの帯
域は1Mbpsなので通信路の帯域8Mbpsの1/
8,つまり1アドレス(ADDR2)を割り付ける。
【0030】このRAM46は,8周期カウンタ47か
ら出力されるカウンタ値をアドレスとして順次読出さ
れ,RAM46から読み出されるVCI番号はデコーダ
45で識別され,番号に対応するFIFO42に対し読
出し信号が出力される一方,セレクタ44にも読み出さ
れたVCI番号が供給される。セレクタ44は読出しを
行ったFIFO42を選択して読み出されたセルを出力
通信路に送出する。
【0031】このようにして到着したセルがバースト的
なトラヒック特性を持っていて瞬間的にセルの到着数が
多くなってもFIFOから読み出した後は申告された帯
域を守ることができ,更にトラヒック特性を平滑化され
る。
【0032】図5に示す実施例2の構成を説明すると,
図5の50〜56はそれぞれ図4の40〜46と同様の
回路または装置であり説明を省略する。57は8周期疑
似乱数発生カウンタである。
【0033】実施例2の場合,RAM56に制御部から
の指示により通信路の帯域中の各VCIが申告された帯
域の割合でRAM56のアドレスを割り付ける。この
時,上記実施例1の場合と違い,各VCIの割り付け方
はRAM56の空きアドレスに自由に設定できる。
【0034】このRAM56は,8周期疑似乱数発生カ
ウンタ57の出力をアドレスとして読出され,出力され
たVCI番号のFIFO52からセルを取り出し出力通
信路へ送出する。これによって,到着したセルがバース
ト的なトラヒック特性を持っていても,FIFO52か
ら読出した後は申告された帯域を守ることができ,更に
トラヒック特性も平滑化される。
【0035】次に,ATM網における本発明が適用され
る部分を図7を用いて説明する。図7のA.は中央交換
機の配置図であり,複数の遠隔集線部からの入力通信路
が交換機に入力する位置に本発明の帯域制御方式による
機構(例えば,ポリシング機構)を設けることができ
る。また,図7のB.の場合は,各遠隔集線部において
各加入者線が入力される部分に本発明の帯域制御方式に
より機構を設けた場合である。同様に,他の複数のVC
Iのセルを伝送する部分に適用できる。
【0036】
【発明の効果】本発明によれば瞬時的にトラヒックが増
大したセルが発生してもセル蓄積手段から出力された後
のトラヒック特性は申告帯域内で平滑化(Traffic shap
ing)されるため,瞬時的にトラヒックが増大した場合に
も制御することができ,セル廃棄等のサービス品質を向
上することができる。
【0037】また,トラヒック特性が平滑化される結果
として網を設定する場合にバッファ量を少なくすること
ができ経済的である。更に,VCI毎に設けられたセル
蓄積手段のキュー長を自由に設定できる最大セル蓄積量
設定手段を付加することにより,入力トラヒック特性に
バーストが発生してもセル蓄積手段からのセルの廃棄量
を調整することができる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】読出し制御手段の第1の原理構成図である。
【図3】読出し制御手段の第2の原理構成図である。
【図4】実施例1の構成図である。
【図5】実施例2の構成図である。
【図6】FIFOの構成例である。
【図7】ATM網における本発明が適用される部分を示
す図である。
【図8】従来例1の構成図である。
【図9】従来例2の構成図である。
【符号の説明】
1 セル分離手段 2 セル蓄積手段 3 最大セル蓄積量設定手段 4 セル多重手段 5 読出し制御手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武智 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川崎 健 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ATM網の通信路上を伝送されるセルの
    帯域制御方式において, 複数の異なる呼識別用のVCI(仮想チャネル番号)を
    持つセルが統計多重された通信路からVCI毎にセルを
    振り分けるセル分離手段と, VCI毎にセルを蓄積するセル蓄積手段と, セル蓄積手段からのセルの読出しを制御する読出し制御
    手段と, 読出し制御手段からの制御によりセル蓄積手段から読出
    されたセルを多重するセル多重手段を備え, 読出し制御手段は,各VCI対応のセル蓄積手段からの
    読出しを,セルを送出する通信路の帯域中の各VCIに
    対して予め申告した帯域の比率により読出すことを特徴
    とするATM網における帯域制御方式。
  2. 【請求項2】 請求項1において, 前記VCI毎の各セル蓄積手段に,蓄積可能なキュー長
    を設定する最大蓄積量設定手段を設け,該最大蓄積量設
    定手段の設定値により入力トラヒック特性にバーストが
    発生した時のセル蓄積手段におけるセル廃棄量を調整す
    ることを特徴とするATM網における帯域制御方式。
  3. 【請求項3】 請求項1において, 前記セル蓄積手段からのセルの読出しを制御する読出し
    制御手段は, 読出しを行うセル蓄積手段の選択番号を蓄積する選択番
    号蓄積手段と,選択番号蓄積手段のアドレスを順次指定
    する周期カウンタにより構成し, 選択番号蓄積手段は,セルを送出する通信路の帯域中の
    各VCIが予め申告した帯域の割合で,且つアドレス間
    隔が均等になるように割り付けることを特徴とするAT
    M網における帯域制御方式。
  4. 【請求項4】 請求項1において, 前記セル蓄積手段からのセルの読出しを制御する読出し
    制御手段は, 読出しを行うセル蓄積手段の選択番号を蓄積する選択番
    号蓄積手段と,選択番号蓄積手段のアドレスをランダム
    に指定するカウンタにより構成し, 選択番号蓄積手段は,セルを伝送する通信路の帯域中の
    各VCIが予め申告した帯域の割合で割りつけ,選択番
    号蓄積手段からの読出しをランダムに行うことを特徴と
    するATM網における帯域制御方式。
JP15933491A 1991-07-01 1991-07-01 Atm網における帯域制御装置及び帯域制御方法 Expired - Fee Related JP2862709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15933491A JP2862709B2 (ja) 1991-07-01 1991-07-01 Atm網における帯域制御装置及び帯域制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15933491A JP2862709B2 (ja) 1991-07-01 1991-07-01 Atm網における帯域制御装置及び帯域制御方法

Publications (2)

Publication Number Publication Date
JPH0514388A true JPH0514388A (ja) 1993-01-22
JP2862709B2 JP2862709B2 (ja) 1999-03-03

Family

ID=15691558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15933491A Expired - Fee Related JP2862709B2 (ja) 1991-07-01 1991-07-01 Atm網における帯域制御装置及び帯域制御方法

Country Status (1)

Country Link
JP (1) JP2862709B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274794A (ja) * 1995-03-27 1996-10-18 Koninkl Ptt Nederland Nv Atm警備装置に於ける信号受入許可装置
US6965566B2 (en) 2000-02-16 2005-11-15 Fujitsu Limited Packet flow control apparatus and a method for controlling the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274794A (ja) * 1995-03-27 1996-10-18 Koninkl Ptt Nederland Nv Atm警備装置に於ける信号受入許可装置
US6965566B2 (en) 2000-02-16 2005-11-15 Fujitsu Limited Packet flow control apparatus and a method for controlling the same

Also Published As

Publication number Publication date
JP2862709B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
JP3354689B2 (ja) Atm交換機、交換機及びそのスイッチングパス設定方法
CA2415952C (en) Method and apparatus for reducing pool starvation in a shared memory switch
AU730804B2 (en) Method and apparatus for per traffic flow buffer management
CA2049182C (en) Traffic shaping method and circuit
US4769811A (en) Packet switching system arranged for congestion control
US4769810A (en) Packet switching system arranged for congestion control through bandwidth management
JPH08288965A (ja) スイッチングシステム
US6625159B1 (en) Nonblocking and fair queuing switching method and shared memory packet switch
JPH1132055A (ja) バッファ制御装置及びバッファ制御方法
US5189672A (en) Device for regulating the throughput of virtual circuits on an asynchronous time-division multiplex transmission channel
US6496478B1 (en) Method and apparatus for controlling traffic queues in network switches
US6680908B1 (en) Network switch including bandwidth allocation controller
US20030072268A1 (en) Ring network system
JP2862709B2 (ja) Atm網における帯域制御装置及び帯域制御方法
JP3756727B2 (ja) Atm伝送装置
JP2874713B2 (ja) Atm交換機システムおよびそのトラヒック制御方法
JP3039840B2 (ja) バーチャルチャネル多重化装置
JP3000990B2 (ja) 廃棄優先制御方法及び方式
JP2939010B2 (ja) Atmセルの方路振り分け用スイッチ
JP3080344B2 (ja) バーチャルパスシェーピング装置
JP3011145B2 (ja) Atmスイッチおよびその制御方法
JP2933653B2 (ja) パケットスイッチング交換装置の入力変換装置
JP3019853B2 (ja) Atmスイッチおよびその制御方法
KR20030079454A (ko) 패킷 스위치 시스템의 입력 제어장치 및 방법
JP2871652B2 (ja) Atmスイッチ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981124

LAPS Cancellation because of no payment of annual fees