JPH05143527A - 優先制御回路 - Google Patents
優先制御回路Info
- Publication number
- JPH05143527A JPH05143527A JP30200491A JP30200491A JPH05143527A JP H05143527 A JPH05143527 A JP H05143527A JP 30200491 A JP30200491 A JP 30200491A JP 30200491 A JP30200491 A JP 30200491A JP H05143527 A JPH05143527 A JP H05143527A
- Authority
- JP
- Japan
- Prior art keywords
- register
- signal
- internal state
- priority
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 複数の要求信号に対して受付優先順位を設定
する手順を所望の手順に指定可能にすることを目的とす
る。 【構成】 複数モードの順位設定手順ごとに優先順位が
格納された読み出し専用メモリ1と、この読み出し専用
メモリ1のアドレスとしての要求信号のステートを示す
信号15、モード指定信号11および優先順序を順次シ
フトする内部状態番号13を格納するレジスタ4、2お
よび5と、要求信号を受け付けてからシステムが次の要
求信号を受付可能な状態となるまでの間にわたりレジス
タ4および5に与えられるクロックを停止させる手段と
を備えたことを特徴とする。
する手順を所望の手順に指定可能にすることを目的とす
る。 【構成】 複数モードの順位設定手順ごとに優先順位が
格納された読み出し専用メモリ1と、この読み出し専用
メモリ1のアドレスとしての要求信号のステートを示す
信号15、モード指定信号11および優先順序を順次シ
フトする内部状態番号13を格納するレジスタ4、2お
よび5と、要求信号を受け付けてからシステムが次の要
求信号を受付可能な状態となるまでの間にわたりレジス
タ4および5に与えられるクロックを停止させる手段と
を備えたことを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、複数のデバイスから非
同期で発生する要求信号の調停を行う優先制御回路に関
する。
同期で発生する要求信号の調停を行う優先制御回路に関
する。
【0002】
【従来の技術】通常のプロセッサシステムではバスやプ
ロセッサを複数のデバイスが共有しており、バスの使用
権または割り込みを対象に複数のデバイスから非同期に
要求信号が上がることとなり、それを調停するために優
先制御回路が必要になる。優先制御回路は、原則的に要
求信号を先着順で受け付けるが、複数の要求が同時に発
生した場合はその中から一つを選択して受け付ける動作
を行う。複数の要求信号からどの要求を選択して受け付
けるかを決定する論理として、優先度固定方式やラウン
ドロビン方式が一般的に知られている。優先度固定方式
は、あらかじめ全要求信号に優先度の順番を固定して割
り振り、複数の要求信号が同時にアクティブになった場
合は常に優先度の最も高いものに対して受け付けてアク
ノリッジ信号を返送する。ラウンドロビン方式は、各デ
バイスに固定の優先度を与えず、要求受付動作毎に優先
度の順番をシフトさせる方式である。
ロセッサを複数のデバイスが共有しており、バスの使用
権または割り込みを対象に複数のデバイスから非同期に
要求信号が上がることとなり、それを調停するために優
先制御回路が必要になる。優先制御回路は、原則的に要
求信号を先着順で受け付けるが、複数の要求が同時に発
生した場合はその中から一つを選択して受け付ける動作
を行う。複数の要求信号からどの要求を選択して受け付
けるかを決定する論理として、優先度固定方式やラウン
ドロビン方式が一般的に知られている。優先度固定方式
は、あらかじめ全要求信号に優先度の順番を固定して割
り振り、複数の要求信号が同時にアクティブになった場
合は常に優先度の最も高いものに対して受け付けてアク
ノリッジ信号を返送する。ラウンドロビン方式は、各デ
バイスに固定の優先度を与えず、要求受付動作毎に優先
度の順番をシフトさせる方式である。
【0003】
【発明が解決しようとする課題】優先度固定方式では、
デバイスの数が多くなり、バスの転送能力やプロセッサ
の処理能力が小さい場合は優先度が下位のデバイスはほ
とんど受け付けられない事態が発生する欠点があり、ま
たラウンドロビン方式は、システム上、優先させたい処
理があっても、特定のデバイスを優先して選択し、処理
することができない欠点がある。
デバイスの数が多くなり、バスの転送能力やプロセッサ
の処理能力が小さい場合は優先度が下位のデバイスはほ
とんど受け付けられない事態が発生する欠点があり、ま
たラウンドロビン方式は、システム上、優先させたい処
理があっても、特定のデバイスを優先して選択し、処理
することができない欠点がある。
【0004】本発明は、このような欠点を除去するもの
で、プロセッサからの制御でそのときの処理に最も適し
た優先制御論理を自由に選択できる優先制御回路を提供
することを目的とする。
で、プロセッサからの制御でそのときの処理に最も適し
た優先制御論理を自由に選択できる優先制御回路を提供
することを目的とする。
【0005】
【課題を解決するための手段】本発明は、同一のデバイ
スに対して複数個のデバイスから非同期に発行される要
求信号のひとつをあらかじめ決められた優先順位に従っ
て選択する選択手段と、この選択手段で選択された要求
信号を発行したデバイスにアクノリッジ信号を返送する
返送手段とを備えた優先制御回路において、上記選択手
段は、優先順位とこの優先順位の読み出し順位を指定す
る第一内部状態番号とこの第一内部状態番号が指定する
読み出し順位の次の読み出し順位を指定する第二内部状
態番号との組が複数個の優先順位設定モードごとにあら
かじめ格納された読み出し専用メモリと、クロック信号
に同期して上記複数個のデバイスからの要求信号のステ
ートを示す信号を格納する第一レジスタと、優先順位設
定モードを指定するモード指定信号を格納する第二レジ
スタと、上記クロック信号に同期して第二内部状態番号
を格納しこれを新たな第一内部状態番号として読み出す
第三レジスタとを備え、上記読み出し専用メモリは、上
記第一レジスタからの要求信号のステートを示す信号、
上記第二レジスタからのモード指定信号および上記第三
レジスタからの第一内部状態番号をアドレスとして受付
を許可する要求元デバイスの識別番号情報を読み出して
上記返送手段に与えるとともにこの第二内部状態番号を
上記第三レジスタに与える手段を備え、上記選択手段
は、さらに、ひとつの要求信号を受け付けてから次の要
求信号の受付可能状態になるまでの期間にわたり上記第
一レジスタおよび上記第三レジスタに与えられるクロッ
クを停止させる停止手段を備えたことを特徴とする。
スに対して複数個のデバイスから非同期に発行される要
求信号のひとつをあらかじめ決められた優先順位に従っ
て選択する選択手段と、この選択手段で選択された要求
信号を発行したデバイスにアクノリッジ信号を返送する
返送手段とを備えた優先制御回路において、上記選択手
段は、優先順位とこの優先順位の読み出し順位を指定す
る第一内部状態番号とこの第一内部状態番号が指定する
読み出し順位の次の読み出し順位を指定する第二内部状
態番号との組が複数個の優先順位設定モードごとにあら
かじめ格納された読み出し専用メモリと、クロック信号
に同期して上記複数個のデバイスからの要求信号のステ
ートを示す信号を格納する第一レジスタと、優先順位設
定モードを指定するモード指定信号を格納する第二レジ
スタと、上記クロック信号に同期して第二内部状態番号
を格納しこれを新たな第一内部状態番号として読み出す
第三レジスタとを備え、上記読み出し専用メモリは、上
記第一レジスタからの要求信号のステートを示す信号、
上記第二レジスタからのモード指定信号および上記第三
レジスタからの第一内部状態番号をアドレスとして受付
を許可する要求元デバイスの識別番号情報を読み出して
上記返送手段に与えるとともにこの第二内部状態番号を
上記第三レジスタに与える手段を備え、上記選択手段
は、さらに、ひとつの要求信号を受け付けてから次の要
求信号の受付可能状態になるまでの期間にわたり上記第
一レジスタおよび上記第三レジスタに与えられるクロッ
クを停止させる停止手段を備えたことを特徴とする。
【0006】ここで、上記停止手段は、所定時間にわた
り上記第一レジスタおよび上記第三レジスタに与えられ
るクロックを停止させる手段であってもよい。
り上記第一レジスタおよび上記第三レジスタに与えられ
るクロックを停止させる手段であってもよい。
【0007】
【作用】例えば、優先度固定方式またはラウンドロビン
方式のいずれか一方で優先順位を決める場合に、プログ
ラムから優先度固定方式の指定を行うと、固定の優先順
位を適用して同時にアクティブな要求信号から優先度の
高い要求信号を選び、この要求信号を発行したデバイス
の識別番号を出力する。一方、ラウンドロビン方式の指
定を行うと、優先順位のシフト回数に相当する内部状態
番号を参照した優先順位を適用して同時にアクティブな
要求信号から優先度の高い要求信号を選び、この要求信
号を発行したデバイスの識別番号を出力する。
方式のいずれか一方で優先順位を決める場合に、プログ
ラムから優先度固定方式の指定を行うと、固定の優先順
位を適用して同時にアクティブな要求信号から優先度の
高い要求信号を選び、この要求信号を発行したデバイス
の識別番号を出力する。一方、ラウンドロビン方式の指
定を行うと、優先順位のシフト回数に相当する内部状態
番号を参照した優先順位を適用して同時にアクティブな
要求信号から優先度の高い要求信号を選び、この要求信
号を発行したデバイスの識別番号を出力する。
【0008】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1はこの実施例の構成を示すブロック
構成図である。
して説明する。図1はこの実施例の構成を示すブロック
構成図である。
【0009】この実施例は、図1に示すように、同一の
デバイスに対して複数個のデバイスから非同期に発行さ
れる要求信号のひとつをあらかじめ決められた優先順位
に従って選択する選択手段と、この選択手段で選択され
た要求信号を発行したデバイスにアクノリッジ信号を返
送する返送手段であるデマルチプレクサ7とを備え、さ
らに、本発明の特徴とする手段として、上記選択手段
は、優先順位とこの優先順位の読み出し順位を指定する
第一内部状態番号と第一内部状態番号が指定する読み出
し順位の次の読み出し順位を指定する第二内部状態番号
との組が複数個の優先順位設定モードごとにあらかじめ
格納された読み出し専用メモリ1と、クロック信号に同
期して上記複数個のデバイスからの要求信号のステート
を示す要求信号15を格納するレジスタ4と、優先順位
設定モードを指定するモード指定信号11を格納するレ
ジスタ2と、上記クロック信号に同期して第二内部状態
番号を格納しこれを新たな第一内部状態番号13として
読み出すレジスタ5とを備え、読み出し専用メモリ1
は、レジスタ4からの要求信号のステートを示す要求信
号15、レジスタ2からのモード指定信号11およびレ
ジスタ5からの第一内部状態番号13をアドレスとして
受付を許可する要求元デバイスの識別番号情報を読み出
して上記返送手段に与えるとともにこの第二内部状態番
号をレジスタ5に与える手段を備え、上記選択手段は、
さらに、ひとつの要求信号を受け付けてから次の要求信
号の受付可能状態になるまでの期間にわたりレジスタ4
およびレジスタ5に与えられるクロック14を停止させ
る停止手段であるレジスタ3、セレクタ6およびアンド
ゲート8を備える。
デバイスに対して複数個のデバイスから非同期に発行さ
れる要求信号のひとつをあらかじめ決められた優先順位
に従って選択する選択手段と、この選択手段で選択され
た要求信号を発行したデバイスにアクノリッジ信号を返
送する返送手段であるデマルチプレクサ7とを備え、さ
らに、本発明の特徴とする手段として、上記選択手段
は、優先順位とこの優先順位の読み出し順位を指定する
第一内部状態番号と第一内部状態番号が指定する読み出
し順位の次の読み出し順位を指定する第二内部状態番号
との組が複数個の優先順位設定モードごとにあらかじめ
格納された読み出し専用メモリ1と、クロック信号に同
期して上記複数個のデバイスからの要求信号のステート
を示す要求信号15を格納するレジスタ4と、優先順位
設定モードを指定するモード指定信号11を格納するレ
ジスタ2と、上記クロック信号に同期して第二内部状態
番号を格納しこれを新たな第一内部状態番号13として
読み出すレジスタ5とを備え、読み出し専用メモリ1
は、レジスタ4からの要求信号のステートを示す要求信
号15、レジスタ2からのモード指定信号11およびレ
ジスタ5からの第一内部状態番号13をアドレスとして
受付を許可する要求元デバイスの識別番号情報を読み出
して上記返送手段に与えるとともにこの第二内部状態番
号をレジスタ5に与える手段を備え、上記選択手段は、
さらに、ひとつの要求信号を受け付けてから次の要求信
号の受付可能状態になるまでの期間にわたりレジスタ4
およびレジスタ5に与えられるクロック14を停止させ
る停止手段であるレジスタ3、セレクタ6およびアンド
ゲート8を備える。
【0010】次に、この実施例の動作を説明する。この
実施例では、優先論理回路を読み出し専用メモリ1とそ
の出力データ信号10をクロック14の逆相に同期して
取り出すレジスタ3とで構成しており、読み出し専用メ
モリ1には、モード指定信号11と内部状態信号13と
から決定した優先順位と要求信号のアクティブまたはイ
ンアクティブの状態とから優先度の最も高い要求信号の
デバイス識別番号と次の内部状態番号とを決定する論理
をあらかじめデータとして書き込んでおく。プロセッサ
による書き替えが可能なレジスタ2にモード指定信号1
1を保持させ、読み出し専用メモリ1のアドレスとして
入力する。外部のデバイスから非同期に発生するm=8
本の要求信号15は、レジスタ4にクロック14に同期
して取り込まれ、要求信号12として読み出し専用メモ
リ1のアドレスとして入力される。レジスタ5に保持さ
れた内部状態信号13も読み出し専用メモリ1のアドレ
スとして入力される。読み出し専用メモリ1は、モード
指定信号11と要求信号12と内部状態信号13とで指
定されたアドレスに格納されているデータを読み出す。
一部はレジスタ5にクロック14に同期して次の時点の
内部状態番号として保持され、残りはレジスタ3にクロ
ック14の逆相に同期して取り出され、受け付けるべき
要求信号のデバイス識別番号16としてセレクタ6に出
力される。セレクタ6は要求信号15のうち要求が受け
付けられた識別番号のものの状態からクロック制御信号
17を作成し、アンドゲート8に与える。このアンドゲ
ート8により受け付けられた要求信号がインアクティブ
になるまで原クロック19を停止させたクロック14が
作成される。この例では受け付けられた要求信号がアク
ティブの間は他の要求の受付動作を停止するように構成
しているが、他に一定時間だけクロックを停止しても本
発明を実施することができる。またデマルチプレクサ7
によりデバイス識別番号16からアクノリッジ信号18
を作成する。
実施例では、優先論理回路を読み出し専用メモリ1とそ
の出力データ信号10をクロック14の逆相に同期して
取り出すレジスタ3とで構成しており、読み出し専用メ
モリ1には、モード指定信号11と内部状態信号13と
から決定した優先順位と要求信号のアクティブまたはイ
ンアクティブの状態とから優先度の最も高い要求信号の
デバイス識別番号と次の内部状態番号とを決定する論理
をあらかじめデータとして書き込んでおく。プロセッサ
による書き替えが可能なレジスタ2にモード指定信号1
1を保持させ、読み出し専用メモリ1のアドレスとして
入力する。外部のデバイスから非同期に発生するm=8
本の要求信号15は、レジスタ4にクロック14に同期
して取り込まれ、要求信号12として読み出し専用メモ
リ1のアドレスとして入力される。レジスタ5に保持さ
れた内部状態信号13も読み出し専用メモリ1のアドレ
スとして入力される。読み出し専用メモリ1は、モード
指定信号11と要求信号12と内部状態信号13とで指
定されたアドレスに格納されているデータを読み出す。
一部はレジスタ5にクロック14に同期して次の時点の
内部状態番号として保持され、残りはレジスタ3にクロ
ック14の逆相に同期して取り出され、受け付けるべき
要求信号のデバイス識別番号16としてセレクタ6に出
力される。セレクタ6は要求信号15のうち要求が受け
付けられた識別番号のものの状態からクロック制御信号
17を作成し、アンドゲート8に与える。このアンドゲ
ート8により受け付けられた要求信号がインアクティブ
になるまで原クロック19を停止させたクロック14が
作成される。この例では受け付けられた要求信号がアク
ティブの間は他の要求の受付動作を停止するように構成
しているが、他に一定時間だけクロックを停止しても本
発明を実施することができる。またデマルチプレクサ7
によりデバイス識別番号16からアクノリッジ信号18
を作成する。
【0011】図2はこの実施例におけるデバイス識別番
号が#jの要求信号を受け付けた場合の動作を示すタイ
ムチャートである。時点t1 で#jの要求信号を受け付
け、時点t2 で別の要求信号の受付動作を行う。
号が#jの要求信号を受け付けた場合の動作を示すタイ
ムチャートである。時点t1 で#jの要求信号を受け付
け、時点t2 で別の要求信号の受付動作を行う。
【0012】図3は、読み出し専用メモリ1における優
先制御論理の一例を説明する表である。(a)はラウン
ドロビン方式の例で、内部状態番号を「0」から「7」
まで待ち、各内部状態番号についての8本の要求信号に
対する優先順位の並びを順に一つずつ単純にシフトした
形にしている。この場合に、表の中の例で示すように、
任意の2本の要求信号間での受付確立が平等でないた
め、これを是正するには、(b)のように、交互に優先
順位の並びを逆転する等を行う。さらに優先度固定方式
とラウンドロビン方式の混合形も可能で、#1と#2を
固定優先順位1と2とし、それ以外をラウンドロビン方
式とした例を(c)に示す。
先制御論理の一例を説明する表である。(a)はラウン
ドロビン方式の例で、内部状態番号を「0」から「7」
まで待ち、各内部状態番号についての8本の要求信号に
対する優先順位の並びを順に一つずつ単純にシフトした
形にしている。この場合に、表の中の例で示すように、
任意の2本の要求信号間での受付確立が平等でないた
め、これを是正するには、(b)のように、交互に優先
順位の並びを逆転する等を行う。さらに優先度固定方式
とラウンドロビン方式の混合形も可能で、#1と#2を
固定優先順位1と2とし、それ以外をラウンドロビン方
式とした例を(c)に示す。
【0013】
【発明の効果】本発明は、以上説明したように、優先順
位を固定にするかラウンドロビン方式にするかをプロセ
ッサが実行するプログラムで指定することができるの
で、システムや処理に最適な方式を選択できる効果があ
る。
位を固定にするかラウンドロビン方式にするかをプロセ
ッサが実行するプログラムで指定することができるの
で、システムや処理に最適な方式を選択できる効果があ
る。
【図面の簡単な説明】
【図1】本発明実施例の構成を示すブロック構成図。
【図2】本発明実施例の動作を示すフローチャート。
【図3】図1に含まれる読み出し専用メモリにおける優
先制御論理を示す説明図。
先制御論理を示す説明図。
1 読み出し専用メモリ 2 レジスタ 3 レジスタ 4 レジスタ 5 レジスタ 6 セレクタ 7 デマルチプレクサ 8 ANDゲート 10 出力データ信号 11 モード指定信号 12 要求信号 13 内部状態信号 14 クロック 15 要求信号 16 デバイス識別番号 17 クロック制御信号 18 アクノリッジ信号 19 原クロック
Claims (2)
- 【請求項1】 同一のデバイスに対して複数個のデバイ
スから非同期に発行される要求信号のひとつをあらかじ
め決められた優先順位に従って選択する選択手段と、こ
の選択手段で選択された要求信号を発行したデバイスに
アクノリッジ信号を返送する返送手段とを備えた優先制
御回路において、 上記選択手段は、優先順位とこの優先順位の読み出し順
位を指定する第一内部状態番号とこの第一内部状態番号
が指定する読み出し順位の次の読み出し順位を指定する
第二内部状態番号との組が複数個の優先順位設定モード
ごとにあらかじめ格納された読み出し専用メモリと、ク
ロック信号に同期して上記複数個のデバイスからの要求
信号のステートを示す信号を格納する第一レジスタと、
優先順位設定モードを指定するモード指定信号を格納す
る第二レジスタと、上記クロック信号に同期して第二内
部状態番号を格納しこれを新たな第一内部状態番号とし
て読み出す第三レジスタとを備え、 上記読み出し専用メモリは、上記第一レジスタからの要
求信号のステートを示す信号、上記第二レジスタからの
モード指定信号および上記第三レジスタからの第一内部
状態番号をアドレスとして受付を許可する要求元デバイ
スの識別番号情報を読み出して上記返送手段に与えると
ともにこの第二内部状態番号を上記第三レジスタに与え
る手段を備え、 上記選択手段は、さらに、ひとつの要求信号を受け付け
てから次の要求信号の受付可能状態になるまでの期間に
わたり上記第一レジスタおよび上記第三レジスタに与え
られるクロックを停止させる停止手段を備えたことを特
徴とする優先制御回路。 - 【請求項2】 上記停止手段は、所定時間にわたり上記
第一レジスタおよび上記第三レジスタに与えられるクロ
ックを停止させる手段である請求項1記載の優先制御回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30200491A JPH05143527A (ja) | 1991-11-18 | 1991-11-18 | 優先制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30200491A JPH05143527A (ja) | 1991-11-18 | 1991-11-18 | 優先制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05143527A true JPH05143527A (ja) | 1993-06-11 |
Family
ID=17903729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30200491A Pending JPH05143527A (ja) | 1991-11-18 | 1991-11-18 | 優先制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05143527A (ja) |
-
1991
- 1991-11-18 JP JP30200491A patent/JPH05143527A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4809169A (en) | Parallel, multiple coprocessor computer architecture having plural execution modes | |
JPH06139189A (ja) | 共有バス調停機構 | |
JP3505728B2 (ja) | 記憶制御装置 | |
JPH05143527A (ja) | 優先制御回路 | |
JPH064314A (ja) | タスク間同期通信装置 | |
KR19990076985A (ko) | 1개 이상의 처리 소자를 사용하는 신호 처리 장치 | |
JP2731761B2 (ja) | ネットワーク制御装置 | |
JP2731768B2 (ja) | メモリ制御装置 | |
JPH07319829A (ja) | データ転送方法 | |
JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
JPH0520165A (ja) | システムバス制御装置 | |
JPH0520261A (ja) | 優先制御回路 | |
JPS63109566A (ja) | 主記憶アクセス制御方式 | |
JP3270149B2 (ja) | データ転送装置 | |
JPS6074074A (ja) | 優先順位制御方式 | |
JPH02173844A (ja) | 記憶制御方式 | |
JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
JPH0736819A (ja) | Dmaデータ転送装置 | |
JP2007058424A (ja) | メモリアクセス制御装置 | |
JPH06214947A (ja) | 情報処理装置 | |
JP2000330866A (ja) | メモリ制御方法およびメモリ制御システム | |
JPS6324349A (ja) | メモリアクセス装置 | |
JP2000067008A (ja) | マルチプロセッサシステム | |
JPS63140353A (ja) | 主記憶アクセス制御方式 | |
JPH03291745A (ja) | データ処理装置 |