JPH0513474A - 半導体装置および半導体製造装置 - Google Patents
半導体装置および半導体製造装置Info
- Publication number
- JPH0513474A JPH0513474A JP3192595A JP19259591A JPH0513474A JP H0513474 A JPH0513474 A JP H0513474A JP 3192595 A JP3192595 A JP 3192595A JP 19259591 A JP19259591 A JP 19259591A JP H0513474 A JPH0513474 A JP H0513474A
- Authority
- JP
- Japan
- Prior art keywords
- die
- brazing material
- die pad
- plating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 位置精度の高い半導体装置を得る。
【構成】 ダイパッド２上に、その上に搭載するダイ１
と相似形でかつ一まわり小さい面積のメッキ５を施し、
これにロー材４とダイ１を載せて接着したものである。
そしてその製造においては、ロー材が溶融する温度に加
熱したヒーター上を通過させるとともに、このヒーター
上をトンネル構造にし、その入口と出口にＮ２シャワー
でカーテンをつくり、内部の雰囲気を保つようにする。 【効果】 ロー材がダイパッド上を拡がった時に、メッ
キがチップサイズより小さいためチップ裏面の端とメッ
キの端でロー材のフィレットができ、設計通りの位置に
接着できる。
と相似形でかつ一まわり小さい面積のメッキ５を施し、
これにロー材４とダイ１を載せて接着したものである。
そしてその製造においては、ロー材が溶融する温度に加
熱したヒーター上を通過させるとともに、このヒーター
上をトンネル構造にし、その入口と出口にＮ２シャワー
でカーテンをつくり、内部の雰囲気を保つようにする。 【効果】 ロー材がダイパッド上を拡がった時に、メッ
キがチップサイズより小さいためチップ裏面の端とメッ
キの端でロー材のフィレットができ、設計通りの位置に
接着できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造装置に関するものである。
の製造装置に関するものである。
【０００２】
【従来の技術】図６は従来の半導体装置のダイパッド部
の斜視図であり、図７は従来の半導体装置のダイ接着後
の状態を示す斜視図である。図において、１は半導体の
ダイ、２はダイ１を載せる金属等のダイパッド、３はダ
イパッド２のダイ接着面側全面に施された銀などのメッ
キ、４はダイ１とダイパッド２を接着固定する半田等の
ロー材である。
の斜視図であり、図７は従来の半導体装置のダイ接着後
の状態を示す斜視図である。図において、１は半導体の
ダイ、２はダイ１を載せる金属等のダイパッド、３はダ
イパッド２のダイ接着面側全面に施された銀などのメッ
キ、４はダイ１とダイパッド２を接着固定する半田等の
ロー材である。
【０００３】次にその接着工程について説明する。メッ
キ３を施したダイパッド２のダイ搭載面側に一定量の固
体またはペースト状の半田等のロー材４を載せ、このロ
ー材４の上にダイ１が載せられる。次いで、直接また間
接加熱により、ロー材４が溶融する温度まで加熱され、
ダイ１とダイパッド２の接着を行う。
キ３を施したダイパッド２のダイ搭載面側に一定量の固
体またはペースト状の半田等のロー材４を載せ、このロ
ー材４の上にダイ１が載せられる。次いで、直接また間
接加熱により、ロー材４が溶融する温度まで加熱され、
ダイ１とダイパッド２の接着を行う。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ロー材が溶融状態時に
はダイパッドの傾きやダイへの何らかの外力、またはロ
ー材の溶融むら等の要因により、ダイが移動しやすいと
いった問題点があった。
上のように構成されているので、ロー材が溶融状態時に
はダイパッドの傾きやダイへの何らかの外力、またはロ
ー材の溶融むら等の要因により、ダイが移動しやすいと
いった問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ダイのダイパッドに対する位置
決めを設計通りに出来る半導体装置及びその製造装置を
得ることを目的とする。
ためになされたもので、ダイのダイパッドに対する位置
決めを設計通りに出来る半導体装置及びその製造装置を
得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、ダイパッドのダイ搭載面のメッキをダイと相似形
でかつ面積がダイよりやや小さくなるよう施したもので
ある。
置は、ダイパッドのダイ搭載面のメッキをダイと相似形
でかつ面積がダイよりやや小さくなるよう施したもので
ある。
【０００７】更にこの発明の製造装置は、ダイおよびロ
ー材を載せたダイパッドを、少なくとも入口と出口部に
Ｎ２シャワーカーテンを形成するためのブローノズルを
配置したトンネル状カバーの内部に設けられたヒーター
上を通過させるようにしたものである。
ー材を載せたダイパッドを、少なくとも入口と出口部に
Ｎ２シャワーカーテンを形成するためのブローノズルを
配置したトンネル状カバーの内部に設けられたヒーター
上を通過させるようにしたものである。
【０００８】
【作用】この発明に係る半導体装置は、ダイより小さめ
に施したメッキにより、ロー材が溶融して拡がるとき
に、メッキの端とダイ裏面の端との間でロー材のフィレ
ットができ、ダイの位置決めがなされる。
に施したメッキにより、ロー材が溶融して拡がるとき
に、メッキの端とダイ裏面の端との間でロー材のフィレ
ットができ、ダイの位置決めがなされる。
【０００９】また、この発明の製造装置では、ダイパッ
ドを介してロー材を加熱するヒーターと、ヒーター部の
雰囲気をＮ２にて保つためのトンネル状カバーと、Ｎ２
を吹出すブローノズルにより構成するので、チップの位
置決めが、溶融したロー材のセルフアライメント効果に
より行われる。
ドを介してロー材を加熱するヒーターと、ヒーター部の
雰囲気をＮ２にて保つためのトンネル状カバーと、Ｎ２
を吹出すブローノズルにより構成するので、チップの位
置決めが、溶融したロー材のセルフアライメント効果に
より行われる。
【００１０】
実施例１．以下、この発明の一実施例を図について説明
する。図１、図２において、上記従来例と異なる点は、
銀メッキ５をダイ１と相似形でかつやや小さい面積にて
施した点である。
する。図１、図２において、上記従来例と異なる点は、
銀メッキ５をダイ１と相似形でかつやや小さい面積にて
施した点である。
【００１１】次に図５はその製造装置を示すもので、図
５において、１０はダイ１とロー材４を載せたダイパッ
ド２を送る搬送路、１１はダイパッド２を介してロー材
４を加熱するヒーター、１２はこのヒーター１１の部分
を覆うトンネル状のカバー、１３はカバー１２の内部を
Ｎ２雰囲気に保つためのブローノズルであり、トンネル
の入口、中央部及び出口付近に配設されている。
５において、１０はダイ１とロー材４を載せたダイパッ
ド２を送る搬送路、１１はダイパッド２を介してロー材
４を加熱するヒーター、１２はこのヒーター１１の部分
を覆うトンネル状のカバー、１３はカバー１２の内部を
Ｎ２雰囲気に保つためのブローノズルであり、トンネル
の入口、中央部及び出口付近に配設されている。
【００１２】このような製造装置において、ダイパッド
２に施された銀等のメッキ５の上に、ロー材４及びダイ
１が載せられ、次いで、カバー１２とブローノズル１３
より吹き出すＮ２ガスにて雰囲気が保たれたヒーター１
１に送られる。ここで、ロー材４が溶融する温度に加熱
され、ロー材４が溶融するが、この時、溶融によりメッ
キ５の上を拡がったロー材４は、メッキ５の面積以上は
拡がらず、メッキ５の端とダイ裏面の端との間にフィレ
ットを形成し、ロー材のセルファライメント効果によ
り、ダイの位置決めが行われる。次いで、ダイパッド２
はヒーター１１を通過し、ロー材４は凝固し、ダイ１と
ダイパッド２の接着が完了する。
２に施された銀等のメッキ５の上に、ロー材４及びダイ
１が載せられ、次いで、カバー１２とブローノズル１３
より吹き出すＮ２ガスにて雰囲気が保たれたヒーター１
１に送られる。ここで、ロー材４が溶融する温度に加熱
され、ロー材４が溶融するが、この時、溶融によりメッ
キ５の上を拡がったロー材４は、メッキ５の面積以上は
拡がらず、メッキ５の端とダイ裏面の端との間にフィレ
ットを形成し、ロー材のセルファライメント効果によ
り、ダイの位置決めが行われる。次いで、ダイパッド２
はヒーター１１を通過し、ロー材４は凝固し、ダイ１と
ダイパッド２の接着が完了する。
【００１３】実施例２．図３、図４はこの発明の他の実
施例を示すもので、図において、６はダイパッド２の上
面に施されたメッキ３のうち、ダイ１と相似形で面積が
やや小さい部分を残して覆うコーティング材であり、こ
のようにしても上記実施例と同様の効果を奏する。
施例を示すもので、図において、６はダイパッド２の上
面に施されたメッキ３のうち、ダイ１と相似形で面積が
やや小さい部分を残して覆うコーティング材であり、こ
のようにしても上記実施例と同様の効果を奏する。
【００１４】
【発明の効果】以上のようにこの発明によれば、ダイパ
ッド上のメッキをダイと相似形でやや小さい面積となる
よう構成したので、ダイの位置精度が高い半導体装置が
得られる効果がある。
ッド上のメッキをダイと相似形でやや小さい面積となる
よう構成したので、ダイの位置精度が高い半導体装置が
得られる効果がある。
【００１５】またこの発明に係る製造装置によれば、チ
ップ位置決めが溶融したロー材のセルフアライメント効
果により高精度に行われる。
ップ位置決めが溶融したロー材のセルフアライメント効
果により高精度に行われる。
【図１】この発明の一実施例による半導体装置のダイパ
ッド部の斜視図である。
ッド部の斜視図である。
【図２】この発明の一実施例による半導体装置のダイ接
着後の側面図である。
着後の側面図である。
【図３】この発明の他の実施例を示す半導体装置のダイ
パッド部の斜視図である。
パッド部の斜視図である。
【図４】この発明の他の実施例を示す半導体装置のダイ
接着後の断面斜視図である。
接着後の断面斜視図である。
【図５】この発明の一実施例による半導体製造装置の断
面図である。
面図である。
【図６】従来の半導体装置のダイパッド部の斜視図であ
る。
る。
【図７】従来の半導体装置のダイ接着後の斜視図であ
る。
る。
１ ダイ
２ ダイパッド
４ ロー材
５ メッキ
６ コーティング材
１０ 搬送路
１１ ヒーター
１２ カバー
１３ ブローノズル
Claims (2)
- 【請求項１】 ダイパッド上にロー材を介して半導体の
ダイを接合するものおいて、上記ダイパッドのダイ接着
面に、ダイと相似形でかつ面積が一まわり小さめの銀等
のメッキを施したことを特徴とする半導体装置。 - 【請求項２】 ダイおよびロー材を載せたダイパッドを
通過させ、ロー材が溶融する温度に加熱するヒーター
と、このヒーター上をトンネル構造とするカバーと、こ
のトンネル内部をＮ２雰囲気に保つためにＮ２シャワー
カーテンを形成するブローノズルとを備えたことを特徴
とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192595A JPH0513474A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置および半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192595A JPH0513474A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置および半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513474A true JPH0513474A (ja) | 1993-01-22 |
Family
ID=16293885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3192595A Pending JPH0513474A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置および半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513474A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119004B2 (en) | 2001-09-05 | 2006-10-10 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and ratio communication device |
| JP2008166417A (ja) * | 2006-12-27 | 2008-07-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法、及び半導体装置 |
-
1991
- 1991-07-05 JP JP3192595A patent/JPH0513474A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119004B2 (en) | 2001-09-05 | 2006-10-10 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and ratio communication device |
| US7453147B2 (en) | 2001-09-05 | 2008-11-18 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and radio communication device |
| JP2008166417A (ja) * | 2006-12-27 | 2008-07-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法、及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3710069A (en) | Method of and apparatus for selective solder reflow | |
| JPH0513474A (ja) | 半導体装置および半導体製造装置 | |
| KR102136896B1 (ko) | 무-플럭스 솔더를 기판상에 분배하기 위한 방법 및 장치 | |
| JPH0750360A (ja) | 半導体パッケージ用のセラミック製リッド基板 | |
| TWI745840B (zh) | 接合裝置 | |
| JPH05347321A (ja) | リードフレームの予備半田付け方法 | |
| JPH0883875A (ja) | リードフレームの乾式めっき法 | |
| JPH11121921A (ja) | 電子部品のはんだ付け方法および装置 | |
| JP3983300B2 (ja) | バンプの形成方法 | |
| JP2703272B2 (ja) | ワイヤボンディング装置 | |
| KR100382941B1 (ko) | 반도체 패키지의 범프 형성 장치 및 방법 | |
| JPH066023A (ja) | 電子部品の実装方法 | |
| JPH09181436A (ja) | 半田付け方法及び半田ごて | |
| JP2823010B1 (ja) | バンプ付き電子部品の実装方法 | |
| JPH05343446A (ja) | 半導体装置の製造方法 | |
| JPH01309336A (ja) | 半導体容器 | |
| JPS6054779B2 (ja) | 電子部品モ−ルド方法 | |
| JP3237392B2 (ja) | 電子部品の実装方法 | |
| JPH0342681Y2 (ja) | ||
| JPH03288450A (ja) | 半導体装置の組立方法及び組立装置 | |
| JP2874771B2 (ja) | バンプの形成方法 | |
| JPS5871632A (ja) | 半導体チツプの固着方法 | |
| JPS60169159A (ja) | 基板とリ−ドフレ−ムとのハンダ付け方法 | |
| JPS61263230A (ja) | ペレット付方法 | |
| JPS5593231A (en) | Assembling method of semicondcutor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |