JPH0513320B2 - - Google Patents

Info

Publication number
JPH0513320B2
JPH0513320B2 JP19577382A JP19577382A JPH0513320B2 JP H0513320 B2 JPH0513320 B2 JP H0513320B2 JP 19577382 A JP19577382 A JP 19577382A JP 19577382 A JP19577382 A JP 19577382A JP H0513320 B2 JPH0513320 B2 JP H0513320B2
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
data
timing
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19577382A
Other languages
English (en)
Other versions
JPS5986092A (ja
Inventor
Tomio Sonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19577382A priority Critical patent/JPS5986092A/ja
Publication of JPS5986092A publication Critical patent/JPS5986092A/ja
Publication of JPH0513320B2 publication Critical patent/JPH0513320B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 本発明は非線型電圧−電流特性(V−I特性)
を有する非線型素子によつて駆動性能を向上させ
た液晶電気光学装置の駆動法に関する。
非線型素子(パリスタ、ダイオード、金属−絶
縁体−金属素子(以後MIM素子と略称する)、放
電管等)と液晶電気光学装置を組み合わせること
によつて従来より多桁の駆動が実現されることが
知られている。これによつて多量の情報を表示で
きる液晶表示装置や、より細密なパターンを可能
とする光スイツチ等が実現される。
第1図は非線型素子による液晶電気光学装置の
動作を簡単に説明するための1画素分の等価回路
である。液晶層の等価容量CLOと等価抵抗RLOが非
線型素子の等価抵抗RNLに接続されている。RNL
は第2図に示すオームの法則に従わない非線型性
を有しており、電圧が高い時に低抵抗RNLON、低
い時には高抵抗RNLOFFをとる。第1図の等価回路
の両端に電圧Eが印加されると、非線型素子の等
価抵抗はRNLONとなりCLOが充電される。次に電圧
Eを低下させE−ΔEとすると、非線型素子は
RNLOFFとなりCLOは放電を開始する。RNLOFF≫RLO
≫RNLONとすると、この充放電の時定数τは、そ
れぞれRNLON・CLOとRLO・CLOである。第3図はこ
の時の液晶層にかかる電圧波形を示したものであ
る。つまり、非常に短い書き込み時間twでCLO
充電され、そうして上昇した電圧VLOは十分長い
時間(RLO・CLO数msec〜数10msec)tkだけ保
持される。その結果、書き込み時間twにおける
印加電圧が実効値を決定し、通常の液晶電気光学
装置よりもONとOFFの実効値比を大きく得られ
る。こうした動作によつて、数百桁もの多桁駆動
が実現されている。
このように多大な利点を有する電気光学装置で
あるが、一般に行なわれている2フレーム交流方
式(フレーム周期tF)の電圧平均化法(第4図)
で駆動を行なうと、同一データ電極上の他画素の
影響によつて液晶層にかかる実効電圧が変化して
しまうという問題が生じる。これは第3図におけ
る保持期間tk時の印加電圧に、VLOの放電曲線が
依存するためである。第4図で、Tm(タイミン
グ)−Dn(データ)で与えられる印加電圧は同一
データ電極上の他画素の表示パターンにより、保
持期間中様々に変わり、それに伴い液晶層にかか
る電圧VLOが変わる。第4図aは最もVLOの実効
電圧が小さい場合、bは最も大きい場合、cは一
般的な表示パターンの一例を示している。このよ
うに、表示パターンによつて液晶にかかる実効電
圧が変化すると、表示ムラ、ハーフトーンという
表示品位の低下が生じてしまう。
本発明はこのような欠点を除去したもので、そ
の目的は、駆動波形内に、動作には不要な期間、
休止期間を設け、表示パターンによつて生じるハ
ーフトーン、表示ムラを減少させる駆動法を提供
するものである。
以下、図面を参照しながら本発明を詳説する。
第5図は本発明による休止期間の設置による駆
動波形の1例である。表示パターンは第4図と同
じく、aが最小実効値、bが最大実効値、cが一
般的な表示パターンの場合である。第4図と異な
つているのは、フレーム周期tF内に、休止期間tI
を2カ所、1フレームの最初と最後に設けてある
ことである。なお、この休止期間の電圧レベル
は、第5図の場合、データ信号を選択レベル
(ONレベル)、タイミング信号をデータ信号の選
択レベルに設置し、したがつてtIで画素(m,
n)に印加される電圧Tm−Dnは0Vとなつてい
る。
また休止期間tIをフレーム周期tF内に設けたこ
とによつて、書き込み時間tWがtF−2tI/tFに減少す る。tWの減少は、第3図に示すようにCLOへの充
電を抑える方向に働くが、非線型素子のスイツチ
ング比、RNLOFF/RNLONが大きければ、極めて短
い書き込み時間tWでも十分CLOへ充電が行なうこ
とができるので、非常に多桁(数千桁以上)のマ
ルチブレツクス駆動以外は、実用上問題とならな
い。
次に休止期間を除いた残りのフレーム周期tA
ついて説明する。第4図と第5図を比較する。第
5図のtA内の電圧波形を休止期間tIを除いて接続
すると、第4図の電圧波形を時間軸方向に押し縮
めた波形と一致していることがわかる。つまり、
休止期間tIを設置し残つたtA内に、従来の駆動波
形を押し込んだ形になつている。このことはフレ
ーム周期から見た多重度を上げることであり、前
述したように当然tWは減少する。またtW以外の非
選択期間(保持期間)の駆動波形においても、tW
と同様に時間間隔が減少している。
このようにして与えられた駆動波形で駆動した
場合の液晶層にかかる電圧VLOを第5図中にVLO
として示した。第4図と第5図を比較すると、a
の最小実効値表示パターンの場合、第4図に比べ
実効値は上昇し、bの最大実効値表示パターンの
場合は逆に下がり、cの一般的な表示パターンの
場合は、ほぼ同じ位となつている。この様子の拡
大して第6図に示す。破線が第4図の従来例、実
線が第5図の場合である。a,b,cは第4図、
第5図に準じる。最小実効値が上がり、最大実効
値が下がるということは、表示パターンによる
VLOの実効値変動が抑制されたことに他ならな
い。
このように、同一データ電極上の他画素の
ONOFFの影響を抑制した駆動が可能となつた。
また、休止期間tIのフレーム周期tFに対する割
合、その設置時間位置、休止時間における設定電
圧レベルは、駆動マルチブレツクス桁数、非線型
素子のスイツチング性能、駆動電圧等に従つて最
適化することができる。第5図の場合は、tIをフ
レームの最初と最後に設定しtIでの印加電圧Tm
−Dnを0Vになるように設定した1例である。
第7図は休止期間tIをフレームの最後にtI=2/5 tFとなるように設定し、さらにtIでの印加電圧
Tm−DnをVo/a〔V〕(正のフレーム周期、Vo
……駆動ピーク電圧、a……1/aバイアス法)
と与えた場合の駆動波形の例である。簡単のた
め、一般的な表示パターンの場合についてのみ示
している。このように休止期間の設定は様々に変
えることができる。
休止期間における電圧レベルの設定は、データ
側、タイミング側のいずれで行なつても問題はな
いが、必要な電圧レベルの数を増やさず、かつ消
費電力を小さくするよに選ぶのが望ましい。また
液晶にかかる実効値をできるだけ大きくとること
により、駆動に必要なピーク電圧(第7図中Vo)
を低くすることが可能となるので、休止期間中の
印加電圧(Tm−Dn)をできるだけ大きく(正
側フレーム)設定したほうが有利である。OFF
波形の書き込みピーク電圧(第7図中、破線参
照)程度までは上げることができるが、実際上は
第7図に示すVo/a〔V〕が、電圧レベルを増や
す必要がない点で最良である。
次に、本発明の駆動波形を作る回路について述
べる。
第8図は、本発明の駆動波形を発生する回路の
1例であり、非線型素子液晶パネル、データド
ライバー部、タイミングドライバー部、基本
電圧レベル発生部、水晶発振した制御回路、
表示メモリーから構成されている。駆動回路を
構成する各回路ブロツクは、制御回路を除き、
通常用いられる液晶駆動回路のものと同じ構成の
回路が用いられる。データドライバー部はシフ
トレジスター、ラツチ回路から成る選択回路、
レベルシフター、基本電圧レベルを切換えるデ
マルチブレクサから構成され、タイミングドラ
イバー部もデータドライバー部と同じように、
シフトレジスターから成る走査回路、レベルシ
フター、デマルチブレクサーから構成されて
いる。
基本電圧レベル発生部は、抵抗分割等で得ら
れた基本電圧を、データのON,OFFレベルタイ
ミングの選択、非選択レベル及び休止レベルとし
てデマルチブレクサに出力している。
制御回路は、表示メモリーからの表示データ
を選択回路に転送クロツクと共に転送し、さらに
ラツチ用パルスを出力する。タイミングドライバ
ーへはデータパルスと走査クロツクを転送してい
る。
本発明の駆動波形を最も容易に実現することの
できるのは、第7図に示す基本電圧レベルがデー
タ、タイミング信号共に増えない場合であり、表
示メモリー内に、休止期間tIに対応した、全ON
(もしくは全OFF)の表示データを格納させれば
よい。つまり、このことはタイミング電極数がJ
本、データ電極数がK本のパネルに対し、タイミ
ング電極数をJ+α本、データ電極数K本のパネ
ルに相当する表示データをメモリーに格納するこ
とであり、表示されないタイミング電極α本分の
データを余分に表示メモリーに記憶させておくと
いうことである。
しかし、表示メモリー内に休止期間に対応した
データを格納させるという上記の方法はメモリー
を無駄に用いるため、実際には制御回路に機能
を付加するのが望ましい。具体的にはタイミング
ドライバーのシフトレジスターを休止期間中リセ
ツトし、データドライバーもタイミングのリセツ
トに対応して、特定のデータを全データ電極に供
給するようにすればよい。これは簡単なカウンタ
ーとロジツクの組合せで実現される。
このように本発明は、従来の駆動回路を若干改
変することによつて容易に実現可能である。
以上の如く、本発明の液晶電気光学装置の駆動
方法は、一対の基板間に液晶が挟持され、該一対
の基板の一方の基板上には、複数本のタイミング
線もしくはデータ線、複数の非線形素子からなる
スイツチング素子、複数の画素電極が形成されて
なり、該タイミング線もしくはデータ線と複数の
非線形素子からなるスイツチング素子と複数の画
素電極は電気的に接続されてなり、該一対の基板
の他方の基板上には、複数本のタイミング線もし
くはデータ線が形成されてなる液晶表示パネルを
2フレーム交流方式で駆動する液晶電気光学装置
の駆動方法において、1フレームの周期内に該デ
ータ線を通して印加されるデータ信号に休止期間
を設けたことにより、非線型素子を用いた液晶電
気光学装置の表示ムラ、ハーフトーンを防止す
る。さらには、駆動マージンが増加し、液晶層と
非線型素子のマツチングが容易になるという利点
も有している。
本発明は大情報量を扱う液晶電気光学装置の分
野に、画期的な駆動方法を提供するものである。
【図面の簡単な説明】
第1図は非線型素子による液晶電気光学装置の
1画素分の等価回路である。第2図は非線型素子
の電圧−電流特性である。第3図は液晶層にかか
る電圧波形を概念的に示す図である。(簡単のた
め、正のフレームについて描いてある)第4図は
フレーム周期tFの2フレーム交流駆動における、
m番目のタイミング電極Tm、n番目のデータ電
極Dn、ON状態の画素(m,n)にかかる電圧
Tm−Dn、及び液晶層にかかる電圧VLO(m,n)
を描いたものである。aは液晶にかかる実効電圧
最小の場合、bは同じく最大の場合、cは一般的
な表示パターンの場合を示す。 1……非線型素子液晶パネル、2……データ電
極群、3……タイミング電極群。 第5図は本発明による駆動波形の一例を示すも
のである。a,b,cは第4図と同じ表示状態に
対応している。第6図は本発明による駆動を行つ
た場合の液晶層にかかる電圧VLO波形を示すもの
である。実線が本発明によるもの、破線は従来の
駆動によるものである。a,b,cは第4図、第
5図のa,b,cに準じている。第7図は本発明
による駆動波形の他の例を示すものである。破線
はOFF波形を示している。なお、第4〜7図は
いずれも本発明の概念を説明するために、マルチ
ブレクス駆動の桁数を少なくして描いてある。第
8図は本発明による駆動回路のブロツク図であ
る。 4……データドライバー部、5……タイミング
ドライバー部、6……基本電圧レベル発生部、7
……制御回路、8……表示メモリー、9……選択
回路、10……レベルシフター、11……デマル
チブレクサー。

Claims (1)

    【特許請求の範囲】
  1. 1 一対の基板間に液晶が挟持され、該一対の基
    板の一方の基板上には、複数本のタイミング線も
    しくはデータ線、複数の非線形素子からなるスイ
    ツチング素子、複数の画素電極が形成されてな
    り、該タイミング線もしくはデータ線と複数の非
    線形素子からなるスイツチング素子と複数の画素
    電極は電気的に接続されてなり、該一対の基板の
    他方の基板上には、複数本のタイミング線もしく
    はデータ線が形成されてなる液晶表示パネルを2
    フレーム交流方式で駆動する液晶電気光学装置の
    駆動方法において、1フレームの周期内に該デー
    タ線を通して印加されるデータ信号に休止期間を
    設けたことを特徴とする液晶電気光学装置の駆動
    方法。
JP19577382A 1982-11-08 1982-11-08 液晶電気光学装置の駆動方法 Granted JPS5986092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19577382A JPS5986092A (ja) 1982-11-08 1982-11-08 液晶電気光学装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19577382A JPS5986092A (ja) 1982-11-08 1982-11-08 液晶電気光学装置の駆動方法

Publications (2)

Publication Number Publication Date
JPS5986092A JPS5986092A (ja) 1984-05-18
JPH0513320B2 true JPH0513320B2 (ja) 1993-02-22

Family

ID=16346720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19577382A Granted JPS5986092A (ja) 1982-11-08 1982-11-08 液晶電気光学装置の駆動方法

Country Status (1)

Country Link
JP (1) JPS5986092A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120399A (ja) * 1983-12-02 1985-06-27 シチズン時計株式会社 ダイオ−ド型表示装置の駆動方法
JPH0772771B2 (ja) * 1985-08-26 1995-08-02 シチズン時計株式会社 液晶表示装置
JP2752623B2 (ja) * 1987-11-13 1998-05-18 株式会社日立製作所 Tft液晶表示装置の駆動方法およびtft液晶表示装置
JP2752622B2 (ja) * 1987-11-13 1998-05-18 株式会社日立製作所 Tft液晶表示装置の駆動方法およびtft液晶表示装置
JPH07306397A (ja) * 1994-03-16 1995-11-21 Toshiba Corp 表示装置および液晶表示装置

Also Published As

Publication number Publication date
JPS5986092A (ja) 1984-05-18

Similar Documents

Publication Publication Date Title
US6961042B2 (en) Liquid crystal display
EP0523796B1 (en) Active matrix display device and its method of operation
JP2683914B2 (ja) 表示装置
US4743096A (en) Liquid crystal video display device having pulse-width modulated "ON" signal for gradation display
EP0489459B1 (en) Method of driving a matrix display device and a matrix display device operable by such a method
US4560982A (en) Driving circuit for liquid crystal electro-optical device
EP0676078B1 (en) A select driver circuit for an lcd display
US6172663B1 (en) Driver circuit
US5247376A (en) Method of driving a liquid crystal display device
JPH06313876A (ja) 液晶表示装置の駆動方法
US4730140A (en) Method of driving diode type display unit
US6232949B1 (en) Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end
GB2136622A (en) Display devices
JPH0695625A (ja) 強誘電性液晶表示素子の駆動方法およびこのためのバイアス電圧回路
JP3454003B2 (ja) 液晶表示装置
JPH0513320B2 (ja)
EP1611564B1 (en) Active matrix displays and contrast control method
JP4014955B2 (ja) 液晶表示装置
JPH07281641A (ja) アクティブマトリクス型液晶ディスプレイ
JPH07319429A (ja) 液晶画像表示装置の駆動方法および液晶画像表示装置
EP0544427B1 (en) Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source
JP3985391B2 (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
US5587721A (en) Liquid crystal driving apparatus
JP3211270B2 (ja) 液晶表示素子の駆動方法
JP2770981B2 (ja) マトリクス形強誘電性液晶パネルの駆動法